JPS6439540U - - Google Patents
Info
- Publication number
- JPS6439540U JPS6439540U JP13341887U JP13341887U JPS6439540U JP S6439540 U JPS6439540 U JP S6439540U JP 13341887 U JP13341887 U JP 13341887U JP 13341887 U JP13341887 U JP 13341887U JP S6439540 U JPS6439540 U JP S6439540U
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- cpu
- signal
- address
- outputs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010586 diagram Methods 0.000 description 3
Landscapes
- Bus Control (AREA)
Description
第１図は本考案の一実施例のシステム構成図、
第２図は第１図のアドレスデコード回路のブロツ
ク図、第３図は従来例の構成図である。 １……ＣＰＵ、８……Ｉ／Ｏアドレスデコーダ
、９，１０……第１、第２出力回路、１１……割
り込みベクトル出力回路、１２……ラツチ信号出
力回路、１３……ラツチ回路、１４……デコード
回路。
第２図は第１図のアドレスデコード回路のブロツ
ク図、第３図は従来例の構成図である。 １……ＣＰＵ、８……Ｉ／Ｏアドレスデコーダ
、９，１０……第１、第２出力回路、１１……割
り込みベクトル出力回路、１２……ラツチ信号出
力回路、１３……ラツチ回路、１４……デコード
回路。
Claims (1)
- 【実用新案登録請求の範囲】 ＣＰＵからのアドレスデータおよび制御信号が
与えられるＩ／Ｏアドレスデコーダと、 このＩ／Ｏアドレスデコーダの出力に基づいて
、ＣＰＵの割り込み要求用Ｉ／Ｏポートへのデー
タの書き込みに応答してローレベルのインタラプ
トイネーブルアウト信号を出力する第１出力回路
と、 このインタラプトイネーブルアウト信号および
インタラプトイネーブルイン信号に基づいて、割
り込み要求信号をＣＰＵに出力する第２出力回路
と、 前記割り込み要求信号に対するＣＰＵの割り込
み応答サイクルにおいて、割り込みベクトルを前
記ＣＰＵに出力する割り込みベクトル出力回路と
、 前記Ｉ／Ｏアドレスデコーダの出力に基づいて
、前記割り込みベクトルに対応するＣＰＵのアド
レス設定用Ｉ／Ｏポートへの設定用アドレスデー
タの書き込みに応答してラツチ信号を出力するラ
ツチ信号出力回路と、 前記ラツチ信号によつて前記設定用アドレスデ
ータをラツチするラツチ回路と、 前記ラツチされた設定用アドレスデータおよび
ＣＰＵからのアドレスデータに基づいて、セレク
ト信号を出力するデコード回路とを具備すること
を特徴とするアドレスデコード回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13341887U JPH054042Y2 (ja) | 1987-08-31 | 1987-08-31 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13341887U JPH054042Y2 (ja) | 1987-08-31 | 1987-08-31 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6439540U true JPS6439540U (ja) | 1989-03-09 |
| JPH054042Y2 JPH054042Y2 (ja) | 1993-02-01 |
Family
ID=31391257
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13341887U Expired - Lifetime JPH054042Y2 (ja) | 1987-08-31 | 1987-08-31 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH054042Y2 (ja) |
-
1987
- 1987-08-31 JP JP13341887U patent/JPH054042Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH054042Y2 (ja) | 1993-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6439540U (ja) | ||
| JPS5851333U (ja) | プログラム処理装置 | |
| JPS62169831U (ja) | ||
| JPS6057855U (ja) | デュアルｃｐｕ方式情報処理装置 | |
| JPH01127040U (ja) | ||
| JPS63199348U (ja) | ||
| JPS61192353U (ja) | ||
| JPH0289556U (ja) | ||
| JPS6356451U (ja) | ||
| JPS6071962U (ja) | 動作モ−ド設定装置 | |
| JPS63139647U (ja) | ||
| JPH0277747U (ja) | ||
| JPS6368054U (ja) | ||
| JPS62162754U (ja) | ||
| JPS63114348U (ja) | ||
| JPS618354U (ja) | ダイレクトメモリアクセス装置 | |
| JPH0466625U (ja) | ||
| JPH022751U (ja) | ||
| JPH0452252U (ja) | ||
| JPS63139652U (ja) | ||
| JPH0350262U (ja) | ||
| JPS62175336U (ja) | ||
| JPS63118659U (ja) | ||
| JPH02111846U (ja) | ||
| JPH0466646U (ja) |