JPS60640U - Ｄｍａ処理とプログラム計測モ−ドの並行処理システム - Google Patents
Ｄｍａ処理とプログラム計測モ−ドの並行処理システムInfo
- Publication number
- JPS60640U JPS60640U JP9103583U JP9103583U JPS60640U JP S60640 U JPS60640 U JP S60640U JP 9103583 U JP9103583 U JP 9103583U JP 9103583 U JP9103583 U JP 9103583U JP S60640 U JPS60640 U JP S60640U
- Authority
- JP
- Japan
- Prior art keywords
- outputs
- measurement mode
- input
- processing system
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
図面は本考案にかかるデータ処理装置のシステムブロッ
ク図である。 ２・・・・・・ＣＰＵ、３・・・・・・入出力部、４・
・・・・・バッファ、５・・・・・・メモリ、８・・・
・・・ＤＭＡコントローラ。
ク図である。 ２・・・・・・ＣＰＵ、３・・・・・・入出力部、４・
・・・・・バッファ、５・・・・・・メモリ、８・・・
・・・ＤＭＡコントローラ。
Claims (1)
- データの入出力を行なう入出力部と、入出力部に対して
設けたす＜ツファと、チャンネル情報を出力するととも
に入力データをプログラム処理するＣＰＵと、書換え可
能なＲＡＭとを備え、ＣＰＵからの指令信号を受けて上
記入出力部にアドレス選択信号およびリード信号を出力
するとともに上記バッファにライト信号を出力するＤＭ
Ａコントローラを設ける一方、バッファに書込まれたデ
ータをＣＰＵからのリード信号によってＣＰＵに読込ん
でプログラム処理を施すようにしたことを特徴とするＤ
ＭＡ処理とプログラム計測モードの並行処理システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9103583U JPS60640U (ja) | 1983-06-13 | 1983-06-13 | Ｄｍａ処理とプログラム計測モ−ドの並行処理システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9103583U JPS60640U (ja) | 1983-06-13 | 1983-06-13 | Ｄｍａ処理とプログラム計測モ−ドの並行処理システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60640U true JPS60640U (ja) | 1985-01-07 |
Family
ID=30221006
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9103583U Pending JPS60640U (ja) | 1983-06-13 | 1983-06-13 | Ｄｍａ処理とプログラム計測モ−ドの並行処理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60640U (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59142377A (ja) * | 1984-01-27 | 1984-08-15 | 東芝モノフラツクス株式会社 | セラミツクフアイバ−係止用セラミツクピン |
| JPH0256662A (ja) * | 1988-08-23 | 1990-02-26 | Fujitsu Ltd | メモリ保護方式 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56110125A (en) * | 1980-02-06 | 1981-09-01 | Toshiba Corp | Data processing device |
-
1983
- 1983-06-13 JP JP9103583U patent/JPS60640U/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56110125A (en) * | 1980-02-06 | 1981-09-01 | Toshiba Corp | Data processing device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59142377A (ja) * | 1984-01-27 | 1984-08-15 | 東芝モノフラツクス株式会社 | セラミツクフアイバ−係止用セラミツクピン |
| JPH0256662A (ja) * | 1988-08-23 | 1990-02-26 | Fujitsu Ltd | メモリ保護方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6034648U (ja) | マイクロコンピユータにおけるメモリ・ページング・システム | |
| JPS60640U (ja) | Ｄｍａ処理とプログラム計測モ−ドの並行処理システム | |
| JPS60104944U (ja) | 画像デ−タ処理装置 | |
| JPS59180300U (ja) | メモリ試験装置 | |
| JPH0196047U (ja) | ||
| JPS59138961U (ja) | トレ−ス・メモリ制御回路 | |
| JPS60184144U (ja) | マイクロコンピユ−タ装置 | |
| JPS59160347U (ja) | 音声出力装置 | |
| JPS59119664U (ja) | 複写用卓上入力装置 | |
| JPS5851333U (ja) | プログラム処理装置 | |
| JPS59119661U (ja) | 画像メモリ装置 | |
| JPH02116346U (ja) | ||
| JPS59121799U (ja) | メモリ装置 | |
| JPS59174644U (ja) | デバツグ装置 | |
| JPS6044140U (ja) | マイクロプロセッサ等のデバッグ装置 | |
| JPS6195540U (ja) | ||
| JPS6071962U (ja) | 動作モ−ド設定装置 | |
| JPH022751U (ja) | ||
| JPS61196291U (ja) | ||
| JPS59108906U (ja) | 制御装置の仕様デ−タ表示装置 | |
| JPS595096U (ja) | メモリアクセス装置 | |
| JPS59118048U (ja) | 双方向ダイレクトメモリアクセス転送回路 | |
| JPS5894034U (ja) | トレ−ス装置 | |
| JPS59108945U (ja) | 伝送記録装置 | |
| JPS63114344U (ja) |