JPH0196047U - - Google Patents
Info
- Publication number
- JPH0196047U JPH0196047U JP19069287U JP19069287U JPH0196047U JP H0196047 U JPH0196047 U JP H0196047U JP 19069287 U JP19069287 U JP 19069287U JP 19069287 U JP19069287 U JP 19069287U JP H0196047 U JPH0196047 U JP H0196047U
- Authority
- JP
- Japan
- Prior art keywords
- memory
- data
- switching signal
- information processing
- processing device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 1
Landscapes
- Numerical Control (AREA)
Description
第１図は本考案の一実施例を示すブロツク図、
第２図は動作を示す処理の流れ図、第３図は従来
例を示すブロツク図である。 図面中、１はシステムプログラム、２はマイク
ロプロセツサ、３はメモリ、４はインタフエース
バツフア、５はメモリ切換信号、６はバスである
。
第２図は動作を示す処理の流れ図、第３図は従来
例を示すブロツク図である。 図面中、１はシステムプログラム、２はマイク
ロプロセツサ、３はメモリ、４はインタフエース
バツフア、５はメモリ切換信号、６はバスである
。
Claims (1)
- 【実用新案登録請求の範囲】 ＲＡＭまたはＲＯＭが使用され、メモリ切換信
号を入力するメモリと、システムプログラムを含
みメモリをアクセスする情報処理装置とを具備し
、 前記情報処理装置は、電源投入時にメモリ切換
信号としてＲＡＭ選択をメモリへ出力する手段と
、メモリにデータを書き込む手段と、書き込んだ
データを読み出す手段と、書き込みデータと読み
出しデータが一致するか否かを判定する手段と、
データが不一致のときメモリへメモリ切換信号と
してＲＯＭ選択を出力する手段とを有することを
特徴とするメモリ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19069287U JPH0196047U (ja) | 1987-12-17 | 1987-12-17 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19069287U JPH0196047U (ja) | 1987-12-17 | 1987-12-17 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0196047U true JPH0196047U (ja) | 1989-06-26 |
Family
ID=31481642
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19069287U Pending JPH0196047U (ja) | 1987-12-17 | 1987-12-17 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0196047U (ja) |
-
1987
- 1987-12-17 JP JP19069287U patent/JPH0196047U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0196047U (ja) | ||
| JPS60640U (ja) | Ｄｍａ処理とプログラム計測モ−ドの並行処理システム | |
| JPH022751U (ja) | ||
| JPS60184144U (ja) | マイクロコンピユ−タ装置 | |
| JPS595096U (ja) | メモリアクセス装置 | |
| JPH0385658A (ja) | データ処理装置 | |
| JPH02116346U (ja) | ||
| JPS59147236U (ja) | インタ−フエイス制御装置 | |
| JPS59119664U (ja) | 複写用卓上入力装置 | |
| JPS60135939U (ja) | 処理装置の暴走検出回路 | |
| JPS61136396U (ja) | ||
| JPH01155539U (ja) | ||
| JPS59174645U (ja) | デバツグ装置 | |
| JPH0323894U (ja) | ||
| JPS63189644U (ja) | ||
| JPS59174644U (ja) | デバツグ装置 | |
| JPS6457533U (ja) | ||
| JPH01172155U (ja) | ||
| JPS59118048U (ja) | 双方向ダイレクトメモリアクセス転送回路 | |
| JPS5891786U (ja) | 複写機の文字表示装置 | |
| JPH0250774U (ja) | ||
| JPS60170850U (ja) | デ−タバツフア | |
| JPS6057855U (ja) | デュアルｃｐｕ方式情報処理装置 | |
| JPS59108906U (ja) | 制御装置の仕様デ−タ表示装置 | |
| JPS6010308U (ja) | リレ−出力回路 |