JPH0325784A - メモリ素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、メモリ素子に関する。

〔従来の技術〕

従来のメモリ素子は外部にレディ制御回路を設けること
により、ＣＰＵからのアクセス時間を保障していた． 第２図は従来例のブロック図である．このメモリ素子は
、メモリ部２を有するメモリ素子１と、ＣＰＵ４と、デ
コーダ５と、レディ制御回路６とを具備する． 〔発明が解決しようとする課題〕 上述した従来のメモリ素子は、外部回路にてアクセス時
間を保障していた為、レディ制御回路が必須であった．
又、アクセス時間が異なるメモリ素子を使用する場合は
、レディ制御回路を作り直す必要が有るという欠点があ
る． 〔課題を解決するための手段〕 本発明のメモリ素子は、レディ制御回路を内蔵している
． 〔実施例〕 次に、本発明について図面を参照して説明する． 第１図は、本発明の一実施例のブロック図である．メモ
リ素子１は、メモリ部２とレディ制御部３より構成され
る，ＣＰＵ４がメモリ素子１をアクセスする場合、アド
レス１３を出力し、デコーダ５によりメモリ素子１のチ
ップセレクト信号１２を作戒し、メモリ素子１に入力さ
れる。そしてメモリ素子１のアクセス時間経過後、デー
タ１１を通して、メモリ部２のリード／ライトを行なう
。この際、メモリ部２のアクセス時間を保障する為、レ
ディ制御部３より出力されるレディ信号１４により、Ｃ
ＰＵ４のリード／ライトのタイミングを制御する． 〔発明の効果〕 以上説明したように本発明は、メモリ素子にレディ制御
部を内蔵することにより、外部のレディ制御回路をなく
すことが出来る。又、アクセス時間の異なるメモリ素子
を使用する場合、外部のレディ制御回路を作り直す必要
がないという効果がある．

【図面の簡単な説明】

第１図は本発明の一実施例の構成図、第２図は従来例の
ブロック図である．

Claims (1)

【特許請求の範囲】
1. メモリ素子において、レディ制御回路を内蔵することを
   特徴とするメモリ素子。