JPS6290733A - Ram内容表示装置 - Google Patents

Ram内容表示装置

Info

Publication number
JPS6290733A
JPS6290733A JP60230347A JP23034785A JPS6290733A JP S6290733 A JPS6290733 A JP S6290733A JP 60230347 A JP60230347 A JP 60230347A JP 23034785 A JP23034785 A JP 23034785A JP S6290733 A JPS6290733 A JP S6290733A
Authority
JP
Japan
Prior art keywords
data
address
ram
program
control circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60230347A
Other languages
English (en)
Inventor
Nobuhiro Arai
信宏 荒井
Takeshi Takitani
瀧谷 猛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP60230347A priority Critical patent/JPS6290733A/ja
Publication of JPS6290733A publication Critical patent/JPS6290733A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Microcomputers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (イ) 産業上の利用分野 本見明は、量産用のワンチップマイクロコンピュータに
書き込むプログラムの評価を行うデバッグ装置に於いて
、プログラムの実行中にRAMの内容を表示するRAM
内容表示装置に関する。
(ロ) 従来の技術 一般に、フンチップマイクロコンピュータは、プログラ
ムを記憶するROM(1−ド・オンリー・メモリ)を内
蔵しており、ユーザー等が予め作成したプログラムがワ
ンチップマイクロコンピュータの製造時にマスクによっ
て書き込まれる。そこで、プログラムを開発する場合、
あるいは、プログラムを評価する場合には、量産用のワ
ンチップマイクロコンピュータと略同一機能を有した二
′ゝリュエーションチップと呼ばれるマイクロコンピュ
ータを使用したデバッグ装置を利用しているつところで
、従来のエバリユエーションチップは。
量産用フンチップマイクロコンピュータノ入出力瑞子の
他に、命令コードを外部から印加するための端子、内部
のプログラムカウンタの内容を出力するだめの端子、内
部に設けられたRAMのアドレスを出力する端子、RA
Mの読み出しあるいは畜き込みデータを出力する端子、
及び、各種の制御端子が設けられる。プログラムの評価
を行う場“合ニハ、エバリユエーションチップに外付さ
れたプログラムメモリに記憶されたプログラムを順次読
み出して、エバリユエーションチップに印加し、その命
令の実行の結果を入出力端子あるいは内部のRAMのデ
ータを読み出して動作をチェックしている。
上述のことは、本願出顔人が昭和58年11月30日に
発行したマイコン資料シリーズN113rLCssoo
シリーズユーザーズマニユアル」の第51頁から窮64
頁に記載されているっ(ハ) 発明が解決しようとする
問題点ところが、プログラムの評価時にRAMの内容を
確認する場合には、エバリユエーションチップに外部か
ら割込み要求を行い、それまでのプログラムの実行を停
止させて、RAMの内容を外部に出力する命令を含むプ
ログラムを実行し、RAMの内部データな叡り出してい
た。従って、グログラムの評価中に随時リアルタイムで
RAMの内容を確認することができず、プログラムの評
価に時間1!ltかかる欠点があった。
に)問題点を解決するための手段 本発明は、上述した点に鑑みて為されたものでアリ、エ
バリユエーションチップから出力されるRAMのアドレ
ス、RAMの内容を示すデータ。
及び、書き込み信号を入力し保持するバッファと。
書き込み信号が出力されたときRAMのアドレス及びデ
ータをバッファから取り出し、アドレス及びデータを対
応させて表示するための表示データを作成するコントロ
ール回路と、該コントロール回路から表示データを受け
喉りCRTに前記アドレスとデータを対応して表示させ
るCRTコントローラとを備えたものであり、RAMの
内8b”リアルタイムで確認できるものである。
(ホ) 作用 上述の手段によれば、評価すべきプログラムの実行中に
RAMの書き込み命令が実行されるたびに、RAMのア
ドレス及び書き込まれるデータがバッファに敗り込まれ
記憶保持される。一方、書き込信号によりコントロール
回路は・くツファに保持されたRAMのアドレス及びデ
ータを取り込んで、そのアドレス立置を認識し且つその
データ内容を内部に設けられたメモリに記憶すると共に
CRTに表示するための表示データを作成する。
この表示データの印加されたCRTコントローラは、実
際にCRTを駆動するだめのドツトデータを作成しこの
ドツトデータに基いてCRTの表示を行うつ (へ)実施例 嘉1図は本発明の実施例を示すブロック図であり、(1
)はエバリユエーションチップ、(2)はバッファ、(
3)は入力ボーと、(4)はコントロール回路、(5)
はCRTコントローラ、(6)はCRTディスプレイで
ある。エバリユエーションチップillは、を産出のワ
ンチップマイクロコンピュータと略同一機能を存し、外
部接続されたプログラムメモリ(図示せず)にプログラ
ムカウンタの内容を送出し、順次読み出された命令コー
ドIRが印加される。また、エバリユエーションチク7
’+1)KはRAM(7)が内蔵されており、このRA
 M (71をアクセスするためのアドレスデータAD
とRAM(7)に書き込まれるデータRDと書き込み信
号WUa;外部出力される。バッファ(2)はファース
トイン−ファーストアウトのバッファであり、入力には
工/<リュエーションチップ(1)からのアドレスデー
タADとデータRDが印加され、書き込み信号WRによ
ってこれらの信号を取り込み記憶保持するっこの・くツ
ファ(2)は、エバリユエーションチップ(1)の−命
令が実行される時間内に、コントロール回路(4)及び
CRTコントローラ(5)がRAM(7)のアドレスデ
ータAD及びデータRDを入力及び処理してCRT+6
1に表示させることが非常に困難であるため、アドレス
データAD及びデータRDの一時保持用として設けられ
る。
コントロール回路(4)は1例えばマイクロコンピュー
タで構成され、入力ポート(3)を介してバッファ(2
)の出力、即ち、RAM(7)のアトVスデータAD出
力及びデータRD出力と接続されろうまた、エバリユエ
ーションチップfilからは書き込み信号WRが割込入
力端子INTに印加され、書き込み信号WRによって割
込みが発生するとコントロール回路(4)は、入力ポー
ト(3)を制御してバ、77ア(2)からRA M (
71のアドレスデータAD及びデータRDを収り込む、
更に、コントロール回路(4)内には、エバリユエーシ
ョンチップfil内に設けられたRAM(7)よりも容
量の大きいメモリ(8)が設けられてあり、そのメモリ
(8)の一部がエバリユエーションチップillのRA
 M +71と対応する如く使用され、取り込まれたデ
ータはそのアドレスと対応するアドレスに記憶される。
また、コントロール回路(4)は、エバリユエーション
チップ(1)のRAM(71と対応する内戚されたメモ
リ(8)の領J或を読み出し、そのアドレスデータとデ
ータとを表示データに変換する。
表示データは、CRTコントローラ(5)に印加され、
CRTコントローラ(5)に於いて、CRT(6)を駆
動するためのドツトデータに変換される。これにより、
CRT(61には、アドレスとそのアドレスに対応する
データの内容が表示されるっ 第2図は、第1図に示された装置によってCRT(6)
に表示される例を示す図であり、横軸にはアドレスの嘉
1桁が16進数で表示され、縦軸にはアドレスの第2桁
が16進数で表示される。即ち、例えば、横軸rAJと
縦軸「2」の交点は、アドレス「2人」を示し、その点
に表示される16進数がアドレス「2人」に記憶されて
いるデータを表示している。また、横軸と縦軸の交点に
表示されていないアドレスは、それまでのプログラムに
よってエバリユエーションチツプ(1)がそのアドレス
をアクセスしなかったことを示している。即ち。
プログラムの実行を実施する前にRAM内容表示装置の
t源を投入した場合、コントロール回路(4)は、イニ
シャル設定に於いて、エバリユエーションチップ(1)
のRAM(71に対応する内部メモ1J(8)+7)各
アドレスにブランクを示すデータを書き込む。
そして、エバリユエーションチップ(1)のRAM(7
1のアクセスされたアドレスに対応するメモリ(8)の
アドレスにデータが書き込まれることにより、その書き
込まれたアドレスのデータだけがCRTI61に!示さ
れ、ブランクを示すデータが書き込まれたアドレスに1
・1何も表示されない。よって、アクセスされたアドレ
スが確認できるのである。
この様に、エバリユエーションチップ(1)に於いて、
プログラムの実行中にRAM+7)の書き込み命令が実
行され、書き込み信号WRカー出力されると、コントロ
ール回路(4)に割込みが発生し、その割込み処理によ
ってバッファ(2)に一時記憶されたアドレスデータ人
り及びデータRDが人力ポート(3)を介してコントロ
ール回路(4)に取り込まれ、内部のメモリ(8)に書
き込まれるウモして、コントロール回路(4)は、メモ
リ(8)を順次アクセスして、そのアドレスと読み出さ
れたデータとを表示データに変換しCRTコントローラ
(5)に印加する。更に、CRTコントローラ(5)は
表示データをドツトデータに変換してCRT(61に表
示を行うことにより、工/< IJユエーションチノフ
(1)のRA M (71のアクセスとリアルタイムで
、アクセスされたアドレスとそのデータ内容が確認でき
る。
(ト) 発明の効果 上述の如く本発明によれば、評価すべきプログラムを実
行する際にその実行とリアルタイムでRAMの内容が表
示されるため、プログラムによる動作の確認が容易とな
り、プログラムの評価時間が短縮される。従って、プロ
グラムの開発からワンチップマイクロコンピュータの生
産着手までの期間つを短くなり、ユーザーの要求に迅速
に対応で永る利点を有する。
【図面の簡単な説明】
第1図は木宛明の実施例を示すブロック図、第2図は嘉
1図に示されたCRTK表示される例を示す図であろう fil・・・エバリユエーションチツ7’、+2)・・
・バッファ、(3)・・・入力ポーと、 (4)・・・
コントロール回路、(5)・・・CRTコントローラ、
 (6)・・・CRT 、   (7)・・・RAM、
 (8)・・・メモリ。 出願人 三洋戒機械式会社 外1名 代哩人 弁理士  佐 野 静 夫 第1図 ! 第2図

Claims (1)

    【特許請求の範囲】
  1. 1、量産用のワンチップマイクロコンピュータと略同一
    機能を有し、内蔵されたRAM(ランダム・アクセス・
    メモリ)のアドレス、及び、書き込み信号を出力すると
    共に該アドレス及び書き込み信号でRAMに転送される
    データを出力する端子を有するエバリュエーションチッ
    プと、該エバリュエーションチップから前記書き込み信
    号が出力されたとき前記アドレス及びデータを記憶する
    バッファと、前記書き込み信号が出力されたとき前記バ
    ッファに保持されているアドレス及びデータを入力しア
    ドレス及びデータを表示するための表示データを作成す
    るコントロール回路と、該コントロール回路から表示デ
    ータを受け取りCRTに前記アドレスとデータを表示さ
    せるCRTコントローラとを備えて成るRAM内容表示
    装置。
JP60230347A 1985-10-16 1985-10-16 Ram内容表示装置 Pending JPS6290733A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60230347A JPS6290733A (ja) 1985-10-16 1985-10-16 Ram内容表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60230347A JPS6290733A (ja) 1985-10-16 1985-10-16 Ram内容表示装置

Publications (1)

Publication Number Publication Date
JPS6290733A true JPS6290733A (ja) 1987-04-25

Family

ID=16906424

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60230347A Pending JPS6290733A (ja) 1985-10-16 1985-10-16 Ram内容表示装置

Country Status (1)

Country Link
JP (1) JPS6290733A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0397744U (ja) * 1990-01-23 1991-10-08
JP2005284557A (ja) * 2004-03-29 2005-10-13 Fujitsu Ltd 内部メモリをモニタ可能なマイクロコンピュータ
JP2008310702A (ja) * 2007-06-15 2008-12-25 Nec Electronics Corp モニタ装置及びモニタ方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57141760A (en) * 1981-02-25 1982-09-02 Nec Corp Semiconductor information processor
JPS59114650A (ja) * 1982-12-21 1984-07-02 Fujitsu Ltd プログラムトレ−ス方式
JPS59135555A (ja) * 1983-01-21 1984-08-03 Matsushita Electric Ind Co Ltd プログラムトレ−ス装置
JPS61133445A (ja) * 1984-11-30 1986-06-20 Nitto Seiko Co Ltd プログラムデバツグ装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57141760A (en) * 1981-02-25 1982-09-02 Nec Corp Semiconductor information processor
JPS59114650A (ja) * 1982-12-21 1984-07-02 Fujitsu Ltd プログラムトレ−ス方式
JPS59135555A (ja) * 1983-01-21 1984-08-03 Matsushita Electric Ind Co Ltd プログラムトレ−ス装置
JPS61133445A (ja) * 1984-11-30 1986-06-20 Nitto Seiko Co Ltd プログラムデバツグ装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0397744U (ja) * 1990-01-23 1991-10-08
JP2005284557A (ja) * 2004-03-29 2005-10-13 Fujitsu Ltd 内部メモリをモニタ可能なマイクロコンピュータ
JP2008310702A (ja) * 2007-06-15 2008-12-25 Nec Electronics Corp モニタ装置及びモニタ方法

Similar Documents

Publication Publication Date Title
KR940004435A (ko) 그래픽/영상을 처리하기 위한 스마트 비디오 메모리 및 그 처리방법
JPS6290733A (ja) Ram内容表示装置
JPS6342299B2 (ja)
JP2578182B2 (ja) デ−タ処理装置及びデ−タ処理システム
JPS62279438A (ja) トレ−ス回路
JP2876909B2 (ja) 割込みエミュレータ
JPS6145548Y2 (ja)
SU1425687A1 (ru) Устройство дл отладки программ
JPS596202U (ja) シ−ケンス制御装置
JPH0325784A (ja) メモリ素子
JPS6329852A (ja) マイクロコンピユ−タ応用機器の開発装置
JPS63128435A (ja) マイクロプロセツサシステム
JPS5815203U (ja) プログラマブル・コントロ−ラ
JPS63180139A (ja) プログラム評価用マイクロコンピユ−タ
JPS6428747A (en) Microprocessor
JPH0351009B2 (ja)
JPS6389940A (ja) プログラムトレ−ス回路
JPS6134588A (ja) 画像記憶制御回路
JPH0334102U (ja)
KR970029037A (ko) 트레이스기능을 구비한 에뮬레이터시스템과 그 트레이스방법
JPS6048549A (ja) マイクロプロセッサの状態表示回路
JPS6275842A (ja) 演算装置
JPS63165929A (ja) 情報処理システム
JPS5988708U (ja) プログラマブルコントロ−ラ
JPS5859276U (ja) 文字放送受信機