JPS63180139A - プログラム評価用マイクロコンピユ−タ - Google Patents

プログラム評価用マイクロコンピユ−タ

Info

Publication number
JPS63180139A
JPS63180139A JP62011974A JP1197487A JPS63180139A JP S63180139 A JPS63180139 A JP S63180139A JP 62011974 A JP62011974 A JP 62011974A JP 1197487 A JP1197487 A JP 1197487A JP S63180139 A JPS63180139 A JP S63180139A
Authority
JP
Japan
Prior art keywords
input
output terminal
address
microcomputer
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62011974A
Other languages
English (en)
Inventor
Yuji Uchida
雄二 内田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP62011974A priority Critical patent/JPS63180139A/ja
Publication of JPS63180139A publication Critical patent/JPS63180139A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)
  • Microcomputers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野〉 本発明は、プログラム評価装置におけるプログラム評価
用マイクロコンピュータに関するものである。
(従来の技術) −mに、プログラム評価装置は作成したプログラムを実
行させてその評価を行う装置であり、その装置にはプロ
グラム評価用のマイクロコンピュータ(以下単にマイコ
ンという)が設けられている。そしてこのプログラム評
価用マイコンの内部状態、例えばレジスタや随時読み書
き可能なメモリ(以下、RA)fという)等の内容を、
プログラム評価装置に設けられたCRT等の表示装置に
表示させる場合は、プログラム評価用マイコンの外部よ
り目的にあった命令コードを入力し、それを実行させて
内部状態を表示している。またプログラム評価用マイコ
ンの内部状態を変更する場合にも、同様に外部より目的
にあった命令コードを入力し、それを実行させて内部状
態を変更させている。
従来、この種のプログラム評価用マイコンを備えたプロ
グラム評価装置としては、例えば第2図のようなものが
あった。以下、その構成を説明する。
第2図は従来のプログラム評価装置の構成ブロック図で
ある。この装置はプログラム評価用マイコン1を備えて
おり、このマイコンは中央処理装置(以下、CPUとい
う) 、 RAM等のメモリ、及び命令入力端子18等
を有する入出力装置を備えている。CPUは算術論理ユ
ニットやアキュムレータ等を有する演算部と、命令レジ
スタや命令デコーダ等を有する制御部と、各種のレジス
タ等を有するレジスタ部とで構成されている。
評価用マイコン1における外部の命令を取り込む命令入
力端子1aには、該マイコン1の内部状態の読み出し/
変更を行わせるための命令入力回路2、データの読み出
し時にその読み出しデータを取り込むためのデータ取り
込み回路3、及び該マイコン1が評価すべき命令コード
を実時間で実行という)時に該命令入力端子1aをユー
ザに解放するためのユーザ用回路4がそれぞれ接続され
る。
また、ユーザ用回路4にはユーザ用コネクタ5が接続さ
れる。
以上の構成において、例えばマイコン1の内部にあるR
AMの内容を読み出す場合には、次のような手順■〜■
で行う。
■ リアルタイムエミュレーション終了時において、ユ
ーザ用回路4を用いて命令入力端子1aの状態がユーザ
用コネクタ5に出力されないようにする。
■ 現在の命令入力端子1aの状態をデータ取り込み回
路3を用いて読み出す。
■ マイコン1内における制御部の命令実行により、ア
キュムレータの値を命令入力端子1aに出力させ、その
値をデータ取り込み回路3を用いて読み出す。
■ 制御部の命令実行により、対象とするRAMの内容
を前記■のアキュムレータに転送する。
■ 制御部の命令実行により、前記アキュムレータの値
を命令入力端子1aに出力させ、その値をデータ取り込
み回路3を用いて読み出す。この値が対象とするRAM
の内容である。
■ 制御部の命令実行により、前記アキュムレータの内
容を前記■で取り込んだ値に変更する。■制御部の命令
実行により、命令入力端子1aの値を前記■で取り込ん
だ値に変更する。
■ リアルタイムエミュレーションの実行を可能にする
ため、ユーザ用回路4を用いて命令入力端子1aの状態
をユーザ用コネクタ5に出力する。
(発明が解決しようとする問題点) しかしながら、上記構成の装置では、プログラム評価用
マイコン1における内部状態の読み出し/変更用の制御
プログラムの作成に手間がかかり、またプログラムミス
により内部状態を間違えて変化させてしまうおそれがあ
る。さらにリアルタイムエミュレーション時においてマ
イコン1における内部状態の変化をプログラム評価装置
が把握することが難しいという問題点があった。
本発明は前記従来技術が持っていた問題点として、制御
プログラム作成の非容易性、プログラムミス発生のおそ
れ、プログラム評価用マイコンにおける内部状態の変化
の把握の困難性の点について解決したプログラム評価用
マイコンを提供するものである。
(問題点を解決するための手段) 本発明は前記問題点を解決するために、算術演算および
論理演算を行う演算部と、複数個のデータ格納手段を有
する内部情報部と、前記演算部及び内部情報部の動作を
制御する制御部とを備え、外部から入力されたプログラ
ムを実行し、その評価を行うプログラム評価用マイコン
において、前記各情報格納手段にアドレスを付加し、そ
れらの各アドレスを指定するためのアドレス入出力端子
と、このアドレス入出力端子で指定されたアドレスのデ
ータ格納手段に対する内容の読み出しおよび書き換えを
行うためのデータ入出力端子とを設けたものである。
(作用) 本発明によれば、以上のようにプログラム評価用マイコ
ンを構成したので、プログラム評価用マイコンにおける
内部状態の読み出しと書き換えを外部からのアドレスと
データで行え、それによって読み出し/書き換え用制御
プログラムの作成が容易になると共に、その制御プログ
ラム作成のミスが少なくなる。またリアルタイムエミュ
レーション中においてアクセスしたデータ格納手段のア
ドレスと扱ったデータをデータ入出力端子及びアドレス
入出力端子より取り出せるので、外部からリアルタイム
に内部状態の変化を把握しうる。従って前記問題点を除
去できるのである。
(実施例) 第1図は本発明の一実施例を示すプログラム評価用マイ
コンの構成ブロック図である。
このプログラム評価用マイコンは、演算部と制御部を有
する内部処理回路10、複数個のデータ格納手段を有す
る内部情報部11、及び入出力端子制御部12の他、デ
ータ入出力端子13、アドレス入出力端子14、読み出
し指示端子15・、及びエミュレー報部11はデータを
一時保持するレジスタ、フラグ、カウンタ、タイマ等の
領域(以下これをレジスタ領域という) 1i−1と、
データの読み出しおよび書き込みを行うRAM領域11
−2と、データ格納手段選択用のマルチプレクサ11−
3と、アドレス解読用のデコーダ11−4とを備えてい
る。レジスタ領域11−1及びRA)l領域11−2中
における各データ格納手段にはアドレスが付され、その
アドレスに基づき各データ格納手段が選択される。
内部処理回路10は内部データ線20により内部情報部
11のマルチプレクサ11−3と入出力端子制御部12
に接続され、さらに内部アドレス線21により内部情報
部11−2のデコーダ11−4と入出力端子制御部12
に接続されている。また、データ入出力端子13はデー
タ入出力線22により、アドレス入出力端子14はアド
レス入出力線23により、それぞれ入出力端子制御部1
2に接続され、さらに読み出し指示端子15は読み出し
指示線24により、・エミュレーション指示端子16は
エミュレーション指示線25により、それぞれ入出力端
子制御部12及び内部処理回路10に接続されている。
以上のように構成されるプログラム評価用マイコンの動
作を説明する。
リアルタイムエミュレーションを行う場合には、プログ
ラム評価用マイコンの外部よりエミュレーション指示端
子16にエミュレーション指示信号を入力する。このエ
ミュレーション指示信号により、入出力端子制御部12
を通して内部データ線20及び内部アドレス線21の値
をそれぞれデータ入出力端子13及びアドレス入出力端
子14に出力するようにし、内部処理回路10に命令コ
ードの実行を許可する。内部処理回路10は、実行する
命令コードが例えばレジスタ、RAM 、フラグ、カウ
ンタ、タイマに関する命令コードの場合には、該当する
レジスタ、RAM 、フラグ、カウンタ、タイマのアド
レスを内部アドレス線21に出力する。内部アドレス線
21上のアドレスは内部情報部11のデコーダ11−4
で解読され、その解読結果に基づきマルチプレクサ11
−3によってj頃次、レジスタ、RAM 、フラグ、カ
ウンタ及びタイマが選択されていく。そこで内部処理回
路10はレジスタ、RA)t 、フラグ、カウンタ及び
タイマのデータを内部データ線20を用いて読み出し、
または書き換えを行う。
このようにすることにより、命令コードによってレジス
タ、RAM 、フラグ、タイマ及びカウンタの内容の読
み出しまたは書き換えを行った際の該当するデータ及び
アドレスをリアルタイムにプログラム評価用マイコンの
外部で監視することができる。
次に、プログラムのデバッグ(手直し)のためにプログ
ラム評価用マイコンにおける内部状態の読み出しまたは
変更を行う場合には、プログラム評価用マイコン外部よ
りエミュレーション指示端子16にデバッグ指示信号を
入力し、内部処理回路10における命令コードの実行を
禁止し、アドレス入出力端子14をアドレス入力用端子
とする。そしてそのアドレス入出力端子14にプログラ
ム評価用マイコン外部より、例えば読み出しまたは変更
するレジスタ、RA)f 、フラグ、タイマ、カウンタ
のアドレスを入力する。すると、そのアドレスは入出力
端子制御部12を通して内部情報部11のデコード11
−4で解読され、マルチプレクサ11−3により順次対
象となるレジスタ、RAM 、フラグ、タイマ及びカウ
ンタが選択される ここで、読み出し動作を行う場合には、マイコン外部よ
り読み出し指示端子15に読み出し指示信号を入力し、
内部データ線20上に読み出されたレジスタ等の値を入
出力端子制御部12及びデータ入出力線22を通してデ
ータ入出力端子13に出力する。
一方、変更動作を行う場合には、外部より読み出し指示
端子15に書き換え指示信号を入力し、外部よりデータ
入出力端子13に書き換えるべきデータを入力する。
このようにすることにより、プログラム評価用マイコン
の内部状態をマイコンの命令コードではなく、外部から
のアドレスとデータで読み出しまたは変更することがで
きる。そのため、読み出し/書き換え用制御プログラム
の作成が容易になると共に、その制御プログラムにおけ
るプログラム作成のミスが減少する。
なお、本発明は図示の実施例に限定されず、例えば内部
情報部11におけるデコーダ11−4を内部処理回路1
0内に設ける等、種々の変形が可能である。
(発明の効果) 以上詳細に説明したように本発明によれば、各情報格納
手段にアドレスを付加すると共に、アドレス入出力端子
及びデータ入出力端子を設けたので、プログラム評価用
マイコンにおける内部状態の読み出しまたは書き換えを
外部からのアドレスとデータで行え、それによって読み
出し/書き換え用制御プログラムの作成が容易になると
共に、その制御プログラムにおけるプログラムミスの減
少が期待できる。さらに、リアルタイムエミュレーショ
ン中において、アクセスした情報格納手段のアドレスと
扱ったデータをデータ入出力端子及びアドレス入出力端
子より取り出せるため、プログラム評価用マイコン外部
でリアルタイムにそのマイコンの内部状態の変化を把握
することができる。
【図面の簡単な説明】
第1図は本発明の実施例を示すプログラム評価用マイコ
ンの構成ブロック図、第2図は従来のプログラム評価用
マイコンを有するプログラム評価装置の構成ブロック図
である。 10・・・・・・内部処理回路、11・・・・・・内部
情報部、1トド・・・・・レジスタ領域、11−2・・
・・・・RA)l領域、12・・・・・・入出力端子制
御部、13・・・・・・データ入出力端子、14・・・
・・・アドレス入出力端子、15・・・・・・読み出し
指示端子、16・・・・・・エミュレーション指示端子
。 出願人代理人  柿  本  恭  成従来のプログラ
ム評価装置 第2図

Claims (1)

  1. 【特許請求の範囲】 算術演算および論理演算を行う演算部と、複数個のデー
    タ格納手段を有する内部情報部と、前記演算部及び内部
    情報部の動作を制御する制御部とを備え、外部から入力
    されたプログラムを実行し、その評価を行うプログラム
    評価用マイクロコンピュータにおいて、 前記各情報格納手段にアドレスを付加し、 それらの各アドレスを指定するためのアドレス入出力端
    子と、 このアドレス入出力端子で指定されたアドレスのデータ
    格納手段に対する内容の読み出しおよび書き換えを行う
    ためのデータ入出力端子とを設けたことを特徴とするプ
    ログラム評価用マイクロコンピュータ。
JP62011974A 1987-01-21 1987-01-21 プログラム評価用マイクロコンピユ−タ Pending JPS63180139A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62011974A JPS63180139A (ja) 1987-01-21 1987-01-21 プログラム評価用マイクロコンピユ−タ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62011974A JPS63180139A (ja) 1987-01-21 1987-01-21 プログラム評価用マイクロコンピユ−タ

Publications (1)

Publication Number Publication Date
JPS63180139A true JPS63180139A (ja) 1988-07-25

Family

ID=11792576

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62011974A Pending JPS63180139A (ja) 1987-01-21 1987-01-21 プログラム評価用マイクロコンピユ−タ

Country Status (1)

Country Link
JP (1) JPS63180139A (ja)

Similar Documents

Publication Publication Date Title
JP2003508864A (ja) スレッド志向デバッギング
JPS63180139A (ja) プログラム評価用マイクロコンピユ−タ
JPS60159951A (ja) 情報処理装置におけるトレ−ス方式
JPH04190430A (ja) ソフトウェア開発用エミュレータ
JPS62162105A (ja) フロ−チヤ−ト式プログラマブルコントロ−ラ
JPS6410854B2 (ja)
JPS60237503A (ja) シ−ケンスコントロ−ラの高速処理方式
JPS6329852A (ja) マイクロコンピユ−タ応用機器の開発装置
JP3207333B2 (ja) プログラマブルコントロ−ラ
JPS6290733A (ja) Ram内容表示装置
JPH06101045B2 (ja) データフロー型情報処理装置のシミュレーション装置
JPH1165884A (ja) マイクロコンピュータ及びそのデバッグ方法
JPH0259829A (ja) マイクロコンピュータ
JPS5841525B2 (ja) ダイレクトメモリアクセスニヨル ヨミコミカキコミホウシキ
JPH01223504A (ja) プログラマブルコントローラのサンプリングトレース方式
JPH04242871A (ja) データフロー計算機のライトモジュール
JPS63639A (ja) プログラムデバツグ方式
JPS5829057A (ja) レジスタのトレ−ス装置
JPH04305783A (ja) マイクロコンピュータ
JPH04174034A (ja) プログラム開発支援装置のステップ実行動作方法
JPH0226252B2 (ja)
JPS59183405A (ja) プログラマブル・コントロ−ラ
JPH04167146A (ja) 情報処理装置のアドレストレース方式
JPS61221838A (ja) マイクロコンピユ−タ開発装置
JPS59208607A (ja) デバツグ用簡易シミユレ−タ