JPH04174034A - プログラム開発支援装置のステップ実行動作方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、並列処理を行なうマイクロプロセッサのプロ
グラム開発支援装置における演算命令と転送命令とのス
テップ実行動作方式に関する。

〔従来の技術〕

一般にプログラム開発支援装置の一例の構成を第３図の
ブロック図に示す。プログラム開発支援装置１１は、ホ
ストコンピュータ５とホストインターフェース４を通し
て接続されており、マイクロコンピュータプログラム開
発支援装置の制御プログラム１３て制御されている。開
発対象ＣＰＵ２は、ＣＰＵコントロール部３によりＣＰ
Ｕコントロール信号８を介して制御されており、エミュ
レーションメモリ１の命令をメモリデータバス７を介し
て読出し、１命令づつ実行または連続して実行する。こ
の実行終了後、ホストコンピュータ５は、対象ＣＰＵ２
のレジスタの値をＣＰＵ、ホストインターフェイス間の
データバス９、ホストインターフェース４、ホストイン
ターフェース、ホストコンピュータ間データバス信号１
０を通して読出し、ホストコンピュータのメモリ上にあ
る所定のレジスタ値格納領域１２に格納する。また、ホ
ストコンピュータ５はエミュレーションメモリ１の内容
も読み書きてきる。プログラム開発支援装置の制御プロ
グラム１３は格納されたレジスタ値を表示画面１４の上
に表示する。

第４図はホストコンピュータ５のメモリ領域に割り当て
られているレジスタ値格納領域へのレジスタ値を格納す
る処理の流れ図である。ホストコンピュータ５は、各レ
ジスタの値を格納するレジスタ値格納領域１２をメモリ
上に確保している。

対象ＣＰＵ２か命令を実行終了すると、ホストコンピュ
ータ５は各レジスタの値を所定のホストコンピュータ上
のレジスタ値格納領域１２へ転送する（３１）。例えは
、演算命令の演算結果はレジスタ値格納領域Ａ３４、転
送命令の転送先レジスタ値はレジスタ格納領域Ｂ３５に
転送されるものとする。ホストコンピュータ５はレジス
タ値格納領域に格納されているレジスタ値をホストコン
ピュータの表示画面に表示する（３２）。

プログラム開発支援装置１１の対象ＣＰＵは、エミュレ
ーションメモリ１の命令を実行していない時は疑似的に
プロクラムカウンタを止める定常状態となっている。こ
れによりホストコンピュータ５から対象ＣＰＵ２内部の
レジスタ値を読出すことができるようになる。

定常状態となる方法として、例えばジャンプ命令が書か
れているアドレスヘシャンプする命令（以下ＪＭＰ＄命
令という）を実行する手法がある。しかし、この定常状
態中にＣＰＵは動作を止めているわけではないので、定
常状態になる前に実行した命令の結果は所定のレジスタ
に得られることになる。

ホストコンピュータ５からステップ実行動作の要求があ
った場合、対象ＣＰＵ２は定常状態を抜けてエミュレー
ションメモリ１の１命令を実行した後、再び定常状態に
戻る。そして定常状態中にホストコンピュータ５は、対
象ＣＰＵ２のレジスタ値を読出し、所定のレジスタ値格
納領域に格納する。この読出したレジスタ値は、ステッ
プ動作を行なう時には対象ＣＰＵ２に書き戻しておく。

これによりデータの連続性が保たれることになる。

並列処理を行うマイクロプロセッサにおいて、演算命令
の次のアドレスに、この演算命令の演算結果を格納する
レジスタを転送元レジスタとする転送命令を記述した時
の連続実行時のタイミング図を第５図に示す。ここて、
Ｔ１、の演算結果か得られるまてに３クロツクかかる。

従って、演算命令の結果か格納されるレジスタを転送元
とするＴ１３の転送命令がＴ１１の演算命令のすぐ後に
実行された場合、Ｔ１３の転送命令で転送する値は前述
のレジスタの元の値となり演算結果を転送しないことに
なる。

このような演算命令と転送命令とをステップ実行した場
合の動作を、第６図を用いて説明する。演算命令をＴ２
１でステップ実行した後、対象ＣＰＵ２は定常状態とな
る。このため演算命令のＴ２２における演算結果は定常
状態の期間に得られる。この結果を含めてレジスタの値
はレジスタ値格納領域１２に格納される。次に、Ｔ２３
の転送命令をステップ実行する。しかし、この時転送元
レジスタにはすでに前述したように演算結果が得られて
いるので、転送するレジスタ値は連続実行した場合とで
異なることになる。つまり、このような命令をステップ
実行した場合には表示画面には正しくないレジスタ値が
表示されることになる。

〔発明か解決しようとする課題〕

上述したように並列処理を行なうマイクロプロセッサの
プログラム開発支援装置において、演算命令と転送命令
とを連続実行した場合と、ステップ実行した場合とで実
行結果が異なってしまうという問題点がある。

本発明の目的は、このような問題を解決し、ステップ実
行の場合も連続実行の場合とその実行結果が一致するよ
うにしたプログラム開発支援装置のステップ実行動作方
式を提供することにある。

〔課題を解決するための手段〕

本発明の構成は、演算命令の次のアドレスに転送命令を
記述した場合にその演算命令が実行終了する前に前記転
送命令の実行か終了する並列処理を行うマイクロプロセ
ッサのプログラム開発支援装置て、一命令づつ実行する
命令のレジスタ値をホストコンピュータのメモリのレジ
スタ値格納領域に格納して内部レジスタの動きを検証し
ていくステップ実行動作方式において、前記ステップ実
行動作の対象となる命令に演算命令が含まれているか否
かを判断し、その演算命令か含まれた場合に演算結果か
所定のレジスタに格納され、転送命令により前記レジス
タを転送元として使用てきるようになる以前に前記レジ
スタか転送命令の転送元として指定されているか否かを
判断し、前記転送命令で転送元として指定されている場
合にその転送命令を何も実行動作しない命令（以下ＮＯ
Ｐ命令という）とし、前記転送命令の転送元のレジスタ
値を予めホストコンピュータのレジスタ値退避領域に格
納してその演算命令だけを行ない結果を得、この演算結
果を前記レジスタ値格納領域に格納し、次のステップ実
行動作においてＮＯＰ命令かあった場合このＮＯＰ命令
が前記転送命令から変更されたものか否かを判断し、そ
の転送命令の転送元レジスタの値は予め前記レジスタ値
退避領域に格納されていた値を用いてこの値を前記レジ
スタ値格納領域の転送先レジスタに相当する領域に格納
するようにしたことを特徴とする。

〔実施例〕

次に本発明について図面を参照して説明する。

第１図は本発明の一実施例の演算命令と転送命令のステ
ップ実行時のフローチャート、第４図はホストコンピュ
ータのメモリ構成およびレジスタ値格納領域へレジスタ
値を格納する流れ図を示す対象ＣＰＵ２内の演算命令の
演算結果が格納されるレジスタはｒｅ’ｇＡとし、転送
命令の転送先の値が格納されるレジスタはｒｅｇ　　Ｂ
と表すものとし、これらのレジスタの値はホストコンピ
ュータ５内のレジスタ値格納領域１２内のレジスタ値格
納領域Ａ＜３４）にｒｅｇ　　Ａの値、レジスタ値格納
領域Ｂ（３５）にｒｅｇ　　Ｂの値がそれぞれ格納され
るものとする。

第２図は本発明の演算命令と転送命令の並列処理のステ
ップ実行動作のタイミング図である。ます、ステップ２
０でホストコンピュータ５はステップ実行すべき命令を
エミュレーションメモリ１から読出し、その中に演算命
令があるがどうかを判定する。ここで演算命令があった
場合、ステップ２１で次に実行する命令が転送命令で演
算命令の演算結果が格納されるレジスタを転送元として
いるかをチエツクし、転送元として指定している転送命
令だった場合は、ステップ２２て転送命令をＮＯＰ命令
に変更する。この時ＮＯＰ命令に転送命令を変更したこ
とを示す°゛１”、変更しなかったことを示す°゛０″
″をホストコンピュータのメモリ領域内のフラグ３６に
書き込む。次に、ステップ２３でレジスタ値格納領域Ａ
３４内の転送元のレジスタ値を別のメモリ領域であるレ
ジスタ値退避領域３３にあらがしめ待避しておき、ここ
まては定常状態の期間に行なう。次に、ステップ２４で
対象ＣＰＵは演算命令を実行し、再び定常状態になる。

ここで第２図に示すようにＴ１で演算命令を行った後、
Ｔ２でその演算結果が得られるのは定常状態期間中であ
る。次に、ステップ２６でホストコンピュータは演算結
果が得られた対象ＣＰＵ内部のレジスタｒｅｇ　　Ａの
値を対象ＣＵＰ２から読み出し、レジスタ値格納領域１
２のレジスタ値格納領域Ａ（３４）へ格納する。次のス
テップ実行動作でＮＯＰ命令かあった場合、ステップ２
７で転送命令から代えられたものかを前述のフラグ３６
で判断し、転送命令の代わりに書き換えられたＮＯＰ命
令の場合、ステップ２８で対象ＣＰＵはＴ３のＮＯＰ命
令を実行し再び定常状態になる。この後、ステップ２９
てホストコンピュータはあらかじめレジスタ値退避領域
３３に待避しておいた転送すべきレジスタ値を転送先の
レジスタｒｅｇ　　Ｂの格納されるべきレジスタ値格納
領域１２内のレジスタ値格納領域Ｂ　（３５）へ転送す
る。

このことにより、レジスタ値格納領域１２の転送命令の
転送先レジスタには、演算命令の演算結果が得られる前
のレジスタ値が得られることになり、あたかも正しくス
テップ実行動作をしたように見せることができる。

〔発明の効果〕

以上説明したように本発明によれば、並列処理ヲ行なう
マイクロプロセッサのプログラム開発支援装置において
演算命令と転送命令のステップ実行動作が、連続して実
行させたときと同じ結果か正しく得られるという効果が
ある。

【図面の簡単な説明】

第１図は本発明の一実施例の演算命令と転送命令のステ
ップ実行を説明するフローチャート、第２図は本実施例
の演算命令と転送命令の並列処理のステップ実行動作の
タイミング図、第３図は一般のプログラム開発支援装置
の一例のブロック図、第４図はホストコンピュータのメ
モリ構成およびレジスタ値格納領域へレジスタ値を格納
する流れ図、第５図は第４図の演算命令と転送命令の並
列処理のタイミングチャート図、第６図は従来の演算命
令と転送命令の並列処理のステップ実行動作のタイミン
グチャート図である。 １・・・エミュレーションメモリ、２・・・対１ｃｐｕ
、３・・・ＣＰＵコントロール部、４・・・ホストイン
ターフェース、５・・・ホストコンピュータ、６・・・
メモリ制御信号、７・・メモリのアドレス、データバス
、８・・・ＣＰＵコントロール信号、９，１０・・・デ
ータバス信号、１１・・・プログラム開発支援装置、１
２・・・レジスタ値格納領域、１３・・・制御プログラ
ム、１４・・・表示画面、２０〜２つ・・・処理ステッ
プ。

Claims (1)

【特許請求の範囲】
1. 演算命令の次のアドレスに転送命令を記述した場合にそ
   の演算命令が実行終了する前に前記転送命令の実行が終
   了する並列処理を行うマイクロプロセッサのプログラム
   開発支援装置で、一命令づつ実行する命令のレジスタ値
   をホストコンピュータのメモリのレジスタ値格納領域に
   格納して内部レジスタの動きを検証していくステップ実
   行動作方式において、前記ステップ実行動作の対象とな
   る命令に演算命令が含まれているか否かを判断し、その
   演算命令が含まれた場合に演算結果が所定のレジスタに
   格納され、転送命令により前記レジスタを転送元として
   使用できるようになる以前に前記レジスタが転送命令の
   転送元として指定されているか否かを判断し、前記転送
   命令で転送元として指定されている場合にその転送命令
   を何も実行動作しない命令（以下ＮＯＰ命令という）と
   し、前記転送命令の転送元のレジスタ値を予めホストコ
   ンピュータのレジスタ値退避領域に格納してその演算命
   令だけを行ない結果を得、この演算結果を前記レジスタ
   値格納領域に格納し、次のステップ実行動作においてＮ
   ＯＰ命令があった場合このＮＯＰ命令が前記転送命令か
   ら変更されたものか否かを判断し、その転送命令の転送
   元レジスタの値は予め前記レジスタ値退避領域に格納さ
   れていた値を用いてこの値を前記レジスタ値格納領域の
   転送先レジスタに相当する領域に格納するようにしたこ
   とを特徴とするプログラム開発支援装置のステップ実行
   動作方式。