JPH01173247A - スレーブ制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマスタ制御装置から供給されるコマンドを内蔵
制御アルゴリズムに従って実行するスレーブ制御装置に
係り、例えばマスタ制御装置とは非同期で実行されるコ
マンドの実行停止もしくはコマンドブレーク制御、さら
には周辺コントローラに着目したソフトウェアデバッグ
に適用して有効な技術に関するものである。

〔従来技術〕

プロセッサを含むシステムにおいて、マスタ制御装置の
ようなホストプロセｙすからコマンドを受は取ってこれ
を実行するようにされて成るスレーブ制御装置として周
辺コントローラを含めることにより、マルチプロセッサ
構成もしくはマルチタスキングを採用することができる
。これにより、マスタ制御装置の負担軽減さらにはシス
テム動作の効率向上を達成する。例えば、グラフィック
システムにおいて、表示制御やフレームバッファに対す
る描画制御をサポートするデイスプレィコントローラを
含めることにより、このグラフィックコントローラがホ
ストプロセッサからコマンドを受は取ってこれを実行し
ているとき、ホストプロセッサはその他の制御処理を実
行することができる。

ところで、プロセッサシステムのソフトウェアデバッグ
やシステム評価には、デバッグ対象システムのプログラ
ムを実際に実行させ、その実行軌跡を追うことによって
プログラムの誤りを見つけ出すようにしたシステム開発
ツールを利用することができる。このシステム開発ツー
ルが提供する機能は、ホストプロセッサのプログラムに
対する任意アドレスからの実行、指定条件成立後におけ
るホストプロセッサのプログラム実行停止、さらにはプ
ログラム実行時における各種バス情報の追跡やこの追跡
内容の表示などとされる。特に、指定条件成立後にプロ
グラムの実行を停止させる所謂ブレークポイント制御は
、ホス１〜プロセツサによるプログラム実行状態を中心
にした機能であり、ホス１−プロセッサに結合される各
種バス情報に基づいて所定事象の発生が検出されること
によってホストプロセッサによるプログラムの実行を停
止させるものである。

一層システムのソフトウェアデバッグにおいては、所望
の周辺コントローラに着目してソフトウェアデバッグを
行いたいという要請があるが、斯る要請に対してはホス
トプロセッサを中心にソフ１へウェアデバッグを可能と
する従来のシステム開発ツールをそのまま利用すること
はできない。そこで、本発明者らは、周辺コントローラ
に着目したソフ１へウェアデバッグについて検討し、そ
の場合には、周辺コントローラに段階的にコマンドを一
３＝ 実行させて、コマンド実行に伴うエラー発生を適確に把
握できるようにすることが必要であり、そのためには、
周辺コントローラによるコマンド実行を任意に停止させ
ることができるようにしなければならないとの結論を導
き出した。

なお、エミュレータなどのシステム開発ツールにおける
ブレークポイント制御について記載された文献の例とし
ては昭和５９年１１月３０日オーム社発行のｒＬＳＩハ
ンドブックＪ　Ｐ５６２がある。

〔発明が解決しようとする問題点〕

しかしながら、周辺コントローラのようなスレーブ制御
装置は、マイクロプログラムによって構成されるような
それ固有の制御アルゴリズムに従って個々のコマンドを
実行するが、コマンド実行時間はその処理内容によって
各別に異なっていて、例えばグラフィックコントローラ
によって線を描画するときは、その線の太さや長さに応
じたコマンド実行時間が必要とされるから、周辺コン１
−ローラに着目してソフトウェアデバッグを行うとき当
該周辺コントローラにおける個々のコマンド実行終了タ
イミングを外部で適確に把握しながらコマンド実行動作
を外部の制御に基づいて所定タイミンクで停止させる制
御は容易ではない。特に、ホス１−プロセッサによるコ
マンドやパラメータの転送に際してのオーバヘッドによ
るシステム動作効率の低下を防止するために予め必要な
コマンド列などを先入れ先出し形式のファイフォ（Ｆ　
Ｉ　ＦＯ）のようなバッファに予め取り込む形式のイン
タエエースを採用する周辺コントローラでは、与えられ
たコマンドを内部動作シーケンスに従って次々に実行す
るため、コマンド列の所定位置でコマン実行動作を停止
させることは一層困難とされ、これにより、周辺コント
ローラに着目したソフトウェアデバッグでは、それ専用
にホストプロセッサのプログラムを大幅に変更して対応
せざるを得なかった。例えば正規のプログラムに含まれ
る周辺コントローラのためのコマンド列を分解して、特
定コマンド以降のコマンドを転送しないようにしたり、
所定位置にストップコマンドを挿入するといった手段で
対応する。

しかしながら、このような対応では、コマンド列の分解
やストップコマンドの挿入などによってプログラムの変
更が極めて大きくなり、さらにはこのようにして変更さ
れたコマンド列の転送語数の変更によってコマンド転送
プログラム及びプログラム格納手段をも作り直さなけれ
ばならず、その対応は容易ではなく、周辺コントローラ
に着目したソフトウェアデバッグを著しく困難にする原
因にもなっていた。

本発明の目的は、所望のコマンドを実行した後にマスタ
制御装置の直接的な指示を得ることなく自らその内部制
御状態を規定し得るスレーブ制御装置を提供することに
ある。さらに別の目的は、外部から与えられる所望コマ
ンドを実行した後に次のコマンド実行動作を自ら停止す
る制御を、マスタ制御装置のための正規のプログラムに
大幅な変更をもたらすことなく行うことができ、それ自
体を中心とするソフトウェアデバッグの容易化に寄与す
ることができるスレーブ制御装置を提供することにある
。

本発明の前記並びにそのほかの目的と新規な特徴は、本
明細書の記述及び添付図面から明らかになるであろう。

〔問題点を解決するための手段〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば下記の通りである。

すなわち、マスタ制御装置から供給されるコマンドを、
内蔵制御アルゴリズムに従って実行す２るスレーブ制御
装置において、所望コマンドに含めた所定情報に基づき
、当該コマンド実行終了後に内部制御動作を切り換え可
能な制御手段と、この制御手段によって切り換えられた
内部状態を外部に与える指示手段とを備えるものである
。例えば上記制御手段は、所望コマンドに含まれる所定
情報を、内蔵制御アルゴリズムに従って内部制御動作を
分岐させる条件の１つとして判定し、その分岐条件の成
立を検出することにより、新たなコマンドを実行するた
めの一連の内部動作を休止制御するようにされて成る。

一７＝ 〔作　用〕 上記した手段によれば、スレーブ制御装置に着目したソ
フトウェアデバッグに際して、マスタ制御装置のための
正規プログラムの所望コマンドに含まれる所定情報をコ
マンドブレーク情報に書き換えておくことにより、当該
コマンドがそのコマンドコードに従ってスレーブ制御装
置で実行終了されると、スレーブ制御装置はその内蔵制
御アルゴリズムに従ってコマンドブレーク情報を判定条
件とする分岐制御を行って自ら新たなコマンドを実行す
るための一連の内部動作を一旦休止制御し、この休止制
御状態を外部に与える。外部マスタ制御装置は、この状
態を認識し必要に応じてスレーブ制御装置のためのソフ
トウェアデバッグ用ルーチンに分岐するなどして、休止
前のスレーブ制御装置によるコマンド実行状態を確認可
能に且つその休止制御状態を解除可能にスレーブ制御装
置を制御する。これにより、マスタ制御装置から与えら
れる所定コマンドを実行した後に次のコマンド実行動作
を自ら休止する制御を、マスタ制御装置のための正規プ
ログラムに大幅な変更をもたらすことなく行うことを可
能にして、スレーブ制御装置に着目したソフトウェアデ
バッグの容易化を達成するものである。

〔実施例〕

第１図は本発明の一実施例である周辺コントローラのブ
ロック図である。

第１図の周辺コントローラ１は、マイクロコンピュータ
システムもしくはマイクロプロセッサシステムに適用さ
れるもので、グラフィックデイスプレィコントローラ、
ディスク用コントローラ、コミュニケーション用コント
ローラ、ダイレクトメモリアクセスコントローラなどと
され、図示しないマスタ制御装置としてのホストプロセ
ッサから受は取ったコマンドを内蔵制御アルゴリズムに
従って実行する。この周辺コントローラ１は、公知の半
導体集積回路製造技術によって１つの半導体基板に形成
され、或いはその他周辺コントローラや周辺回路と共に
、さらにはホスｌ−プロセッサと共に同一半導体基板に
形成することも可能である。

本実施例の周辺コントローラ１は、特に制限されないが
、図示しないホストプロセッサとデータバスＤＢＵＳな
どを介して接続されるインタフェースユニット２に、リ
ードファイフォ３及びライトファイフォ４を備える。リ
ードファイフォ３及びライトファイフォ４は、特に制限
されないが、ランダム・アクセス・メモリを主体とする
ような所謂先入れ先出し形式のファイフォメモリによっ
て構成される。上記ライトファイフォ４は、図示しない
ホストプロセッサから供給されるコマンド列、パラメー
タ、さらにはその他各種データの系列を供給類に格納し
てその順番で内部に与え得るようになっている。リード
ファイフォ３は、内部で処理したデータなどを外部に与
えるために順番に格納しその順で外部に出力し得るよう
になっている。

上記インタフェースユニツ１−２の制御は、コントロー
ルバスＣＢＵＳを介して図示しないホストプロセッサに
結合されるインタフェースコントローラ５が行う。この
インタフェースコントローラ５は、データバスＤＢＵＳ
からライトファイフォ４へのデータやコマンドの転送制
御を行い、また、リードファイフォ３からデータバスＤ
ＢＵＳへのデータ転送制御を行う。このデータ転送制御
に際してインタフェースユニット２は、リードファイフ
ォ３及びライトファイフォ４における夫々のエンプティ
／フルといったデータ保持状態やデータ転送完了などの
ステータス信号をインタフェースコントローラ５に与え
、このインタフェースコン１−ローラ５はそのステータ
ス信号をモディファイして図示しないホストプロセッサ
に返してデータやコマンドのやりとりのためのハンドシ
ェーク制御を行う。尚、リードファイフォ３のデータ入
力制御ならびにライトファイフォ４のデータ出力制御は
周辺コントローラ固有の制御アルゴリズムに従って行わ
れる。

本実施例の周辺コントローラ１は、特に制限されないが
、図示しないホストプロセッサから与えられるコマンド
を実行するための固有の制御アルゴリズムをマイクロプ
ログラムによって構成する。

このマイクロプログラムは、マイクロＲＯＭ　（リード
・オンリ・メモリ）６に格納されたマイクロ命令群によ
って構成され、個々のマイクロ命令は、１個以上のマイ
クロ操作情報、マイクロ命令系列の順序制御を行うため
のネクストマイクロアドレスなどのアドレス情報、マイ
クロ命令の必要に応じて定数情報やタイミング制御のた
めの時間情報などを含んでいる。

ライトファイフォ４に蓄えられているコマンドはファイ
フォバッファ７及びゲート８を介してコマンドレジスタ
９にフェッチされ、特に制限されないが、フェッチされ
たコマンドのアドレスフィールドに含まれている先頭マ
イクロアドレスはマイクロアドレスレジスタ１０に供給
される。上記マイクロＲＯＭ６はマイクロアドレスレジ
スタ１０から出力されるアドレス信号に対応して所定の
マイクロ命令を読み出し、マイクロＲＯＭ６から読み出
されたマイクロ命令はマイクロインストラクションレジ
スタ１１に供給される。このマイク口命令はマイクロイ
ンストラクションデコーダ１２で解読され、これにより
内部動作制御のための各種制御信号が生成される。所定
のマイクロ命令系列の２番目以降のマイクロアドレスや
分岐アドレス、さらにはコマンドフェッチルーチンやそ
の他所室ルーチンの先頭マイクロアドレスは、特に制限
されないが、マイクロアドレスコントローラ１３が生成
する。即ち、このマイクロアドレスコントローラ１３は
、マイクロ命令のネクストアドレスフィールドに含まれ
るマイクロアドレス情報をマイクロアドレスレジスタ１
０に与え、また、分岐条件の判定が指示される場合には
所定の分岐条件成立を検出することによりマイクロ命令
のネクストアドレスフィールドに含まれるマイクロアド
レス情報に代えて分岐先マイクロアドレスを生成して、
これをマイクロアドレスレジスタ１０に与える。更に図
示しないホストプロセッサの指示などに基づいてコマン
ドフェッチルーチンなどの先頭マイクロアドレスを生成
してマイクロアドレスレジスタ１０に与える。

第１図において１４は算術論理演算装置や各種レジスタ
を備えて成るエグゼキューションユニットであり、マイ
クロインストラクションデコーダ１２の出力制御信号に
基づいてコマンドを実行する。コマンド実行に必要なオ
ペランドやパラメータなどはライトファイフォ４からフ
ァイフォバッファ７及びゲート８を介して与えられる。

コマンドの実行によって得られた情報はゲート８及びフ
ァインォバッファ７を介してリードファイフォ３に与え
られ、或いは図示されていないローカル側インタフェー
スユニットを介してローカルバスに与えられる。

本実施例の周辺コントローラは、図示しないホストプロ
セッサから与えられるコマンドの所定情報ビットのプロ
グラム状態に基づいて当該コマンド実行後にこれに続く
新たなコマンド実行のための一連の内部動作を一旦休止
制御するコマンドブレーク機構を備え、以下このコマン
ドブレーク機構を詳細に説明する。

先ず、本実施例の周辺コントローラ１に供給されるコマ
ンドのフォーマットは、特に制限されないが、第２図に
示されるように、その上位側フィールドＣ０ＭＣはコマ
ンドの種類を指定するためのコードが格納され、下位側
フィールドＣＯＭＤにはコマンド実行に必要なその他の
属性コードが配置され、特にその最下位１ビツトはコマ
ンドブレークビットＣＢＫとされる。このコマンドブレ
ークビットＣＢＫは、特に制限されないが、周辺コント
ローラ１における各種分岐制御のための１つの判定条件
とされる。このコマンドブレークビットＣＢＫは、その
ビット［１ｊにより、当該ビット「１」を含むコマンド
に続く新たなコマンド実行に必要な一連の内部動作を休
止制御するためのコマンドブレークルーチンへの分岐を
指示する。

また、ビット「０」は上記コマンドブレークルーチンへ
の分岐を指示せず、マイクロインストラクションレジス
タ１１から供給されるネクストマイクロアドレスに従う
通常制御動作を指示する。

上記コマンドブレークビットＣＢＫは、特に制限されな
いが、コマンドレジスタ９を介して直接マイクロアドレ
スコントローラ１３に供給される。

本実施例に従えばこのコマンドブレークビットＣＢＫは
、これを含むコマンドが実行終了されるまで当該コマン
ドと共にコマンドレジスタ９に保持されている。マイク
ロアドレスコントローラ１３は、マイクロプログラム制
御に従ってコマンドブレークビットＣＢＫによる分岐条
件の判定が指示される。この指示は、特に制限されない
が、各種コマンド実行に必要とされる個々のマイクロ命
令系列の最後のマイクロ命令によって指示されるように
なっている。マイクロアドレスコントローラ１３は、こ
の分岐条件判定指示が与えられると、当該コマンドブレ
ークビットＣＢＫの「１」。

「０」に応じて当該分岐の可否を決定し、これに応する
マイクロアドレスを生成してマイクロアドレスレジスタ
１０に転送する。

第３図は上記コマンドブレークルーチンへの分岐制御手
順を概略的に示すブロック図である。マイクロインスト
ラクションレジスタ１１に所定のマイクロ命令がラッチ
されると、それに含まれる一１６＝ 所定の制御情報Ｃ０ＮＴがマイクロインストラクション
デコーダ１２に与えられる。このマイクロ命令の制御内
容に、コマンドブレークビットＣＢＫによる分岐条件の
判定指示が含まれている場合、当該マイクロ命令によっ
て制御されるマイクロアドレスコントローラ１３は、各
種分岐のための判定条件が与えられているマルチプレク
サ１５に対してその判定条件の１つであるコマンドブレ
ークビットＣＢＫの出力を指示する。このようにして選
択されたコマンドブレークビットＣＢＫは、特に制限さ
れないが、演算器１６によりそのときのマイクロ命令に
含まれるネクストマイクロアドレス情報ＮＭＡＤＲの所
定１ビツトと排他的論理和が採られ、その結果が次に処
理すべきマイクロ命令系列の先頭マイクロアドレスとさ
れてマイクロアドレスレジスタ１０に供給される。この
ときコマンドブレークビットＣＢＫが「１」にされてい
ると、上記マイクロ命令に含まれるネクストマイクロア
ドレス情報ＮＭＡＤＲの所定１ビツトは反転され、この
ようにして得られるマイクロアドレス情報はコマンドブ
レークルーチンへの分岐先マイクロアドレスとされるよ
うになっている。また、このときコマンドブレークビッ
トＣＢＫがｒＯＪにされていると、上記マイクロ命令に
含まれるネクス１〜マイクロアドレス情報ＮＭＡＤＲの
所定］ビットは反転されずにそのままとされ、これによ
って、当該マイクロ命令が指示する次のマイクロ命令系
列例えば新たなコマンドフェッチルーチンへの分岐先マ
イクロアドレスを指定して通常動作を継続可能とする。

したがって、周辺コントローラ１に段階的にコマンドを
実行させ、コマンド実行に伴うエラー発生を適確に把握
しながら当該周辺コントローラ１に着目したソフトウェ
アデバッグを行うような場合に、この周辺コン１〜ロー
ラ１によるシステム動作上正規のコマンド実行を任意に
停止させるには、実行終了後に停止させたいコマンドに
含まれるコマンドブレークビットＣＢＫを「１」に書き
換えればよく、正規コマンドの組み替え、ス１〜ツブコ
マンドの挿入、さらにはコマンド転送プログラムの変更
などシステムの正規プログラムに対する複雑な変更を要
しない。

上記コマンドブレークルーチンは、特に制限されないが
、新たなコマンドの実行を停止させるためにマイクロプ
ログラム制御を実質的にノンオペレーションとするため
の制御手順を含み、例えばマイクロアドレスコントロー
ラ１３による新たなマイクロアドレス生成を停止してノ
ンオペレーションループを形成するためのマイクロステ
ップを含んで構成される。

また、この状態を図示しないホス１〜プロセツサに指示
するための制御手順を含む。例えば、フリップフロップ
によって構成されるようなストップフラグ１７をセット
するためのマイクロステップを含む。ストップフラグ１
７の状態は、図示しないホストプロセッサの制御を受け
るインタフェースコントローラ５を介してホストプロセ
ッサにより自由にアクセスされる。これにより、図示し
ないホストプロセッサは、周辺コントローラ１のコマン
ドブレーク状態を認識することができる。図〜１９− 示しないホストプロセッサは、特に制限されないが、ス
トップフラグ１７の状態を所定のタイミングで監視し、
そのヤシ１〜状態を検出すると割込みを許容し、周辺コ
ントローラ１のためのソフトウェアデバッグ用サブルー
チンを実行する。このラフ１−ウェアデバッグ用サブル
ーチンは、周辺コン１−ローラ１に着目したソフトウェ
アデバッグのために正規のシステムプログラムに特別に
付加されるものであり、例えば、ブレークポイント状態
にされる周辺コントローラ１が実行した処理内容を当該
周辺コントローラ１が含まれるローカル側の図示しない
デイスプレィなどに表示させてその実行内容を確認可能
とするような場合に必要とされる。但しこのようなサブ
ルーチンは、周辺コントローラにおけるソフトウェアデ
バッグの目的とする動作（即ち確認すべき処理内容）や
、ソフトウェアデバッグ対象システムの構成に応じて適
宜の内容とされる。

更に、システムプログラム上正規のコマンドを実行停止
中に周辺コントローラ１にソフトウェアデバッグ用コマ
ンドを実行させるような場合のために、コマンドブレー
クルーチンは、コマンドブレーク時にライトファイフ第
４に残っている正規コマンドをクリアするためのマイク
ロステップを含めて構成することができる。即ち、ライ
トファイフ第４に残っている正規コマンドをファイフオ
パッファ７からリードファイフ第３に内部転送する。こ
れにより、周辺コントローラ１は、ホストプロセッサに
よる上記ソフトウェアデバッグ用サブルーチンの実行に
必要な特定コマンドを次にフェッチし得る状態にされる
。コマンドブレークルーチンに付帯するこのようなライ
トファイフオクリア処理は、周辺コントローラの機能や
周辺コントローラに対するソフトウェアデバッグの内容
に応じて必要とされる。尚、コマンドブレークルーチン
におけるこのライトファイフオクリア処理を選択可能に
するには、コマンドブレークルーチンに複数の動作モー
ドを用意しておき、これをホストプロセッサの指示もし
くはコマンドブレークビットＣＢＫのビット数を増やし
て選択し得るように構成することもできる。

上記コマンドブレークルーチンの実行によって達成され
る周辺コントローラｌのノンオペレーション状態は、イ
ンタフェースコントローラ５を介する図示しないホスト
プロセッサのアクセスによってストップフラグ１７がリ
セットされることにより解除可能とされる。即ち、この
ストップフラグ１７の内容（ストップフラグビット）は
マイクロアドレスコントローラ１３にも与えられていて
、ストップフラグ１７がリセットされると、マイクロア
ドレスコントローラ１３は、新たなコマンドフェッチル
ーチンのためのマイクロアドレスを生成する。

これにより、周辺コントローラ１は、コマンドの実行停
止状態から新たなコマンドを実行可能にされる。この場
合、コマンドブレークルーチンによって一旦ノンオペレ
ーション状態にされた周辺コントローラ１がラフ１−ウ
ェアデバッグ用コマンドを実行する必要がない場合には
、ライトファイフォに残っている正規のコマンドを継続
して実行可能とされる。一方、コマンドブレークルーチ
ンによって一旦ノンオペレーション状態にされた周辺コ
ントローラｌがソフトウェアデバッグ用コマンドを実行
する場合には、ライトファイフォ４のクリア処理後に図
示しないホストプロセッサから転送されるラフ１〜ウエ
アデバツグ用コマンドをフェッチして実行する。尚、コ
マンドブレーク状態において周辺コン１−〇−ラ］−が
ソフトウェアデバッグ用コマンドを実行する場合には、
ホストプロセッサは当該ソフトウェアデバッグ用コマン
ドが周辺コントローラ１で実行された後に、ライトファ
イフォ４のクリア処理でリードファイフォ３に内部転送
されている残りの正規コマンドをライトファイフ第４に
戻して当該正規コマンドを継続して実行可能とする。

次に本実施例の周辺コントローラ１におけるコマンドブ
レーク機構の動作を第４図のフローチャートをも参照し
ながら説明する。

以下の動作説明では周辺コントローラ１に着目して当該
コントローラＪを含むシステムのソフトウェアデバッグ
を行う場合にコマンドブレーク機構を利用するものとす
る。即ち、周辺コントローラ１に段階的にコマンドを実
行させ、コマンド実行に伴うエラー発生を適確に把握し
ながら当該周辺コントローラ１に着目したソフトウェア
デバッグを行おうとするときに利用する。この場合に、
この周辺コントローラ１によるシステム動作上正規のコ
マンド実行を任意に停止させるため、実行後に停止させ
たいコマンドに含まれるコマンドブレークビットＣＢＫ
を予め「１」に書き換えておく。更に、周辺コントロー
ラ１の正規コマンド実行停止中にこの周辺コントローラ
１のためのラフ１〜ウエアデバツグ用サブルーチンを図
示しないホストプロセッサが必要とする場合には当該サ
ブルーチンをホストプロセッサ側の正規のシステムプロ
グラムに予め付加しておく。

この状態で、調整されたシステムプログラムを図示しな
いホストプロセッサに実行させると、周辺コントローラ
１に必要とされるコマンド列はホストプロセッサの制御
に基づいてライトファイフ第４に供給される。周辺コン
トローラ１はそれ固有の内蔵制御アルゴリズムに従って
コマンドフェッチルーチンを実行しくステップＳ１）、
ライトファイフ第４に転送されている先頭コマンドをコ
マンドレジスタ９に転送して、当該コマンドに含まれる
先頭マイクロアドレスをマイクロアドレスレジスタ１０
に供給する。

このコマンドフェッチルーチンの実行により、周辺コン
トローラｊ−は、そのコマンドによって指定される先頭
マイクロアドレスから始まる一連のマイクロフローに分
岐し、所定の手順で順次マイクロ命令を読み出しながら
エグゼキューションユニット１４に対して演算制御など
を施しながら当該コマンドを実行する（ステップＳ２）
。コマンドの実行内容はそのコマンドの指定内容に応じ
て個々具体的に相違されるが、例えば外部から取り込ん
だデータの加工、内部で生成したデータの外部への出力
、さらには内部状態の判定結果に対する外部出力動作な
どとされる。

このようにして順次コマンドが実行されるとき、個々の
マイクロ命令系列の最後のマイクロ命令は、本実施例に
従えば、コマンドブレークビットＣＢＫによる分岐条件
の判定を指示する。この分岐条件判定指示が与えられる
と、マイクロアドレスコントローラ１３は、コマンドレ
ジスタ９から供給されているコマンドブレークピッｌ−
ＣＢ　Ｋの「１」、「Ｏ」に応じて当該分岐の可否を決
定し、これに応するマイクロアドレスを生成する（ステ
ップＳ３）。

すなわち、コマンドブレークビットＣＢＫがｒＯＪであ
る場合には、コマンドフェッチルーチンへの分岐先マイ
クロアドレスを生成し、これによって次のコマンドがラ
イトファイン第４からコマンドレジスタ９に転送されて
（ステップＳ４）、通常のコマンド実行動作が継続され
る。

一方、コマンドブレークビットＣＢＫが「１」である場
合には、コマンドブレークルーチンへの分岐先マイクロ
アドレスが生成され、コマンドブレークルーチンが実行
される（ステップＤｉ）。

本実施例に従えば、コマンドブレークルーチンへの分岐
先マイクロアドレスがマイクロアドレスレジスタ１０に
転送されると、先ず、ライトファイン第４に残っている
未実行のコマンドをリードファイフォ３に内部転送する
ためのマイクロステップが実行され、続いてマイクロア
ドレスコン１ヘローラ］３による新たなマイクロアドレ
ス生成を停止してノンオペレーションループを形成する
ためのマイクロステップが実行されると共に、ストップ
フラグ１７がセットされる。これにより、周辺コントロ
ーラ１は、コマンドブレークビットＣＢＫを「」」とす
るコマンドに続くシステム動作上正規の新たなコマンド
実行動作を停止するコマンドブレーク状態を達成する。

図示しないホストプロセッサは、ストップフラグ」−７
の状態を定期的に監視しており、そのセラ１〜状態を検
出すると割込みを許容し周辺コントローラ１のためのソ
フトウェアデバッグ用サブルーチンを実行して、コマン
ドブレーク状態に至るまでに周辺コントローラコ−が実
行した内容を確認可能に制御する（ステップＭｌ）。こ
のソフトウニアブバッグ用サブルーチンの実行に当って
は、周辺コントローラ１の種類や確認したい内容に応じ
て、周辺コントローラ１にソフトウェアデバッグ用コマ
ンドを実行させる場合と、させない場合とがある。

例えば、周辺コントローラ１が実行した内容を当該周辺
コントローラ１を含むローカル側の図示しないデイスプ
レィに表示させてその実行内容を確認可能に制御する場
合には、周辺コントローラ１にソフトウェアデバッグ用
コマンドを実行させるために周辺コントローラ１の動作
を再開する（ステップＤ２）。即ち、ホストプロセッサ
は、コマンドブレークルーチンでクリア処理されたライ
トファイン第４に、ソフトウェアデバッグ用コマンドを
転送すると共に、ストップフラグ１７をリセットして、
マイクロアドレスコントローラ１３にコマンドフェッチ
ルーチンへの分岐を指示する。これにより周辺コントロ
ーラ１はコマンドブレーク状態から新たなコマンドを実
行可能な状態にされ、所定のソフトウェアデバッグ用コ
マンドを実行する。このとき、図示しないホストプロセ
ッサは、ライトファイン第４のクリア処理でり−ドファ
イフォ３に内部転送されている残りの正規コマンドを、
ソフトウェアデバッグ用コマンドの後にライトファイン
第３に戻しておく。したがって、周辺コントローラ１は
、ソフトウェアデバッグ用コマンドを実行した後に、実
行中断した正規コマンド列の残りのコマンドをフェッチ
して（ステップＳ４）これを実行再開する。尚、ソフト
ウェアデバッグ用コマンドにもコマンドブレークビット
ＣＢＫをセットしておけば、ソフトウェアデバッグ用コ
マンドの実行終了後における正規コマンド実行再開タイ
ミングを任意に制御することができる。

周辺コントローラ１にソフトウェアデバッグ用コマンド
を実行させる必要がない場合には、ホス１−プロセッサ
は、ライトファイン第４のクリア処理でリードファイフ
第３に内部転送されている残りの正規コマンドをライト
ファイン第３に戻すと共に、ストップフラグ１７をリセ
ットして、マイクロアドレスコンＩ−ローラ］−３にコ
マンドフェッチルーチンへの分岐を指示する。これによ
り周辺コントローラ１は、コマンドブレーク状態によっ
て実行中断した正規コマンド列の残りのコマンドをフェ
ッチして（ステップＳ４）これを実行再開する。

上記実施例によれば以下の作用効果を得るものである。

（１）正規のシステムプログラムの所望コマンドに含ま
れるコマンドブレークピッ１−ＣＢＫを「１」に書き換
えておくことにより、当該コマンドが実行終了されると
、周辺コン１〜ローラ１はその内蔵制御アルゴリズムに
従ってコマンドブレークピッ１−ＣＢＫを判定条件とす
る分岐制御を行って自ら新たなコマンドを実行するため
の一連の内部動作を一旦休止制御することにより、ホス
トプロセッサ側のラフ１〜ウエアに大きく依存すること
なく且つ容易に、周辺コン１〜ローラ１のコマンド実行
を任意に停止させることができる。

（２）上記作用効果より、コマンドブレークビットＣＢ
Ｋの「コｊ／「０」の設定次第でコマンド列における任
意の位置でコマンド実行を停止制御することができるか
ら、周辺コントローラ１に段階的にコマンドを実行させ
、コマンド実行に伴うエラー発生を適確に把握しながら
当該周辺コン１〜ローラ１に着目したラフ１〜ウエアデ
バツグを行うような場合に、従来のように正規マント列
の組み替えやストップコマンドの挿入、さらにはコマン
ド転送プログラムの変更などシステムの正規プログラム
に対する複雑な変更を必要とせず、周辺コントローラ１
用ソフトウェアの変更を最小限に留めて周辺コン１ヘロ
ーラ］、に着目したソフトウェアデバッグを行うことが
できる。

（３）ホストプロセッサは、ストップフラグ１７を介す
ることにより周辺コントローラ１のコマンドブレーク状
態を自由に認識することができるから、周辺コントロー
ラ１のコマンドブレーク状態に対して即座に対応するこ
とができる。

（４）上記各作用効果より、ホストプロセッサは周辺コ
ン１〜ローラ］のコマンドブレーク状態を認識すること
によってソフトウェアデバッグ用ルーチンに分岐して周
辺コントローラ１のための各種ソフトウェアデバッグ処
理を行うことができるため、特別なシステム開発ツール
を必要とすることなく、ホストプロセッサ側の正規のシ
ステムプログラムにラフ１〜ウエアデバツグ用サブルー
チンを付加したりコマンドブレークビットＣＢＫを書き
換えたりするだけで、周辺コントローラに着目したソフ
トウェアデバッグを実機システムを利用して簡単に行う
ことができる。

以上本発明者によってなされた発明を実施例に基づいて
具体的に説明したが本発明はそれに限定されずその要旨
を逸脱しない範囲において種々変更することができる。

例えば、コマンドブレークルーチンへの分岐方式は、上
記実施例のようにコマンドブレークビットＣＢＫとネク
ス１へマイクロアドレスの所定１ビツトとの排他的論理
和の結果に従ってその分岐アドレスを形成する方式に限
定されず、マイクロプログラムにコマンドブレークルー
チンへの分岐先アドレスをも予め設定しておき、このコ
マンドブレークルーチンへの分岐先マイクアドレス又は
通常動作のためのマイクロアドレスの選択をコマンドブ
レークビットＣＢＫに従って行うようにしてもよい。ま
た、マイクロアドレスコントローラ１３によるネクスト
アドレスの生成方式や分岐アドレスの生成方式は上記実
施例の方式に限定されず適宜変更することができ、例え
ば、通常動作時におけるネクストマイクロアドレスの生
成は計数手段のインクリメン１〜又はディクリメントを
利用してもよい。更に、上記実施例ではコマンドブレー
クビットＣＢＫを１ビツトとして２方向分岐を行わせる
ようにしたが、分岐方向を増やすためのそのコマンドブ
レークビットのビット数を増やすことができる。

また、上記実施例ではコマンドブレークルーチー　ンへ
の分岐条件判定指示を各マイクロ命令系列の最後のマイ
クロ命令に含める場合について説明したが、各マイクロ
命令系列に共通に利用されるコマンドブレーク判定ルー
チンによってその指示を与えるようにしてもよい。

また、コマンドブレークルーチンの内容は上記実施例に
限定されず、例えばライトファイフォ４に対するクリア
処理を省略することもできるし、その処理を選択可能に
することもできる。上記実施例では、コマンドブレーク
ルーチンでライトファイフォ４のクリア処理を行ってラ
フ１〜ウエアデバツグ用コマンドを受付可能にしたが、
例えば、デイスプレィコントローラのようにコマンド実
行内容がデイスプレィを介して目視確認することができ
るものに対してはコマンド実行内容を確認するためのラ
フ１〜ウエアデバツグ用コマンドをあえて受付可能にし
なくてもよい。このような場合には、コマンドブレーク
ルーチンの内容に対するモード設定機構を設け、ライ１
−ファイフォクリア処理のような特定処理についてはそ
の動作の可否を選択できるようにすることが可能である
。ライトファイフォクリア処理を実施しない場合には、
周辺コントローラに処理を再開させるための制御は、ス
トップフラグ１７に対するリセット動作だけでよい。コ
マンドブレークルーチンの内容に対するモード切り換え
制御を行う場合には、そのモード切り換え手段としては
、モード切り換え設定用の記憶手段を内蔵する方式、さ
らには上記コマンドブレークビットの数を増やすなど適
宜の手段を採用することができる。尚、ライトファイフ
ォのクリア処理は、残りの正規コマンドをリードファイ
フォに転送する処理に限定されず、周辺コントローラの
目的とするソフトウェアデバッグ動作に従って適宜変更
可能である。

また、コマンドブレーク状態を外部に指示する手段は、
ストップフラグ］７に限定されず、ホストプロセッサな
どに割込み信号を供給する回路構成などに変更すること
ができる。

また、周辺コントローラの内蔵制御アルゴリズムはマイ
クロプログラムによって構成するものに限定されず、プ
ログラマブル・ロジック・アレイを用いるようなワイヤ
ードロジックに変更してもよい。さらに、周辺コン１−
ローラのコマンド取り込み機構はファイフォを備えた構
成に限定されなレ＼。

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である周辺コントローラに
着目したソフトウェアデバッグに適用した場合について
説明したが、本発明はそれに限定されず周辺コントロー
ラの処理とホストプロセッサの処理との間に順序関係を
必要とするような場合にその順序付けの手段としても広
く適用することができる。本発明は、少なくともマスタ
制御装置から供給されるコマンドを内蔵制御アルゴリズ
ムに従って実行する条件のものに適用することができる
。

〔発明の効果〕 本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記の通りである。

すなわち、所望コマンドに含めた所定の情報に　　゛基
づき、当該コマンド実行終了後に内部制御動作を切り換
え可能な制御手段の作用により、外部からの直接的な指
示を受けることなく自ら内部動作をコマンド実行停止状
態などに切り換え制御することができるという効果があ
り、この切り換え制御状態は指示手段を介して外部に与
えられることにより、外部ではその状態に対応した処理
を速やかに採ることができるという効果がある。したが
って、マスタ制御装置から与えられる所定コマンドを実
行した後に次のコマンド実行動作を自ら休止する制御を
、マスタ制御装置のソフトウェアに大きく依存すること
なく行うことができ、ひいては、スレーブ制御装置に着
目したソフトウェアデバッグの容易化、さらにはスレー
ブ制御装置の処理とマスタ制御装置の処理との間の順序
付は制御の容易化を達成することができるという効果が
ある。

【図面の簡単な説明】

第１図は本発明の一実施例である周辺コントローラのブ
ロック図、 □　第２図は周辺コントローラのためのコマンドフォー
マット説明図、 第３図はコマンドブレークルーチンへの分岐制御手順の
一例を概略的に示すブロック図、第４図は周辺コントロ
ーラにおけるコマンドブレーク機構の動作説明用フロー
チャートである。 １・・周辺コントローラ、２・・・インタフェースユニ
ッ１へ、３　・リードファイフォ、４・・・ライトファ
イフォ、６　・マイクロＲＯＭ、９　・コマンドレジス
タ、１０　・マイクロアドレスレジスタ、１１・・・マ
イクロインストラクションレジスタ、１２・・・マイク
ロイシス１〜ラクシヨンデコーダ、１３・・・マイクロ
アドレスコン１−ローラ、１４・・・エグゼキューショ
ンユニット、１６・・・ス１−ツブフラグ、ＣＢＫ・・
・コマンドブレークビット。 第　　２　図 ノー 第　　３　図 マイク’１３ＲθΔ 第４図 ７〉Ｙ・′フゴッチ −ｚ　〉）１〉ｒ’（＃　　　　　　　　５２”　　Ｂ
Ｋ＝ｆｒ　　　　ｓ３ ＨＱ

Claims (1)

1. 【特許請求の範囲】 １、マスタ制御装置から供給されるコマンドを内蔵制御
   アルゴリズムに従って実行するスレーブ制御装置におい
   て、所望コマンドに含めた所定の情報に基づき、当該コ
   マンド実行終了後に内部制御動作を切り換え可能な制御
   手段と、この制御手段によって切り換えられた内部状態
   を外部に与える指示手段とを備えるものであることを特
   徴とするスレーブ制御装置。 ２、上記制御手段は、所望のコマンドに含まれる所定の
   情報を、内蔵制御アルゴリズムに従って内部制御動作を
   分岐させる条件の１つとして判定し、その分岐条件の成
   立を検出することにより、新たなコマンド実行のための
   一連の内部動作を休止制御するようにされて成るもので
   あることを特徴とする特許請求の範囲第１項記載のスレ
   ーブ制御装置。 ３、上記制御手段は、外部の指示に基づいて内部動作の
   休止制御状態を解除可能にされて成るものであることを
   特徴とする特許請求の範囲第２項記載のスレーブ制御装
   置。 ４、上記内蔵制御アルゴリズムは、マスタ制御装置と非
   同期でコマンドを実行制御するものであることを特徴と
   する特許請求の範囲第１項乃至第３項の何れか１項記載
   のスレーブ制御装置。