JP2982875B2 - スレーブ制御装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマスタ制御装置から供給されるコマンドを内
蔵制御アルゴリズムに従って実行するスレーブ制御装置
に係り、例えばマスタ制御装置とは非同期で実行される
コマンドの実行停止もしくはコマンドブレーク制御、さ
らには周辺コントローラに着目したソフトウェアデバッ
グに適用した有効な技術に関するものである。 〔従来の技術〕 プロセッサを含むシステムにおいて、マスタ制御装置
のようなホストプロセッサからコマンドを受け取ってこ
れを実行するようにされて成るスレーブ制御装置として
周辺コントローラを含めることにより、マルチプロセッ
サ構成もしくはマルチタスキングを採用することができ
る。これにより、マスタ制御装置の負担軽減さらにはシ
ステム動作の効率向上を達成する。例えば、グラフィッ
クシステムにおいて、表示制御やフレームバッファに対
する描画制御をサポートするグラフィックコントローラ
を含めることにより、このグラフィックコントローラが
ホストプロセッサからコマンドを受け取ってこれを実行
しているとき、ホストプロセッサはその他の制御処理を
実行することができる。 ところで、プロセッサシステムのソフトウェアデバッ
グやシステム評価には、デバッグ対象システムのプログ
ラムを実際に実行させ、その実行軌跡を追うことによっ
てプログラムの誤りを見つけ出すようにしたシステム開
発ツールを利用することができる。このシステム開発ツ
ールが提供する機能は、ホストプロセッサのプログラム
に対する任意アドレスからの実行、指定条件成立後にお
けるホストプロセッサのプログラム実行停止、さらには
プログラム実行時における各種バス情報の追跡やこの追
跡内容の表示などとされる。特に、指定条件成立後にプ
ログラムの実行を停止させる所謂ブレークポイント制御
は、ホストプロセッサによるプログラム実行状態を中心
にした機能であり、ホストプロセッサに結合される各種
バス情報に基づいて所定事象の発生が検出されることに
よってホストプロセッサによるプログラムの実行を停止
させるものである。 一方システムのソフトウェアデバッグにおいては、所
望の周辺コントローラに着目してソフトウェアデバッグ
を行いたいという要請があるが、斯る要請に対してはホ
ストプロセッサを中心にソフトウェアデバッグを可能と
する従来のシステム開発ツールをそのまま利用すること
はできない。そこで、本発明者らは、周辺コントローラ
に着目したソフトウェアデバッグについて検討し、その
場合には、周辺コントローラに段階的にコマンドを実行
させて、コマンド実行に伴うエラー発生を適確に把握で
きるようにすることが必要であり、そのためには、周辺
コントローラによるコマンド実行を任意に停止させるこ
とができるようにしなければならないとの結論を導き出
した。 なお、エミュレータなどのシステム開発ツールにおけ
るブレークポイント制御について記載された文献の例と
しては昭和59年11月30日オーム社発行の「LSIハンドブ
ック」P562がある。 〔発明が解決しようとする問題点〕 しかしながら、周辺コントローラのようなスレーブ制
御装置は、マイクロプログラムによって構成されるよう
なそれ固有の制御アルゴリズムに従って個々のコマンド
を実行するが、コマンド実行時間はその処理内容によっ
て各別に異なっていて、例えばグラフィックコントロー
ラによって線を描画するときは、その線の太さや長さに
応じてコマンド実行時間が必要とされるから、周辺コン
トローラに着目してソフトウェアデバッグを行うとき、
当該周辺コントローラにおける個々のコマンド実行終了
タイミングを外部で適確に把握しながらコマンド実行動
作を外部の制御に基づいて所定タイミングで停止させる
制御は容易ではない。特に、ホストプロセッサによるコ
マンドやパラメータの転送に際してのオーバヘッドによ
るシステム動作効率の低下を防止するために予め必要な
コマンド列などを先入れ先出し形式のファイフォ（FIF
O）のようなバッファに予め取り込む形式のインタエェ
ースを採用する周辺コントローラでは、与えられたコマ
ンドを内部動作シーケンスに従って次々に実行するた
め、コマンド列の所定位置でコマド実行動作を停止させ
ることは一層困難とされ、これにより、周辺コントロー
ラに着目したソフトウェアデバッグでは、それ専用にホ
ストプロセッサのプログラムを大幅に変更して対応せざ
るを得なかった。例えば正規のプログラムに含まれる周
辺コントローラのためのコマンド列を分解して、特定コ
マンド以降のコマンドを転送しないようにしたり、所定
位置にストップコマンドを挿入するといった手段で対応
する。 しかしながら、このような対応では、コマンド列の分
解やストップコマンドの挿入などによってプログラムの
変更が極めて大きくなり、さらにはこのようにして変更
されたコマンド列の転送語数の変更によってコマンド転
送プログラム及びプログラム格納手段をも作り直さなけ
ればならず、その対応は容易ではなく、周辺コントロー
ラに着目したソフトウェアデバッグを著しく困難にする
原因にもなっていた。 本発明の目的は、所望のコマンドを実行した後にマス
タ制御装置の直接的な指示を得ることなく自らの内部制
御状態を規定し得るスレーブ制御装置を提供することに
ある。さらに別の目的は、外部から与えられる所望コマ
ンドを実行した後に次のコマンド実行動作を自ら停止す
る制御を、マスタ制御装置のための正規のプログラムに
大幅な変更をもたらすことなく行うことができ、それ自
体を中心とするソフトウェアデバッグの容易化に寄与す
ることができるスレーブ制御装置を提供することにあ
る。 本発明の前記並びにそのほかの目的と新規な特徴は、
本明細書の記述及び添付図面から明らかになるであろ
う。 〔問題点を解決するための手段〕 本願において開示される発明のうち代表的なものの概
要を簡単に説明すれば下記の通りである。 すなわち、スレーブ制御装置は、マスタ制御装置とイ
ンタフェースされる先入れ先出し形式のファイフォメモ
リと、マスタ制御装置が前記ファイフォメモリに書き込
んだコマンドを保持するコマンドレジスタと、マイクロ
命令アドレスを制御するマイクロアドレスコントローラ
と、コマンドレジスタに保持されたコマンドが保有する
マイクロ命令アドレス又は前記マイクロアドレスコント
ローラから出力されるマイクロ命令アドレスによってア
クセスされるマイクロROMとを供え、このマイクロROMか
ら読出されるマイクロ命令を解読して内部を制御する。
このとき、前記コマンドレジスタは前記コマンドに含ま
れるコマンドブレーク情報を保持する記憶領域をする。
そして、前記マイクロアドレスコントローラは、前記コ
マンドブレーク情報が第１の状態のときは、当該コマン
ドの実行終了後に新たなコマンドを前記ファイフォメモ
リからコマンドレジスタに保持するためのマイクロアド
レスを生成してマイクロROMに与え、前記コマンドブレ
ーク情報が第２の状態のときは、当該コマンドの実行終
了後に新たなコマンドを前記ファイフォメモリからコマ
ンドレジスタに保持するためのマイクロアドレスの生成
を抑止すると共に、この抑止状態をマスタ制御装置に通
知するためのフラグ手段をセット状態に制御し、また、
マスタ制御装置による前記フラグ手段のリセット状態に
呼応して前記抑止状態を解除するものとされる。 〔作 用〕 上記した手段によれば、スレーブ制御装置に着目した
ソフトウェアデバッグに際して、マスタ制御装置のため
の正規プログラムの所望コマンドに含まれるコマンドブ
レーク情報を第２の状態に書き換えておくことにより、
当該コマンドがそのコマンドコードに従ってスレーブ制
御装置で実行終了されると、スレーブ制御装置はその内
蔵アルゴリズムに従い、コマンドレジスタに新たなコマ
ンドを取り込むための制御を抑止し、この抑止状態を、
外部に与える。外部のマスト制御装置は、この抑止状態
を認識し、必要に応じてスレーブ制御装置のためのデバ
ッグ用ルーチンに分岐するなどして、前記抑止状態に至
るまでのスレーブ制御装置の実行内容を確認可能にした
りするためのデバッグ用コマンドをファイフォメモリに
書込み、且つ、前記抑止状態を解除する。これにより、
スレーブ制御装置は、デバッグ用コマンドを実行するこ
とができる。 したがって、スレーブ制御装置が、マスタ制御装置か
ら与えられた所定のコマンドを実行した後に、スレーブ
制御装置を休止させる制御を、マスタ制御装置のための
正規プログラムに大幅な変更をもたらすことなく行うこ
とを可能にして、スレーブ制御装置に着目したソフトウ
ェアデバッグの容易化を達成するものである。 〔実施例〕 第１図は本発明の一実施例である周辺コントローラの
ブロック図である。 第１図の周辺コントローラ１は、マイクロコンピュー
タシステムもしくはマイクロプロセッサシステムに適用
されるもので、グラフィックディスプレイコントロー
ラ、ディスク用コントローラ、コミュニケーション用コ
ントローラ、ダイレクトメモリアクセスコントローラな
どとされ、図示しないマスタ制御装置としてのホストプ
ロセッサから受け取ったコマンドを内蔵制御アルゴリズ
ムに従って実行する。この周辺コントローラ１は、公知
の半導体集積回路製造技術によって１つの半導体基板に
形成され、或いはその他周辺コントローラや周辺回路と
共に、さらにはホストプロセッサと共に同一半導体基板
に形成することも可能である。 本実施例の周辺コントローラ１は、特に制限されない
が、図示しないホストプロセッサとデータバスDBUSなど
を介して接続されるインタフェースユニット２に、リー
ドファイフォ３及びライトファイフォ４を備える。リー
ドファイフォ３及びライトファイフォ４は、特に制限さ
れないが、ランダム・アクセス・メモリを主体とするよ
うな所謂先入れ先出し形式のファイフォメモリによって
構成される。上記ライトファイフォ４は、図示しないホ
ストプロセッサから供給されるコマンド列、パラメー
タ、さらに、その他各種データの系列を供給順に格納し
てその順番で内部に与え得るようになっている。リード
ファイフォ３は、内部で処理したデータなどを外部に与
えるために順番に格納しその順で外部に出力し得るよう
になっている。 上記インタフェースユニット２の制御は、コントロー
ルバスCBUSを介して図示しないホストプロセッサに結合
されるインタフェースコントローラ５が行う。このイン
タフェースコントローラ５は、データバスDBUSからライ
トファイフォ４へのデータやコマンドの転送制御を行
い、また、リードファイフォ３からデータバスDBUSへの
データ転送制御を行う。このデータ転送装置に際してイ
ンタフェースユニット２は、リードファイフォ３及びラ
イトファイフォ４における夫々のエンプティ／フルとい
ったデータ保持状態やデータ転送完了などのステータス
信号をインタフェースコントローラ５に与え、このイン
タフェースコントローラ５はそのステータス信号をモデ
ィファイして図示しないホストプロセッサに返してデー
タやコマンドのやりとりのためのハンドシェーク制御を
行う。尚、リードファイフォ３のデータ入力制御ならび
にライトファイフォ４のデータ出力制御は周辺コントロ
ーラ固有の制御アルゴリズムに従って行われる。 本実施例の周辺コントローラ１は、特に制限されない
が、図示しないホストプロセッサから与えられるコマン
ドを実行するための固有の制御アルゴリズムをマイクロ
プログラムによって構成する。このマイクロプログラム
は、マイクロROM（リード・オンリ・メモリ）６に格納
されたマイクロ命令群によって構成され、個々のマイク
ロ命令は、１個以上のマイクロ操作情報、マイクロ命令
系列の順序制御を行うためのネクストマイクロアドレス
などのアドレス情報、マイクロ命令の必要に応じて定数
情報やタイミング制御のための時間情報などを含んでい
る。 ライトファイフォ４に蓄えられているコマンドはファ
イフォバッファ７及びゲート８を介してコマンドレジス
タ９にフェッチされ、特に制限されないが、フェッチさ
れたコマンドのアドレスフィールドに含まれている先頭
マイクロアドレスはマイクロアドレスレジスタ10に供給
される。上記マイクロROM6はマイクロアドレスレジスタ
10から出力されるアドレス信号に対応して所定のマイク
ロ命令を読み出し、マイクロROM6から読み出されたマイ
クロ命令はマイクロインストラクションレジスタ11に供
給される。このマイクロ命令はマイクロインストラクシ
ョンデコーダ12で解読され、これにより内部動作制御の
ための各種制御信号が生成される。所定のマイクロ命令
系列の２番目以降のマイクロアドレスや分岐アドレス、
さらにはコマンドフェッチルーチンやその他所定ルーチ
ンの先頭マイクロアドレスは、特に制限されないが、マ
イクロアドレスコントローラ13が生成する。即ち、この
マイクロアドレスコントローラ13は、マイクロ命令のネ
クストアドレスフィールドに含まれるマイクロアドレス
情報をマイクロアドレスレジスタ10に与え、また、分岐
条件の判定が指示される場合には所定の分岐条件成立を
検出することによりマイクロ命令のネクストアドレスフ
ィールドに含まれるマイクロアドレス情報に代えて分岐
先マイクロアドレスを生成して、これをマイクロアドレ
スレジスタ10に与える。更に図示しないホストプロセッ
サの指示などに基づいてコマンドフェッチルーチンなど
の先頭マイクロアドレスを生成してマイクロアドレスレ
ジスタ10に与える。 第１図において14は算術論理演算装置や各種レジスタ
を備えて成るエグゼキューションユニットであり、マイ
クロインストラクションデコーダ12の出力制御信号に基
づいてコマンドを実行する。コマンド実行に必要なオペ
ランドやパラメータなどはライトファイフォ４からファ
イフォバッファ７及びゲート８を介して与えられる。コ
マンドの実行によって得られた情報はゲート８及びファ
イフォバッファ７を介してリードファイフォ３に与えら
れ、或いは図示されていないローカル側インタフェース
ユニットを介してローカルバスに与えられる。 本実施例の周辺コントローラは、図示しないホストプ
ロセッサから与えられるコマンドの所定情報ビットのプ
ログラム状態に基づいて当該コマンド実行後にこれに続
く新たなコマンド実行のための一連の内部動作を一旦休
止制御するコマンドブレーク機構を備え、以下このコマ
ンドブレーク機構を詳細に説明する。 先ず、本実施例の周辺コントローラ１に供給されるコ
マンドのフォーマットは、特に制限されないが、第２図
に示されるように、その上位側フィールドCOMCはコマン
ドの種類を指定するためのコードが格納され、下位側フ
ィールドCOMDにはコマンド実行に必要なその他の属性コ
ードが配置され、特にその最下位１ビットはコマンドブ
レークビットCBKとされる。このコマンドブレークビッ
トCBKは、得に制限されないが、周辺コントローラ１に
おける各種分岐制御のための１つの判定条件とされる。
このコマンドブレークビットCBKは、そのビット「１」
により、当該ビット「１」を含むコマンドに続く新たな
コマンド実行に必要な一連の内部動作を休止制御するた
めのコマンドブレークルーチンへの分岐を指示する。ま
た、ビット「０」は上記コマンドブレークルーチンへの
分岐を指示せず、マイクロインストラクションレジスタ
11から供給されるネクストマイクロアドレスに従う通常
制御動作を指示する。 上記コマンドブレークビットCBKは、特に制限されな
いが、コマンドレジスタ９を介して直接マイクロアドレ
スコントローラ13に供給される。本実施例に従えばこの
コマンドブレークビットCBKは、これを含むコマンドが
実行終了されるまで当該コマンドと共にコマンドレジス
タ９に保持されている。マイクロアドレスコントローラ
13は、マイクロプログラム制御に従ってコマンドブレー
クビットCBKによる分岐条件の判定が指示される。この
指示は、特に制限されないが、各種コマンド実行に必要
とされる個々のマイクロ命令系列の最後のマイクロ命令
によって指示されるようになっている。マイクロアドレ
スコントローラ13は、この分岐条件判定指示が与えられ
ると、当該コマンドブレークビットCBKの「１」，
「０」に応じて当該分岐の可否を決定し、これに応ずる
マイクロアドレスを生成してマイクロアドレスレジスタ
10に転送する。 第３図は上記コマンドブレークルーチンへの分岐制御
手順を概略的に示すブロック図である。マイクロインス
トラクションレジスタ11に所定のマイクロ命令がラッチ
されると、それに含まれる所定の制御情報CONTがマイク
ロインストラクションデコーダ12に与えられる。このマ
イクロ命令の制御内容に、コマンドブレークビットCBK
による分岐条件の判定指示が含まれている場合、当該マ
イクロ命令によって制御されるマイクロアドレスコント
ローラ13は、各種分岐のための判定条件が与えられてい
るマルチプレクサ15に対してその判定条件の１つである
コマンドブレークビットCBKの出力を指示する。このよ
うにして選択されたコマンドブレークビットCBKは、特
に制限されないが、演算器16によりそのときのマイクロ
命令に含まれるネクストマイクロアドレス情報NMADRの
所定１ビットと排他的論理和が採られ、その結果が次に
処理すべきマイクロ命令系列の先頭マイクロアドレスと
されてマイクロアドレスレジスタ10に供給される。この
ときコマンドブレークビットCBKが「１」にされている
と、上記マイクロ命令に含まれるネクストマイクロアド
レス情報NMADRの所定１ビットは反転され、このように
して得られらマイクロアドレス情報はコマンドブレーク
ルーチンへの分岐先マイクロアドレスとされるようにな
っている。また、このときコマンドブレークビットCBK
が「０」にされていると、上記マイクロ命令に含まれる
ネクストマイクロアドレス情報NMADRの所定１ビットは
反転されずにそのままとされ、これによって、当該マイ
クロ命令が指示する次のマイクロ命令系列例えば新たな
コマンドフェッチルーチンへの分岐先マイクロアドレス
を指定して通常動作を継続可能とする。 したがって、周辺コントローラ１に段階的にコマンド
を実行させ、コマンド実行に伴うエラー発生を適確に把
握しながら当該周辺コントローラ１に着目したソフトウ
ェアデバッグを行うような場合に、この周辺コントロー
ラ１によるシステム動作上正規のコマンド実行を任意に
停止させるには、実行終了後に停止させたいコマンドに
含まれるコマンドブレークビットCBKを「１」に書き換
えればよく、正規コマンドの組み替え、ストップコマン
ドの挿入、さらにはコマンド転送プログラムの変更など
システムの正規プログラムに対する複雑な変更を要しな
い。 上記コマンドブレークルーチンは、特に制限されない
が、新たなコマンドの実行を停止させるためにマイクロ
プログラム制御を実質的にノンオペレーションとするた
めの制御手順を含み、例えばマイクロアドレスコントロ
ーラ13による新たなマイクロアドレス生成を停止してノ
ンオペレーションループを形成するためのマイクロステ
ップを含んで構成される。 また、この状態を図示しないホストプロセッサに指示
するための制御手順を含む。例えば、フリップフロップ
によって構成されるようなストップフラグ17をセットす
るためのマイクロステップを含む。ストップフラグ17の
状態は、図示しないホストプロセッサの制御を受けるイ
ンタフェースコントローラ５を介してホストプロセッサ
により自由にアクセスされる。これにより、図示しない
ホストプロセッサは、周辺コントローラ１のコマンドブ
レーク状態を認識することができる。図示しないホスト
プロセッサは、特に制限されないが、ストップフラグ17
の状態を所定のタイミングで監視し、このセット状態を
検出すると割込みを許容し、周辺コントローラ１のため
のソフトウェアデバッグ用サブルーチンを実行する。こ
のソフトウェアデバッグ用サブルーチンは、周辺コント
ローラ１に着目したソフトウェアデバッグのために正規
のシステムプログラムに特別に付加されるものであり、
例えば、ブレークポイント状態にされる周辺コントロー
ラ１が実行した処理内容を当該周辺コントローラ１が含
まれるローカル側の図示しないディスプレイなどに表示
させてその実行内容を確認可能とするような場合に必要
とされる。但しこのようなサブルーチンは、周辺コント
ローラにおけるソフトウェアデバッグの目的とする動作
（即ち確認すべき処理内容）や、ソフトウェアデバッグ
対象システムの構成に応じて適宜の内容とされる。 更に、システムプログラム上正規のコマンドを実行停
止中に周辺コントローラ１にソフトウェアデバッグ用コ
マンドを実行させるような場合のために、コマンドブレ
ークルーチンは、コマンドブレーク時にライトファイフ
ォ４に残っている正規コマンドをクリアするためのマイ
クロステップを含めて構成することができる。即ち、ラ
イトファイフォ４に残っている正規コマンドをファイフ
ォバッファ７からリードファイフォ３に内部転送する。
これにより、周辺コントローラ１は、ホストプロセッサ
による上記ソフトウェアデバッグ用サブルーチンの実行
に必要な特定コマンドを次にフェッチし得る状態にされ
る。コマンドブレークルーチンに付帯するこのようなラ
イトファイフォクリア処理は、周辺コントローラの機能
や周辺コントローラに対するソフトウェアデバッグの内
容に応じて必要とされる。尚、コマンドブレークルーチ
ンにおけるこのライトファイフォクリア処理を選択可能
にするには、コマンドブレークルーチンに複数の動作モ
ードを用意しておき、これをホストプロセッサの指示も
しくはコマンドブレークビットCBKのビット数を増やし
て選択し得るように構成することもできる。 上記コマンドブレークルーチンの実行によって達成さ
れる周辺コントローラ１のノンオペレーション状態は、
インタフェースコントローラ５を介する図示しないホス
トプロセッサのアクセスによってストップフラグ17がリ
セットされることにより解除可能とされる。即ち、この
ストップフラグ17の内容（ストップフラグビット）はマ
イクロアドレスコントローラ13にも与えられていて、ス
トップフラグ17がリセットされると、マイクロアドレス
コントローラ13は、新たなコマンドフェッチルーチンの
ためのマイクロアドレスを生成する。 これにより、周辺コントローラ１は、コマンドの実行
停止状態から新たなコマンドを実行可能にされる。この
場合、コマンドブレークルーチンによって一旦ノンオペ
レーション状態にされた周辺コントローラ１がソフトウ
ェアデバッグ用コマンドを実行する必要がない場合に
は、ライトファイフォに残っている正規のコマンドを継
続して実行可能とされる。一方、コマンドブレークルー
チンによって一旦ノンオペレーション状態にされた周辺
コントローラ１がソフトウェアデバッグ用コマンドを実
行する場合には、ライトファイフォ４のクリア処理後に
図示しないホストプロセッサから転送されるソフトウェ
アデバッグ用コマンドをフェッチして実行する。尚、コ
マンドブレーク状態において周辺コントローラ１がソフ
トウェアデバッグ用コマンドを実行する場合には、ホス
トプロセッサは当該ソフトウェアデバッグ用コマンドが
周辺コントローラ１で実行された後に、ライトファイフ
ォ４のクリア処理でリードファイフォ３に内部転送され
ている残りの正規コマンドをライトファイフォ４に戻し
て当該正規コマンドを継続して実行可能とする。 次に本実施例の周辺コントローラ１におけるコマンド
ブレーク機構の動作を第４図のフローチャートをも参照
しながら説明する。 以下の動作説明では周辺コントローラ１に着目して当
該コントローラ１を含むシステムのソフトウェアデバッ
グを行う場合にコマンドブレーク機構を利用するものと
する。即ち、周辺コントローラ１に段階的にコマンドを
実行させ、コマンド実行に伴うエラー発生を適確に把握
しながら当該周辺コントローラ１に着目したソフトウェ
アデバッグも行おうとするときに利用する。この場合
に、この周辺コントローラ１によるシステム動作上正規
のコマンド実行を任意に停止させるため、実行後に停止
させたいコマンドに含まれるコマンドブレークビットCB
Kを予め「１」に書き換えておく。更に、周辺コントロ
ーラ１の正規コマンド実行停止中にこの周辺コントロー
ラ１のためのソフトウェアデバッグ用サブルーチンを図
示しないホストプロセッサが必要とする場合には当該サ
ブルーチンをホストプロセッサ側の正規のシステムプロ
グラムに予め付加しておく。 この状態で、調整されたシステムプログラムを図示し
ないホストプロセッサに実行させると、周辺コントロー
ラ１に必要とされるコマンド列はホストプロセッサの制
御に基づいてライトファイフォ４に供給される。周辺コ
ントローラ１はそれ固有の内蔵制御アルゴリズムに従っ
てコマンドフェッチルーチンを実行し（ステップS1）、
ライトファイフォ４に転送されている先頭コマンドをコ
マンドレジスタ９に転送して、当該コマンドに含まれる
先頭マイクロアドレスをマイクロアドレスレジスタ10に
供給する。 このコマンドフェッチルーチンの実行により、周辺コ
ントローラ１は、そのコマンドによつて指定される先頭
マイクロアドレスから始まる一連のマイクロフローに分
岐し、所定の手順で順次マイクロ命令を読み出しながら
エグゼキューションユニット14に対して演算制御などを
施しながら当該コマンドを実行する（ステップS2）。コ
マンドの実行内容はそのコマンドの指定内容に応じて個
々具体的に相違されるが、例えば外部から取り込んだデ
ータの加工、内容で生成したデータの外部への出力、さ
らには内部状態の判定結果に対する外部出力動作などと
される。 このようにして順次コマンドが実行されるとき、個々
のマイクロ命令系列の最後のマイクロ命令は、本実施例
に従えば、コマンドブレークビットCBKによる分岐条件
の判定を指示する。この分岐条件判定指示が与えられる
と、マイクロアドレスコントローラ13は、コマンドレジ
スタ９から供給されているコマンドブレークビットCBK
の「１」，「０」に応じて当該分岐の可否を決定し、こ
れに応ずるマイクロアドレスを生成する（ステップS
3）。 すなわち、コマンドブレークビットCBKが「０」であ
る場合には、コマンドフェッチルーチンへの分岐先マイ
クロアドレスを生成し、これによって次のコマンドがラ
イトファイフォ４からコマンドレジスタ９に転送されて
（ステップS4）、通常のコマンド実行動作が継続され
る。 一方、コマンドブレークビットCBKが「１」である場
合には、コマンドブレークルーチンへの分岐先マイクロ
アドレスが生成され、コマンドブレークルーチンが実行
される（ステップD1）。本実施例に従えば、コマンドブ
レークルーチンへの分岐先マイクロアドレスがマイクロ
アドレスレジスタ10に転送されると、先ず、ライトファ
イフォ４に残っている未実行のコマンドをリードファイ
フォ３に内部転送するためのマイクロステップが実行さ
れ、続いてマイクロアドレスコントローラ13による新た
なマイクロアドレス生成を停止してノンオペレーション
ループを形成するためのマイクロステップが実行される
と共に、ストップフラグ17がセットされる。これによ
り、周辺コントローラ１は、コマンドブレークビットCB
Kを「１」とするコマンドに続くシステム動作上正規の
新たなコマンド実行動作を停止するコマンドブレーク状
態を達成する。 図示しないホストプロセッサは、ストップフラグ17の
状態を定期的に監視しており、そのセット状態を検出す
ると割込みを許容し周辺コントローラ１のためのソフト
ウェアデバッグ用サブルーチンを実行して、コマンドブ
レーク状態に至るまでに周辺コントローラ１が実行した
内容を確認可能に制御する（ステップM1）。このソフト
ウェアデバッグ用サブルーチンの実行に当っては、周辺
コントローラ１の種類や確認したい内容に応じて、周辺
コントローラ１にソフトウェアデバッグ用コマンドを実
行させる場合と、させない場合とがある。 例えば、周辺コントローラ１が実行した内容を当該周
辺コントローラ１を含むローカル側の図示しないディス
プレイに表示させてその実行内容を確認可能に制御する
場合には、周辺コントローラ１にソフトウェアデバッグ
用コマンドを実行させるために周辺コントローラ１の動
作を再開する（ステップD2）。即ち、ホストプロセッサ
は、コマンドブレークルーチンでクリア処理されたライ
トファイフォ４に、ソフトウェアデバッグ用コマンドを
転送すると共に、ストップフラグ17をリセットして、マ
イクロアドレスコントローラ13にコマンドフェッチルー
チンへの分岐を指示する。これにより周辺コントローラ
１はコマンドブレーク状態から新たなコマンドを実行可
能な状態にされ、所定のソフトウェアデバッグ用コマン
ドを実行する。このとき、図示しないホストプロセッサ
は、ライトファイフォ４のクリア処理でリードファイフ
ォ３に内部転送されている残りの正規コマンドを、ソフ
トウェアデバッグ用コマンドの後にライトファイフォ３
に戻しておく。したがって、周辺コントローラ１は、ソ
フトウェアデバッグ用コマンドを実行した後に、実行中
断した正規コマンド例の残りのコマンドをフェッチして
（ステップS4）これを実行再開する。尚、ソフトウェア
デバッグ用コマンドにもコマンドブレークビットCBKを
セットしておけば、ソフトウェアデバッグ用コマンドの
実行終了後における正規コマンド実行再開タイミングを
任意に制御することができる。 周辺コントローラ１にソフトウェアデバッグ用コマン
ドを実行させる必要がない場合には、ホストプロセッサ
は、ライトファイフォ４のクリア処理でリードファイフ
ォ３に内部転送されている残りの正規コマンドをライト
ファイフォ３に戻すと共に、ストップフラグ17をリセッ
トして、マイクロアドレスコントローラ13にコマンドフ
ェッチルーチンへの分岐を指示する。これにより周辺コ
ントローラ１は、コマンドブレーク状態によって実行中
断した正規コマンド列の残りのコマンドをフェッチして
（ステップS4）これを実行再開する。 上記実施例によれば以下の作用効果を得るものであ
る。 （１）正規のシステムプログラムの所望コマンドに含ま
れるコマンドブレークビットCBKを「１」に書き換えて
おくことにより、当該コマンドが実行終了されると、周
辺コントローラ１はその内蔵制御アルゴリズムに従って
コマンドブレークビットCBKを判定条件とする分岐制御
を行って自ら新たなコマンドを実行するための一連の内
部動作を一旦休止制御することにより、ホストプロセッ
サ側のソフトウェアに大きく依存することなく且つ容易
に、周辺コントローラ１のコマンド実行を任意に停止さ
せることができる。 （２）上記作用効果より、コマンドブレークビットCBK
の「１」／「０」の設定次第でコマンド列における任意
の位置でコマンド実行を停止制御することができるか
ら、周辺コントローラ１に段階的にコマンドを実行さ
せ、コマンド実行に伴うエラー発生を適確に把握しなが
ら当該周辺コントローラ１に着目したソフトウェアデバ
ッグを行うような場合に、従来のように正規マンド列の
組み替えやストップコマンドの挿入、さらにはコマンド
転送プログラムの変更などシステムの正規プログラムに
対する複雑な変更を必要とせず、周辺コントローラ１用
ソフトウェアの変更を最小限に留めて周辺コントローラ
１に着目したソフトウェアデバッグを行うことができ
る。 （３）ホストプロセッサは、ストップフラグ17を介する
ことにより周辺コントローラ１のコマンドブレーク状態
を自由に認識することができるから、周辺コントローラ
１のコマンドブレーク状態に対して即座に対応すること
ができる。 （４）上記各作用効果より、ホストプロセッサは周辺コ
ントローラ１のコマンドブレーク状態を認識することに
よってソウトウェアデバッグ用ルーチンに分岐して周辺
コントローラ１のための各種ソフトウェアデバッグ処理
を行うことができるため、特別なシステム開発ツールを
必要とすることなく、ホストプロセッサ側の正規のシス
テムプログラムにソフトウェアデバッグ用サブルーチン
を付加したりコマンドブレークビットCBKを書き換えた
りするだけで、周辺コントローラに着目したソフトウェ
アデバッグを実機システムを利用して簡単に行うことが
できる。 以上本発明者によってなされた発明を実施例に基づい
て具体的に説明したが本発明はそれに限定されずその要
旨を逸脱しない範囲において種々変更することができ
る。 例えば、コマンドブレークルーチンへの分岐方式は、
上記実施例のようにコマンドブレークビットCBKとネク
ストマイクロアドレスの所定１ビットとの排他的論理和
の結果に従ってその分岐アドレスを形成する方式に限定
されず、マイクロプログラムにコマンドブレークルーチ
ンへの分岐先アドレスをも予め設定しておき、このコマ
ンドブレークルーチンへの分岐先マイクロアドレス又は
通常動作のためのマイクロアドレスの選択をコマンドブ
レークビットCBKに従って行うようにしてもよい。ま
た、マイクロアドレスコントローラ13によるネクストア
ドレスの生成方式や分岐アドレスの生成方式は上記実施
例の方式に限定されず適宜変更することができ、例え
ば、通常動作時におけるネクストマイクロアドレスの生
成は計数手段のインクリメント又はディクリメントを利
用してもよい。更に、上記実施例ではコマンドブレーク
ビットCBKを１ビットとして２方向分岐を行わせるよう
にしたが、分岐方向を増やすためのそのコマンドブレー
クビットのビット数を増やすことができる。 また、上記実施例ではコマンドブレークルーチンへの
分岐条件判定指示を各マイクロ命令系列の最後のマイク
ロ命令に含める場合について説明したが、各マイクロ命
令系列に共通に利用されるコマンドブレーク判定ルーチ
ンによってその指示を与えるようにしてもよい。 また、コマンドブレークルーチンの内容は上記実施例
に限定されず、例えばライトファイフォ４に対するクリ
ア処理を省略することもできるし、その処理を選択可能
にすることもできる。上記実施例では、コマンドブレー
クルーチンでライトファイフォ４のクリア処理を行って
ソフトウェアデバッグ用コマンドを受付可能にしたが、
例えば、ディスプレイコントローラのようにコマンド実
行内容がディスプレイを介して目視確認することができ
るものに対してはコマンド実行内容を確認するためのソ
フトウェアデバッグ用コマンドをあえて受付可能にしな
くてもよい。このような場合には、コマンドブレークル
ーチンの内容に対するモード設定機構を設け、ライトフ
ァイフォクリア処理のような特定処理についてはその動
作の可否を選択できるようにすることが可能である。ラ
イトファイフォクリア処理を実行しない場合には、周辺
コントローラに処理を再開させるための制御は、ストッ
プフラグ17に対するリセット動作だけでよい。コマンド
ブレークルーチンの内容に対するモード切り換え制御を
行う場合には、そのモード切り換え手段としては、モー
ド切り換え設定用の記憶手段を内蔵する方式、さらには
上記コマンドブレークビットの数を増やすなど適宜の手
段を採用することができる。尚、ライトファイフォのク
リア処理は、残りの正規コマンドをリードファイフォに
転送する処理に限定されず、周辺コントローラの目的と
するソフトウェアデバッグ動作に従って適宜変更可能で
ある。 また、コマンドブレーク状態を外部に指示する手段
は、ストップフラグ17に限定されず、ホストプロセッサ
などに割込み信号を提供する回路構成などに変更するこ
とができる。 また、周辺コントローラの内蔵制御アルゴリズムはマ
イクロプログラムによって構成するものに限定されず、
プログラマブル・ロジック・アレイを用いるようなワイ
ヤードロジックに変更してもよい。 以上の説明では主として本発明者によってなされた発
明をその背景となった利用分野である周辺コントローラ
に着目したソフトウェアデバッグに適用した場合につい
て説明したが、本発明はそれに限定されず周辺コントロ
ーラの処理とホストプロセッサの処理との間に順序関係
を必要とするような場合にその順序付けの手段としても
広く適用することができる。本発明は、少なくともマス
タ制御装置から供給されるコマンドを内蔵制御アルゴリ
ズムに従って実行する条件のものに適用することができ
る。 〔発明の効果〕 本願において開示される発明のうち代表的なものによ
って得られる効果を簡単に説明すれば下記の通りであ
る。 すなわち、スレーブ制御装置は、コマンドに含まれる
コマンドブレーク情報の状態に応じて、当該コマンドの
実行終了後に新たなコマンドをコマンドレジスタに取り
込むのを抑止するから、外部からの直接的な指示を受け
ることなく、自らのコマンド実行動作に従って、次のコ
マンドの実行を一時的に休止することができるという効
果があり、そのコマンド実行の一時休止状態は外部に与
えられることにより、外部のマスタ制御装置は、その休
止状態に続けて、スレーブ制御装置に実行させたいデバ
ッグ用のコマンドなどをスレーブ制御装置に設定するこ
とができる。したがって、マスタ制御装置から与えられ
る所定コマンドを実行した後に次のコマンド実行動作を
自ら休止する制御を、マスタ制御装置のソフトウェアに
大きく依存することなく行うことができ、ひいては、ス
レーブ制御装置に着目したソフトウェアデバッグの容易
化、さらにはスレーブ制御装置の処理とマスタ制御装置
の処理との間の順序付け制御の容易化を達成することが
できるという効果がある。

【図面の簡単な説明】 第１図は本発明の一実施例である周辺コントローラのブ
ロック図、 第２図は周辺コントローラのためのコマンドフォーマッ
ト説明図、 第３図はコマンドブレークルーチンへの分岐制御手順の
一例を概略的に示すブロック図、 第４図は周辺コントローラにおけるコマンドブレーク機
構の動作説明用フローチャートである。 １……周辺コントローラ、２……インタフェースユニッ
ト、３……リードファイフォ、４……ライトファイフ
ォ、６……マイクロROM、９……コマンドレジスタ、10
……マイクロアドレスレジスタ、11……マイクロインス
トラクションレジスタ、12……マイクロインストラクシ
ョンデコーダ、13……マイクロアドレスコントローラ、
14……エグゼキューションユニット、16……ストップフ
ラグ、CBK……コマンドブレークビット。

フロントページの続き (72)発明者 佐藤 潤 東京都小平市上水本町1450番地 株式会 社日立製作所武蔵工場内 (72)発明者 松尾 茂 茨城県日立市久慈町4026番地 株式会社 日立製作所日立研究所内 (56)参考文献 特開 昭60−229141（ＪＰ，Ａ) 特開 昭60−230246（ＪＰ，Ａ) 特開 昭53−61944（ＪＰ，Ａ) 特開 昭62−274456（ＪＰ，Ａ) 特開 昭62−298841（ＪＰ，Ａ)

Claims (1)

1. (57)【特許請求の範囲】 １．マスタ制御装置とインタフェースされ、情報の出し
   入れを先入れ先出し形式で行い前記マスタ制御装置との
   間での情報の出し入れは前記マスタ制御装置からの指示
   に基づいて行なわれるファイフォメモリと、前記マスタ
   制御装置が前記ファイフォメモリに書き込んだコマンド
   を保持するコマンドレジスタとを備え、前記コマンドレ
   ジスタに保持されたコマンドを実行して制御動作を行な
   うスレーブ制御装置であって、 前記コマンドレジスタは前記コマンドに含まれるコマン
   ドブレーク情報を保持する記憶領域を有し、 前記記憶領域に保持されたコマンドブレーク情報が第１
   状態のときは、当該コマンドブレーク情報を有するコマ
   ンドの実行終了後に新たなコマンドを実行する制御を行
   ない、前記記憶領域に保持されたコマンドブレーク情報
   が第２の状態のときは、当該コマンドブレーク情報を有
   するコマンドの実行終了後に新たなコマンドの実行動作
   を抑止する制御を行なうと共に、この抑止状態を前記マ
   スタ制御装置に通知するためのフラグ手段をセット状態
   に制御し、また、前記マスタ制御装置による前記フラグ
   手段のリセット状態に呼応して前記抑止状態を解除する
   制御手段を備えて成るものであることを特徴とするスレ
   ーブ制御装置。 ２．前記制御手段は、マイクロ命令アドレスを制御する
   マイクロアドレスコントローラと、前記コマンドレジス
   タに保持されたコマンドに基づいて指定されたマイクロ
   命令アドレス又はマイクロアドレスコントローラから出
   力されるマイクロ命令アドレスによってアクセスされる
   マイクロROMとを含み、前記マイクロROMから読み出され
   たマイクロ命令を解読して制御動作を行なうものである
   ことを特徴とする特許請求の範囲第１項記載のスレーブ
   制御装置。