KR100821584B1 - 라이트 트래이닝 기능을 갖는 반도체 메모리 장치 - Google Patents

라이트 트래이닝 기능을 갖는 반도체 메모리 장치 Download PDF

Info

Publication number
KR100821584B1
KR100821584B1 KR1020070023486A KR20070023486A KR100821584B1 KR 100821584 B1 KR100821584 B1 KR 100821584B1 KR 1020070023486 A KR1020070023486 A KR 1020070023486A KR 20070023486 A KR20070023486 A KR 20070023486A KR 100821584 B1 KR100821584 B1 KR 100821584B1
Authority
KR
South Korea
Prior art keywords
data
write
signal
output
memory cell
Prior art date
Application number
KR1020070023486A
Other languages
English (en)
Inventor
윤상식
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070023486A priority Critical patent/KR100821584B1/ko
Priority to US11/878,572 priority patent/US7692982B2/en
Priority to JP2007226808A priority patent/JP2008226423A/ja
Application granted granted Critical
Publication of KR100821584B1 publication Critical patent/KR100821584B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/023—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in clock generator or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50012—Marginal testing, e.g. race, voltage or current testing of timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration

Abstract

본 발명은 라이트(Write) 데이터 또는 메모리 셀 블록에서 출력된 리드(Read) 데이터를 저장하였다가 출력 제어신호에 따라 출력하는 저장 수단; 및 라이트 트래이닝(Write Training) 신호의 활성화 여부에 따라 상기 출력 제어신호가 서로 다른 타이밍에 발생되도록 하는 제어 수단을 구비한다.
Figure R1020070023486
라이트 트래이닝, 레지스터

Description

라이트 트래이닝 기능을 갖는 반도체 메모리 장치{SEMICONDUCTOR MEMORY APPARATUS WITH WRITE TRAINING}
도 1은 반도체 메모리 장치의 라이트 트래이닝 방법을 설명하기 위한 타이밍도,
도 2는 본 발명의 제 1 실시예에 따른 라이트 트래이닝 기능을 갖는 반도체 메모리 장치의 블록도,
도 3은 본 발명의 제 2 실시예에 따른 라이트 트래이닝 기능을 갖는 반도체 메모리 장치의 블록도,
도 4는 본 발명에 따른 라이트 트래이닝 동작 타이밍도,
도 5는 본 발명의 제 3 실시예에 따른 라이트 트래이닝 기능을 갖는 반도체 메모리 장치의 블록도이다.
< 도면의 주요 부분에 대한 부호의 설명 >
10: 그래픽 프로세싱 유닛(Graphic Processing Unit: GPU)
20: 반도체 메모리 장치
100: 메모리 셀 블록 110: 패드(Pad)
120: 직렬/병렬 변환부(Serial to Parallel Converter: SPC)
140, 150, 310: 데이터 버스 반전부(Data Bus Inversion Unit: DBI)
160, 210, 320: 다중화부(Multiplexer: MUX)
170, 220, 330: 레지스터 190: 트래이닝 레지스터
180: 병렬/직렬 변환부(Parallel to Serial Converter: PSC)
본 발명은 반도체 회로 기술에 관한 것으로서, 특히 라이트 트래이닝 기능을 갖는 반도체 메모리 장치에 관한 것이다.
고속 데이터 처리를 요하는 칩 셋(Chip-Set)의 그래픽 프로세싱 유닛(Graphic Processing Unit: GPU)은 일반적인 데이터 처리에 앞서, 라이트 트래이닝(Write Training) 이라는 동작을 통해 데이터 처리의 안정성을 확보하고자 한다.
라이트 트래이닝 동작을 도 1a 내지 도 1d를 참조하여 설명하면 다음과 같다.
노멀 라이트 동작시에는 도 1a와 같이, 기준 클럭(REFCLK)에 대해 센터 얼라인된(Center aligned) 데이터가 입력된다.
라이트 트래이닝 동작에서는 도 1b와 같이, 상기 기준 클럭(REFCLK)을 쉬프트 시켜 데이터가 상기 기준 클럭(REFCLK)의 엣지(Edge)에 얼라인 되도록 한다.
그러나 상기 라이트 트래이닝 동작시 스트로브(Strobe) 타이밍에 따라 데이터가 상기 기준 클럭(REFCLK)의 엣지에 얼라인 되지 못하고 빠르거나 느린 경우가 발생할 수 있다.
도 1c와 같이 데이터가 기준 클럭(REFCLK)에 비해 빠르거나 도 1d와 같이 데이터가 기준 클럭(REFCLK)에 비해 느린 경우, 각각 기준 클럭(REFCLK)을 당기거나 밀어서 도 1b처럼 엣지 얼라인 되도록 한 후 원 상태로 다시 쉬프트 시킴으로써 정상 동작시 최적의 셋업/홀드 특성을 가지도록 하는 것이 상술한 라이트 트래이닝 동작의 핵심이다.
상기 라이트 트래이닝 동작은 반도체 메모리 장치를 사용하는 칩 셋의 제어에 의해 이루어지며, 반도체 메모리 장치는 칩 셋에서 출력된 데이터를 저장하였다가 다시 칩 셋으로 출력하는 기능을 지원해야 한다.
그러나 종래의 기술에 따른 반도체 메모리 장치는 라이트 트래이닝 기능을 안정적으로 지원하기 위한 구체적인 하드웨어 및 소프트웨어를 가지고 있지 않다. 물론 반도체 메모리 장치 자체가 기본적으로 메모리 셀을 구비하고 있지만 메모리 셀에 라이트 트래이닝 동작을 위한 임시 데이터를 기록할 경우 원래의 데이터가 변경되는 문제가 있다.
본 발명은 안정적인 라이트 트래이닝 기능을 지원할 수 있도록 한 반도체 메모리 장치를 제공함에 그 목적이 있다.
본 발명은 라이트(Write) 데이터 또는 메모리 셀 블록에서 출력된 리드(Read) 데이터를 저장하였다가 출력 제어신호에 따라 출력하는 저장 수단; 및 라이트 트래이닝(Write Training) 신호의 활성화 여부에 따라 상기 출력 제어신호 가 서로 다른 타이밍에 발생되도록 하는 제어 수단을 구비함을 특징으로 한다.
본 발명은 데이터 라이트 및 리드 공용으로 사용되는 데이터 라인; 상기 데이터 라인을 통해 외부에서 입력되는 라이트 데이터 또는 메모리 셀 블록에서 상기 데이터 라인을 통해 출력되는 리드 데이터를 저장하였다가 출력 제어신호에 따라 출력하는 저장 수단; 및 라이트 트래이닝 신호의 활성화 여부에 따라 상기 출력 제어신호가 서로 다른 타이밍에 발생되도록 하는 제어 수단을 구비함을 다른 특징으로 한다.
본 발명은 라이트 트래이닝 신호에 응답하여, 제 1 데이터 라인을 통해 외부에서 입력되는 라이트 데이터 또는 메모리 셀 블록에서 제 2 데이터 라인을 통해 출력되는 리드 데이터 중 하나를 선택하여 출력하는 스위칭 수단; 상기 스위칭 수단에서 출력되는 데이터를 저장하였다가 출력 제어신호에 따라 출력하는 저장 수단; 및 상기 라이트 트래이닝 신호의 활성화 여부에 따라 상기 출력 제어신호가 서로 다른 타이밍에 발생되도록 하는 제어 수단을 구비함을 또 다른 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 라이트 트래이닝 기능을 갖는 반도체 메모리 장치의 바람직한 실시예를 설명하면 다음과 같다.
본 발명에 따른 라이트 트래이닝 기능을 갖는 반도체 메모리 장치(20)는 도 2에 도시 된 바와 같이, 메모리 셀 블록(100), 패드(110), 직렬/병렬 변환부(이하, SPC)(120), 라이트 드라이버(130), 제 1 데이터 버스 반전부(이하, DBI_1)(140), 제 2 데이터 버스 반전부(DBI_2)(150), 다중화부(이하, MUX)(160), 레지스터(170), 병렬/직렬 변환부(이하, PSC)(180) 및 트래이닝 레지스터(190)를 구비한다.
상기 메모리 셀 블록(100)은 라이트 스트로브 신호(WTSTBP)에 따라 외부에서 데이터를 받아들여 메모리 셀에 기록하고, 리드 스트로브 신호(IOSASTBP)에 따라 메모리 셀에 기록되어 있던 데이터를 외부로 출력한다.
상기 패드(110)는 메모리 용량과 모델 등의 차이에 따라 데이터 입출력 핀(Pin)의 수가 다르게 구성될 수 있으며, 8개의 데이터 입출력 핀(DQ<0:7>)과 DBI 핀(DBI)을 포함한 경우를 도시한 것이다.
상기 SPC(120)는 반도체 메모리 장치(20)가 내장된 칩 셋(Chip Set)의 GPU(10)로부터 상기 패드(110)의 각 핀을 통해 입력되는 직렬 데이터를 각각 병렬데이터로 변환하여 상기 라이트 드라이버(130)로 출력한다.
상기 라이트 드라이버(130)는 상기 SPC(120)에서 출력된 병렬 데이터를 래치(Latch) 하고 있다가 입력 스트로브 신호(DINSTBP)에 응답하여 라이트용 광역 데이터 라인(WGIO)을 통해 제 1 DBI(140)로 출력한다.
상기 트래이닝 레지스터(190)는 상기 GPU(10)에서 라이트 트래이닝 동작을 위해 출력한 라이트 트래이닝 데이터를 저장하였다가 지연 스트로브 신호(REGSTBP)에 응답하여 출력한다. 상기 지연 스트로브 신호(REGSTBP)는 상기 입력 스트로브 신호(DINSTBP)를 정해진 시간 만큼 지연시켜 생성된다. 상기 트래이닝 레지스터(190)는 상기 GPU(10)에서 출력된 데이터를 원 상태 그대로 저장하였다가 다시 GPU(10)로 전송해야 하므로 상기 DBI_1(140) 이전의 데이터 라인 즉, 라이트용 광역 데이터 라인(WGIO)에서 분기된 데이터 라인을 통해 데이터를 입력 받도록 구성된다.
상기 DBI_1(140)는 상기 라이트 드라이버(130)에서 출력된 72 비트의 데이터에 포함된 8비트의 DBI 신호에 따라 나머지 64비트를 반전시키거나 원 상태 그대로 상기 메모리 셀 블록(100)으로 전송한다.
상기 DBI_2(150)는 상기 메모리 셀 블록(100)에서 출력된 64비트의 데이터를 이전 데이터와 비교하여 반전시키고 상기 비교결과에 맞도록 생성한 8 비트의 DBI 신호와 함께 총 72 비트의 데이터를 리드용 광역 데이터 라인(RGIO)을 통해 출력한다.
상기 MUX(160)는 라이트 트래이닝 신호(TF)에 따라 상기 트래이닝 레지스터(190)에서 출력된 데이터 또는 DBI_2(150)에서 출력된 데이터를 선택하여 출력하는 스위칭 수단으로서 동작한다.
상기 레지스터(170)는 상기 MUX(160)에서 출력된 데이터를 출력 스트로브 신호(PINZ)에 따라 FIFO(First In First Out) 방식으로 상기 PSC(180)로 출력한다. 상기 레지스터(170)는 메모리 셀 블록(100)에서 출력된 데이터를 반도체 메모리 장치 외부로 출력할 때 정해진 레이턴시(Latency)를 맞추기 위한 구성이다. 예를 들어, 메모리 셀 블록(100)에서 레지스터(170)까지 8ns에 도착하였는데 15ns에 출력되도록 정해져 있다면 7ns 동안 데이터를 더 저장하고 있어야 하므로 이 역할을 상기 레지스터(170)가 수행하는 것이다. 따라서 상기 출력 스트로브 신호(PINZ)는 상기 입력 스트로브 신호(DINSTBP)를 상기 7ns 동안 지연시켜 생성된다.
상기 PSC(180)는 상기 레지스터(170)에서 출력된 병렬 데이터를 직렬 데이터로 변환하여 상기 패드(110)를 통해 GPU(10)로 출력한다.
이와 같이 구성된 본 발명에 따른 라이트 트래이닝 기능을 갖는 반도체 메모리 장치의 동작을 설명하면 다음과 같다.
먼저, 노멀 라이트(Normal Write) 동작의 경우, GPU(10)에서 출력된 데이터가 상기 패드(110), SPC(120), 라이트 드라이버(130) 및 DBI_1(140)를 거쳐 메모리 셀 블록(100)으로 전달되고, 라이트 명령에 의해 생성된 라이트 스트로브 신호(WTSTBP)에 따라 메모리 셀 블록(100)에 기록된다. 상기 라이트 드라이버(130)에서 출력된 데이터는 트래이닝 레지스터(190)에도 저장된다.
노멀 리드(Normal Read) 동작의 경우, 리드 명령에 의해 생성된 리드 스트로브 신호(IOSASTBP)에 따라 메모리 셀 블록(100)에서 출력된 데이터가 상기 DBI_2(150), MUX(160), 레지스터(170), PSC(180) 및 패드(110)를 통해 상기 GPU(10)로 출력된다.
한편, 라이트 트래이닝 동작의 경우, GPU(10)에서 출력된 라이트 트래이닝용 데이터가 상기 패드(110), SPC(120), 라이트 드라이버(130)를 통해 라이트용 광역 데이터 라인(WGIO)에 실리게 된다. 상기 라이트용 광역 데이터 라인(WGIO)에 실린 데이터는 DBI_1(140)를 거쳐 메모리 셀 블록(100)으로 전달되지만 라이트 스트로브 신호(WTSTBP)가 발생되지 않으므로 메모리 셀에 기록되지는 않는다. 상기 라이트용 광역 데이터 라인(WGIO)에 실린 데이터는 트래이닝 레지스터(190)에 저장된 후 지연 스트로브 신호(REGSTBP)에 응답하여 출력되고 MUX(160), 레지스터(170), PSC(180) 및 패드(110)를 통해 상기 GPU(10)로 출력된다. 상기 라이트 트래이닝 동작의 경우 라이트 트래이닝 신호(TF)가 활성화된 상태이므로 MUX(160)는 트래이닝 레지스터(190)의 출력을 선택하여 통과시킨다. 물론 노멀 동작의 경우 라이트 트래이닝 신호(TF)가 비활성화된 상태이므로 DBI_2(150)의 출력을 선택하여 통과시킨다.
상기 GPU(10)는 상기 반도체 메모리 장치(20)에서 출력된 데이터를 이용하여 기준 클럭(REFCLK)의 위상을 조정하는 방식으로 라이트 트래이닝 동작을 수행한다. 상술한 바와 같이, 본 발명은 별도의 레지스터를 이용하여 라이트 트래이닝 기능을 지원할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 라이트 트래이닝 기능을 갖는 반도체 메모리 장치의 다른 실시예를 설명하면 다음과 같다.
본 발명에 따른 라이트 트래이닝 기능을 갖는 반도체 메모리 장치의 다른 실시예는 도 2에 도시 된 실시예와 달리 별도의 레지스터를 사용하지 않고 기본적으로 구비된 레지스터를 노멀 동작과 라이트 트래이닝 동작 겸용으로 사용할 수 있도록 구성한 것이다.
본 발명에 따른 라이트 트래이닝 기능을 갖는 반도체 메모리 장치(20)의 다른 실시예는 도 3에 도시 된 바와 같이, 메모리 셀 블록(100), 패드(110), SPC(120), 라이트 드라이버(130), DBI_1(140), DBI_2(150), 제 1 다중화부(이하, MUX)(160), 제 2 다중화부(이하, MUX2)(210), 레지스터(220) 및 PSC(180)를 구비한다.
상기 메모리 셀 블록(100), 패드(110), SPC(120), 라이트 드라이버(130), DBI_1(140), DBI_2(150), MUX(160) 및 PSC(180)는 도 2의 구성과 동일하므로 동일한 도면부호를 기입하였고 설명은 생략하기로 한다.
상기 레지스터(220)는 메모리 셀 블록(100)에서 출력된 데이터를 반도체 메모리 장치 외부로 출력할 때 정해진 레이턴시(Latency)를 맞추기 위한 구성으로서, 노멀 동작시에는 메모리 셀 블록(100)에서 출력된 데이터를 FIFO 방식으로 저장 및 출력하는 역할과, 라이트 트래이닝 동작시에는 GPU(10)에서 출력된 데이터를 저장 및 출력하는 역할을 수행한다. 상기 레지스터(220)는 다중 FIFO 구조로서, FIFO의 뎁스(Depth)는 어드레스 억세스 타임(Address Access Time: tAA) 및 리드 레이턴시(Read Latency: RL)에 의해 결정된다. 예를 들어, FIFO의 뎁스(Depth)가 5이고 버스트 랭스(Burst Length: BL)가 8이라면 라이트 트래이닝 데이터를 최대 40비트까지 지원할 수 있다.
상기 MUX2(210)는 라이트 트래이닝 신호(TF)에 따라 입력 스트로브 신호(DINSTBP) 또는 리드 스트로브 신호(IOSASTBP) 중 하나를 선택하고, 선택된 신호를 정해진 시간만큼 지연시켜 생성한 출력 스트로브 신호(PINZS)를 출력하는 제어 수단으로서 동작한다. 상기 MUX2(210)는 상기 선택된 신호를 정해진 시간만큼 지연시키기 위해 적어도 하나의 지연소자를 구비한다.
상기 레지스터(220)는 노멀 동작과 라이트 트래이닝 동작시 입력 받는 데이터 경로가 다르므로 데이터 출력 타이밍도 다르게 된다. 따라서 상기 MUX2(210)가 라이트 트래이닝 신호(TF)를 이용하여 상기 레지스터(220)의 출력 타이밍을 맞춰주는 것이다.
이와 같이 구성된 본 발명에 따른 라이트 트래이닝 기능을 갖는 반도체 메모리 장치의 동작을 도 4를 참조하여 설명하면 다음과 같다.
먼저, 노멀 라이트(Normal Write) 동작의 경우, GPU(10)에서 출력된 데이터가 상기 패드(110), SPC(120), 라이트 드라이버(130) 및 DBI_1(140)를 거쳐 메모리 셀 블록(100)으로 전달되고, 라이트 명령에 의해 생성된 라이트 스트로브 신호(WTSTBP)에 따라 메모리 셀 블록(100)에 기록된다. 상기 라이트 트래이닝 신호(TF)가 비활성화된 상태이므로 라이트 드라이버(130)에서 출력된 데이터가 MUX(160)를 통해 레지스터(220)로 직접 전송되지는 않는다.
노멀 리드(Normal Read) 동작의 경우, 리드 명령에 의해 생성된 리드 스트로브 신호(IOSASTBP)에 따라 메모리 셀 블록(100)에서 출력된 데이터가 상기 DBI_2(150) 및 MUX(160)를 통해 레지스터(220)에 저장된다.
상기 MUX2(210)는 상기 라이트 트래이닝 신호(TF)가 비활성화된 상태이므로 리드 스트로브 신호(IOSASTBP)를 선택하고 정해진 시간만큼 지연시켜 생성한 출력 스트로브 신호(PINZS)를 출력한다.
상기 레지스터(220)는 상기 저장된 데이터를 상기 출력 스트로브 신호(PINZS)에 응답하여 FIFO 방식으로 출력한다.
상기 레지스터(220)에서 출력된 데이터는 PSC(180) 및 패드(110)를 통해 상기 GPU(10)로 출력된다.
라이트 트래이닝 동작의 경우, 라이트 트래이닝 명령(TRN)이 발생되면, 소정 라이트 레이턴시(Latency) 경과 후 패드(110)의 각 핀을 통해 라이트 트래이닝용 데이터가 입력되고 SPC(120)를 통해 병렬 데이터로 변환된다.
상기 데이터 입력 후 라이트 명령(WT)이 발생되면, 내부 지연시간(W) 경과 후 입력 스트로브 신호(DINSTBP)가 생성된다.
상기 라이트 드라이버(130)가 상기 입력 스트로브 신호(DINSTBP)에 응답하여 데이터를 상기 라이트용 광역 데이터 라인(WGIO)으로 출력한다.
상기 라이트용 광역 데이터 라인(WGIO)에 실린 데이터는 DBI_1(140)를 거쳐 메모리 셀 블록(100)으로 전달되지만 라이트 스트로브 신호(WTSTBP)가 발생되지 않으므로 메모리 셀에 기록되지는 않는다.
한편, 상기 라이트용 광역 데이터 라인(WGIO)에 실린 데이터는 MUX(160)를 통해 레지스터(220)에 저장된다. 라이트 트래이닝 동작시 리드 스트로브 신호(IOSASTBP)가 발생되지 않으므로 메모리 셀 블록(100)에서 데이터 출력이 이루어지지 않음은 물론이고, 라이트 트래이닝 신호(TF)가 활성화된 상태이므로 MUX(160)와 DBI_2(150)의 연결 경로는 차단된다.
상기 MUX2(210)는 상기 라이트 트래이닝 신호(TF)가 활성화된 상태이므로 입력 스트로브 신호(DINSTBP)를 선택하고 정해진 시간만큼 지연시켜 생성한 출력 스트로브 신호(PINZS)를 출력한다.
상기 레지스터(220)는 상기 저장된 데이터를 상기 출력 스트로브 신호(PINZS)에 응답하여 FIFO 방식으로 출력한다.
상기 레지스터(220)에서 출력된 데이터는 PSC(180) 및 패드(110)를 통해 상기 GPU(10)로 출력된다.
상기 GPU(10)는 상기 반도체 메모리 장치(20)에서 출력된 데이터를 이용하여 기준 클럭(REFCLK)의 위상을 조정하는 방식으로 라이트 트래이닝 동작을 수행한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 라이트 트래이닝 기능을 갖는 반도체 메모리 장치의 또 다른 실시예를 설명하면 다음과 같다.
본 발명에 따른 라이트 트래이닝 기능을 갖는 반도체 메모리 장치의 또 다른 실시예는 라이트용 광역 데이터 라인(WGIO)과 리드용 광역 데이터 라인(RGIO)을 별도로 사용하지 않고 공유하는 경우에 적용하는 것으로, 별도의 레지스터를 사용하지 않고 기본적으로 구비된 레지스터를 노멀 동작과 라이트 트래이닝 동작 겸용으로 사용할 수 있도록 구성한다는 점에서 도 3의 실시예와 동일하다.
본 발명에 따른 라이트 트래이닝 기능을 갖는 반도체 메모리 장치(20)의 다른 실시예는 도 5에 도시 된 바와 같이, 메모리 셀 블록(100), 패드(110), SPC(120), 라이트 드라이버(130), DBI(310), MUX(320), 레지스터(330) 및 PSC(180)를 구비한다.
상기 메모리 셀 블록(100), 패드(110), SPC(120), 라이트 드라이버(130) 및PSC(180)는 도 2의 구성과 동일하므로 동일한 도면부호를 기입하였고 설명은 생략하기로 한다.
도 5에 도시 된 본 발명의 또 다른 실시예는 광역 데이터 라인이 리드와 라이트에 대해 공유된 상태이므로 즉, 리드와 라이트 동작시 데이터 경로가 동일하므로 DBI(310)가 하나만 있으면 되고, 도 3의 MUX(160)가 필요 없다.
상기 레지스터(330)는 메모리 셀 블록(100)에서 출력된 데이터를 반도체 메모리 장치 외부로 출력할 때 정해진 레이턴시(Latency)를 맞추기 위한 구성으로서,노멀 동작시에는 메모리 셀 블록(100)에서 출력된 데이터를 FIFO 방식으로 저장 및 출력하는 역할과, 라이트 트래이닝 동작시에는 GPU(10)에서 출력된 데이터를 저장 및 출력하는 역할을 수행한다.
상기 MUX(320)는 라이트 트래이닝 신호(TF)에 따라 입력 스트로브 신호(DINSTBP) 또는 리드 스트로브 신호(IOSASTBP) 중 하나를 선택하고 정해진 시간만큼 지연시켜 생성한 출력 스트로브 신호(PINZS)를 출력하는 제어 수단으로서 동작한다. 상기 MUX(320)는 상기 선택된 신호를 지연시키기 위해 지연소자를 구비한다.
상기 레지스터(330)는 노멀 동작과 라이트 트래이닝 동작시 입력 받는 데이터 경로가 다르므로 데이터 출력 타이밍도 다르게 된다. 따라서 상기 MUX(320)가 라이트 트래이닝 신호(TF)를 이용하여 상기 레지스터(330)의 출력 타이밍을 맞춰주는 것이다.
이와 같이 구성된 본 발명에 따른 라이트 트래이닝 기능을 갖는 반도체 메모리 장치의 동작을 설명하면 다음과 같다.
먼저, 노멀 라이트(Normal Write) 동작의 경우, GPU(10)에서 출력된 데이터가 상기 패드(110), SPC(120), 라이트 드라이버(130) 및 DBI(310)를 거쳐 메모리 셀 블록(100)으로 전달되고, 라이트 명령에 의해 생성된 라이트 스트로브 신호(WTSTBP)에 따라 메모리 셀 블록(100)에 기록된다.
노멀 리드(Normal Read) 동작의 경우, 리드 명령에 의해 생성된 리드 스트로브 신호(IOSASTBP)에 따라 메모리 셀 블록(100)에서 출력된 데이터가 상기 DBI(310)를 통해 레지스터(330)에 저장된다.
상기 MUX(320)는 상기 라이트 트래이닝 신호(TF)가 비활성화된 상태이므로 리드 스트로브 신호(IOSASTBP)를 선택하고 정해진 시간만큼 지연시켜 생성한 출력 스트로브 신호(PINZS)를 출력한다.
상기 레지스터(330)는 상기 저장된 데이터를 상기 출력 스트로브 신호(PINZS)에 응답하여 FIFO 방식으로 출력한다.
상기 레지스터(330)에서 출력된 데이터는 PSC(180) 및 패드(110)를 통해 상기 GPU(10)로 출력된다.
라이트 트래이닝 동작의 경우, GPU(10)에서 출력된 라이트 트래이닝용 패턴 데이터가 상기 패드(110), SPC(120), 라이트 드라이버(130)를 통해 광역 데이터 라인(GIO)에 실리게 된다. 상기 광역 데이터 라인(GIO)에 실린 데이터는 DBI(310)를 거쳐 메모리 셀 블록(100)으로 전달되지만 라이트 스트로브 신호(WTSTBP)가 발생되지 않으므로 메모리 셀에 기록되지는 않는다.
한편, 상기 광역 데이터 라인(GIO)에 실린 데이터는 레지스터(330)에 저장된다. 라이트 트래이닝 동작시 리드 스트로브 신호(IOSASTBP)가 발생되지 않으므로 메모리 셀 블록(100)에서 데이터 출력이 이루어지지 않는다.
상기 MUX(320)는 상기 라이트 트래이닝 신호(TF)가 활성화된 상태이므로 입력 스트로브 신호(DINSTBP)를 선택하고 정해진 시간만큼 지연시켜 생성한 출력 스 트로브 신호(PINZS)를 출력한다.
상기 레지스터(330)는 상기 저장된 데이터를 상기 출력 스트로브 신호(PINZS)에 응답하여 FIFO 방식으로 출력한다.
상기 레지스터(330)에서 출력된 데이터는 PSC(180) 및 패드(110)를 통해 상기 GPU(10)로 출력된다.
상기 GPU(10)는 상기 반도체 메모리 장치(20)에서 출력된 데이터를 이용하여 기준 클럭(REFCLK)의 위상을 조정하는 방식으로 라이트 트래이닝 동작을 수행한다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
본 발명에 따른 라이트 트래이닝 기능을 갖는 반도체 메모리 장치는 이미 반도체 메모리 장치 내에 구비되어 있는 리드 동작용 레지스터를 활용할 수 있으므로 레지스터 추가가 필요 없고 면적 추가도 필요없어 효율적이고 안정적이며 뛰어난 성능의 라이트 트래이닝 기능을 지원할 수 있다. 나아가 라이트 트래이닝이 안정적으로 이루어지므로 반도체 메모리 장치와 이를 사용하는 시스템간의 데이터 처리성 능이 향상된다.

Claims (18)

  1. 라이트(Write) 데이터 또는 메모리 셀 블록에서 출력된 리드(Read) 데이터를 저장하였다가 출력 제어신호에 따라 출력하는 저장 수단; 및
    라이트 트래이닝 신호의 활성화 여부에 따라 상기 출력 제어신호가 서로 다른 타이밍에 발생되도록 하는 제어 수단을 구비하는 라이트 트래이닝 기능을 갖는 반도체 메모리 장치.
  2. 데이터 라이트 및 리드 공용으로 사용되는 데이터 라인;
    상기 데이터 라인을 통해 외부에서 입력되는 라이트 데이터 또는 메모리 셀 블록에서 상기 데이터 라인을 통해 출력되는 리드 데이터를 저장하였다가 출력 제어신호에 따라 출력하는 저장 수단; 및
    라이트 트래이닝 신호의 활성화 여부에 따라 상기 출력 제어신호가 서로 다른 타이밍에 발생되도록 하는 제어 수단을 구비하는 라이트 트래이닝 기능을 갖는 반도체 메모리 장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 저장 수단은
    FIFO(First In First Out) 구조의 레지스터인 것을 특징으로 하는 라이트 트래이닝 기능을 갖는 반도체 메모리 장치.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 라이트 데이터를 반도체 메모리 장치 내부로 구동하기 위한 라이트 드라이버를 더 구비하는 것을 특징으로 하는 라이트 트래이닝 기능을 갖는 반도체 메모리 장치.
  5. 제 4 항에 있어서,
    상기 제어 수단은
    라이트 트래이닝 신호에 따라 상기 라이트 드라이버의 데이터 출력 시점을 결정하는 신호와 상기 메모리 셀 블록의 데이터 리드 시점을 결정하는 신호 중 하나를 선택하고, 상기 선택된 신호를 이용하여 상기 출력 제어신호를 생성하는 다중화부를 구비함을 특징으로 하는 라이트 트래이닝 기능을 갖는 반도체 메모리 장치.
  6. 메모리 셀 블록;
    라이트 트래이닝 신호에 응답하여, 반도체 메모리 장치 외부에서 제 1 경로를 통해 입력되는 데이터 또는 상기 메모리 셀 블록에서 제 2 경로를 통해 출력되는 데이터 중 하나를 선택하여 출력하는 스위칭 수단; 및
    상기 스위칭 수단에서 출력된 데이터를 저장하였다가 출력 제어신호에 응답하여 출력하는 저장 수단을 구비하는 라이트 트래이닝 기능을 갖는 반도체 메모리 장치.
  7. 제 6 항에 있어서,
    상기 제 1 경로는
    데이터를 드라이빙하는 라이트 드라이버, 및
    상기 라이트 드라이버와 상기 메모리 셀 블록 사이에 연결된 제 1 데이터 라인을 구비하는 것을 특징으로 하는 라이트 트래이닝 기능을 갖는 반도체 메모리 장치.
  8. 제 6 항에 있어서,
    상기 제 2 경로는
    상기 메모리 셀 블록과 상기 데이터 스위칭 수단 사이에 연결된 제 2 데이터 라인을 구비하는 것을 특징으로 하는 라이트 트래이닝 기능을 갖는 반도체 메모리 장치.
  9. 제 7 항에 있어서,
    상기 라이트 트래이닝 신호에 따라 상기 라이트 드라이버의 데이터 출력 시점을 결정하는 입력 스트로브 신호 또는 리드 스트로브 신호 중 하나를 선택하여 상기 출력 제어신호를 생성하는 제어 수단을 더 구비하는 것을 특징으로 하는 라이트 트래이닝 기능을 갖는 반도체 메모리 장치.
  10. 제 9 항에 있어서,
    상기 리드 스트로브 신호는 상기 메모리 셀 블록에 기록된 데이터를 읽어내기 위한 신호인 것을 특징으로 하는 라이트 트래이닝 기능을 갖는 반도체 메모리 장치.
  11. 제 9 항에 있어서,
    상기 제어 수단은
    상기 입력 스트로브 신호 또는 리드 스트로브 신호 중 하나를 선택하고 선택된 신호를 지연시킴으로써 상기 출력 제어신호를 생성하는 다중화부를 구비함을 특징으로 하는 라이트 트래이닝 기능을 갖는 반도체 메모리 장치.
  12. 제 6 항에 있어서,
    상기 저장 수단은
    FIFO(First In First Out) 구조의 레지스터인 것을 특징으로 하는 라이트 트래이닝 기능을 갖는 반도체 메모리 장치.
  13. 라이트 트래이닝 신호에 응답하여, 제 1 데이터 라인을 통해 외부에서 입력되는 라이트 데이터 또는 메모리 셀 블록에서 제 2 데이터 라인을 통해 출력되는 리드 데이터 중 하나를 선택하여 출력하는 스위칭 수단;
    상기 스위칭 수단에서 출력되는 데이터를 저장하였다가 출력 제어신호에 따 라 출력하는 저장 수단; 및
    상기 라이트 트래이닝 신호의 활성화 여부에 따라 상기 출력 제어신호가 서로 다른 타이밍에 발생되도록 하는 제어 수단을 구비하는 라이트 트래이닝 기능을 갖는 반도체 메모리 장치.
  14. 제 13 항에 있어서,
    상기 제 1 데이터 라인은 라이트용 광역 데이터 라인인 것을 특징으로 하는 라이트 트래이닝 기능을 갖는 반도체 메모리 장치.
  15. 제 13 항에 있어서,
    상기 제 2 데이터 라인은 리드용 광역 데이터 라인인 것을 특징으로 하는 라이트 트래이닝 기능을 갖는 반도체 메모리 장치.
  16. 제 13 항에 있어서,
    외부에서 입력된 데이터를 구동하여 상기 제 1 데이터 라인으로 전송하기 위한 라이트 드라이버를 더 구비하는 것을 특징으로 하는 라이트 트래이닝 기능을 갖는 반도체 메모리 장치.
  17. 제 13 항에 있어서,
    상기 저장 수단은
    FIFO(First In First Out) 구조의 레지스터인 것을 특징으로 하는 라이트 트래이닝 기능을 갖는 반도체 메모리 장치.
  18. 제 16 항에 있어서,
    상기 제어 수단은
    상기 라이트 트래이닝 신호에 따라 상기 라이트 드라이버의 데이터 출력 시점을 결정하는 신호와 상기 메모리 셀 블록의 데이터 리드 시점을 결정하는 신호 중 하나를 선택하고, 상기 선택된 신호를 이용하여 상기 출력 제어신호를 생성하는 다중화부를 구비함을 특징으로 하는 라이트 트래이닝 기능을 갖는 반도체 메모리 장치.
KR1020070023486A 2007-03-09 2007-03-09 라이트 트래이닝 기능을 갖는 반도체 메모리 장치 KR100821584B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020070023486A KR100821584B1 (ko) 2007-03-09 2007-03-09 라이트 트래이닝 기능을 갖는 반도체 메모리 장치
US11/878,572 US7692982B2 (en) 2007-03-09 2007-07-25 Semiconductor memory apparatus with write training function
JP2007226808A JP2008226423A (ja) 2007-03-09 2007-08-31 ライトトレーニング機能を持つ半導体メモリ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070023486A KR100821584B1 (ko) 2007-03-09 2007-03-09 라이트 트래이닝 기능을 갖는 반도체 메모리 장치

Publications (1)

Publication Number Publication Date
KR100821584B1 true KR100821584B1 (ko) 2008-04-15

Family

ID=39534633

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070023486A KR100821584B1 (ko) 2007-03-09 2007-03-09 라이트 트래이닝 기능을 갖는 반도체 메모리 장치

Country Status (3)

Country Link
US (1) US7692982B2 (ko)
JP (1) JP2008226423A (ko)
KR (1) KR100821584B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10754563B2 (en) 2017-08-09 2020-08-25 Samsung Electronics Co., Ltd. Memory device for efficiently determining whether to perform re-training operation and memory system including the same
US11604714B2 (en) 2017-08-09 2023-03-14 Samsung Electronics Co, Ltd. Memory device for efficiently determining whether to perform re-training operation and memory system including the same

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100891301B1 (ko) * 2007-09-03 2009-04-06 주식회사 하이닉스반도체 고속으로 데이터 송신할 수 있는 반도체 메모리 장치
KR100903367B1 (ko) * 2007-11-02 2009-06-23 주식회사 하이닉스반도체 고속으로 데이터 송신할 수 있는 반도체 메모리 장치 및 그를 포함하는 시스템
KR100903368B1 (ko) * 2007-11-02 2009-06-23 주식회사 하이닉스반도체 고속으로 데이터 송신할 수 있는 반도체 메모리 장치
KR100942953B1 (ko) * 2008-06-30 2010-02-17 주식회사 하이닉스반도체 데이터 전달 회로 및 그를 포함하는 반도체 메모리 장치
US8578086B2 (en) * 2009-09-25 2013-11-05 Intel Corporation Memory link initialization
KR101791456B1 (ko) * 2010-10-11 2017-11-21 삼성전자주식회사 라이트 트레이닝 방법 및 이를 수행하는 반도체 장치
US9570182B1 (en) 2015-09-02 2017-02-14 Kabushiki Kaisha Toshiba Semiconductor memory device and memory system
KR102353027B1 (ko) * 2017-07-03 2022-01-20 삼성전자주식회사 스토리지 장치의 데이터 트레이닝 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100256466B1 (ko) 1995-12-19 2000-05-15 다니구찌 이찌로오, 기타오카 다카시 동기형반도체기억장치
KR20050001152A (ko) * 2003-06-27 2005-01-06 주식회사 하이닉스반도체 지연 고정 루프 및 지연 고정 루프에서의 클럭 지연 고정방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2982875B2 (ja) * 1987-12-28 1999-11-29 株式会社日立製作所 スレーブ制御装置
JP2001337862A (ja) * 2000-05-29 2001-12-07 Fujitsu Ltd メモリシステム及びそのセットアップ方法
US7370170B2 (en) * 2004-04-27 2008-05-06 Nvidia Corporation Data mask as write-training feedback flag
US20060253663A1 (en) * 2005-05-06 2006-11-09 Micron Technology, Inc. Memory device and method having a data bypass path to allow rapid testing and calibration
JP4763360B2 (ja) * 2005-06-30 2011-08-31 アラクサラネットワークス株式会社 半導体装置
US7783954B2 (en) * 2006-09-11 2010-08-24 Globalfoundries Inc. System for controlling high-speed bidirectional communication
US7411862B2 (en) * 2006-11-15 2008-08-12 Qimonda Ag Control signal training

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100256466B1 (ko) 1995-12-19 2000-05-15 다니구찌 이찌로오, 기타오카 다카시 동기형반도체기억장치
KR20050001152A (ko) * 2003-06-27 2005-01-06 주식회사 하이닉스반도체 지연 고정 루프 및 지연 고정 루프에서의 클럭 지연 고정방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10754563B2 (en) 2017-08-09 2020-08-25 Samsung Electronics Co., Ltd. Memory device for efficiently determining whether to perform re-training operation and memory system including the same
US11604714B2 (en) 2017-08-09 2023-03-14 Samsung Electronics Co, Ltd. Memory device for efficiently determining whether to perform re-training operation and memory system including the same

Also Published As

Publication number Publication date
US20080219064A1 (en) 2008-09-11
US7692982B2 (en) 2010-04-06
JP2008226423A (ja) 2008-09-25

Similar Documents

Publication Publication Date Title
KR100821584B1 (ko) 라이트 트래이닝 기능을 갖는 반도체 메모리 장치
US7327613B2 (en) Input circuit for a memory device
US6459651B1 (en) Semiconductor memory device having data masking pin and memory system including the same
KR101047000B1 (ko) 모드레지스터리드 제어회로 및 이를 이용한 반도체 메모리 장치
KR100827402B1 (ko) 병렬 데이터 경로 아키텍처
KR100915554B1 (ko) 반도체기억장치
KR20120078571A (ko) 반도체 메모리 장치, 테스트 회로 및 테스트 방법
KR100744042B1 (ko) 반도체메모리소자의 내부 어드레스 생성장치
US7405995B2 (en) Semiconductor storage device
KR20010048248A (ko) 디디알 동기식 메모리 장치의 데이타 출력 장치
JP4061029B2 (ja) 半導体メモリ装置、バッファ及び信号伝送回路
JP4827399B2 (ja) 半導体記憶装置
KR20200052649A (ko) 반도체 메모리 장치 및 그의 동작 방법
KR100712546B1 (ko) 동기식 반도체 메모리 장치의 기입 데이터 마스크 신호발생 회로 및 기입 데이터 마스크 신호 발생 방법
KR100902123B1 (ko) 어드레스 트레이닝 모드 동작을 하는 반도체 메모리장치.
US7369448B2 (en) Input circuit for memory device
JP3097301B2 (ja) 半導体メモリ装置
KR101086874B1 (ko) 반도체 집적회로
US7911853B2 (en) Clock path control circuit and semiconductor memory device using the same
KR100498415B1 (ko) 클럭발생회로및이를구비하는동기식반도체장치
US7894278B2 (en) Semiconductor memory device and method for operating the same
KR100780622B1 (ko) 반도체메모리소자의 데이터 입력장치
KR20070074342A (ko) 싱글 데이터 레이트 쓰기 모드시 더블 데이터 레이트방식으로 기입하는 반도체 메모리 장치
KR20100079771A (ko) 반도체 메모리 장치와 그의 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130325

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140324

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160321

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170323

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180326

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190325

Year of fee payment: 12