JP4763360B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4763360B2 JP4763360B2 JP2005191371A JP2005191371A JP4763360B2 JP 4763360 B2 JP4763360 B2 JP 4763360B2 JP 2005191371 A JP2005191371 A JP 2005191371A JP 2005191371 A JP2005191371 A JP 2005191371A JP 4763360 B2 JP4763360 B2 JP 4763360B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- data
- delay
- read
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 16
- 238000012360 testing method Methods 0.000 claims description 25
- 238000012549 training Methods 0.000 description 73
- 238000010586 diagram Methods 0.000 description 22
- 238000000034 method Methods 0.000 description 14
- 230000000630 rising effect Effects 0.000 description 9
- 238000006243 chemical reaction Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 238000013075 data extraction Methods 0.000 description 6
- 230000003111 delayed effect Effects 0.000 description 5
- 230000007613 environmental effect Effects 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 3
- 238000009434 installation Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Landscapes
- Dram (AREA)
Description
特許文献1には、メモリインターフェースに関するトレーニング技術が開示されている。
本発明の目的は、個体差または環境差による伝播特性の差を調整しうる半導体装置を提供することにある。
まず、初めに図1ないし図8を用いて、ディレイヤの設置場所(システムLSI/メモリ)、データ対象(リードデータ/ライトデータ)、ディレイ対象(データ/クロック)の8種類の組み合わせを説明する。
図3(a)において、DDRメモリ100が受信するメモリクロックとライトデータの位相は、図3(b)のメモリクロックとディレイ調整後のライトデータの関係とする必要がある。システムLSI 200Cは、メモリクロックを生成するメモリクロック生成部270と、クロックの1周期の立下りから立上りまでのライトデータをDDRのライトデータに変換するDDR化部280と、DDRのライトデータにディレイを与えるディレイヤ220Cと、ディレイヤ220Cのディレイ量を設定するディレイ調整部260Cと、出力バッファ290とで構成されている。ここで、DDR化部280の出力は、図3(b)のメモリクロックとライトデータの関係であり、ディレイヤ220Cを調整して、DDRメモリが受信するライトデータを、ディレイ調整後ライトデータとメモリクロックの関係とする。図3(a)の構成では、ライトデータにディレイを与えているので、きめ細かい調整が可能である。
図7(b)の内部リードデータはDDR化部170の出力波形である。一方、リードデータ入力と、リードデータ並走クロック入力は、システムLSI 200Fの入力波形である。リードデータ入力は、スキュー等の特性の異なる環境に置かれても、その環境でディレイ量を調整できる。その結果安定した特性とすることができる。
図8のシステムLSI−DDRメモリシステムトレーニングモードの動作は、図7とまったく同じである。
図13ないし図18を用いて、トレーニング制御のフローを説明する。ここで、図13はディレイヤをシステムLSIに設けたリードデータの読み込みを確実とする制御フローである。図14はディレイヤをシステムLSIに設けたライトデータの読み込みを確実とする制御フローである。図15はディレイヤをDDRメモリに設けたライトデータの読み込みを確実とする制御フローである。図16はディレイヤをDDRメモリに設けたリードデータの読み込みを確実とする制御フローである。図17は図9に示すシステムLSI−DDRメモリシステムの制御フローである。図18は図10に示すシステムLSI−DDRメモリシステムの制御フローである。
なお、本実施例では、メモリ内部に正規に書き込まれたテストパターンを読み込んでいるので、最初からDDRモードでリードすることができる。
Claims (5)
- メモリからリードデータとリードクロックとを入力され、ライトデータをライトクロックと共に前記メモリへ送信する半導体装置であって、
前記リードデータまたは前記リードクロックに可変な遅延を与えるリードディレイヤと、前記リードディレイヤの遅延量を制御するリードディレイ調整部と、前記ライトデータまたは前記ライトクロックに可変な遅延を与えるライトディレイヤと、前記ライトディレイヤの遅延量を制御するライトディレイ調整部とを含み、
SDRまたは低速なライトクロックにて第1のライトデータを前記メモリにライトし、その後、前記メモリからDDRにて第1のデータをリードし、前記リードしたデータと前記第1のライトデータを比較した結果に基づいて前記リードディレイ調整部が前記リードディレイヤの遅延量を制御した上で、
DDRにて第2のライトデータを前記メモリにライトし、その後、前記メモリから第2のデータをリードし、前記リードした第2のデータと前記第2のライトデータとを比較した結果に基づいて前記ライトディレイ調整部が前記ライトディレイヤの遅延量を制御する半導体装置。 - 請求項1に記載の半導体装置であって、
前記リードデータはDDRリードデータであり、
前記リードクロックはリード並走クロックであることを特徴とする半導体装置。 - 請求項1に記載の半導体装置であって、
前記ライトデータはDDRライトデータであり、
前記ライトクロックはメモリクロックであることを特徴とする半導体装置。 - 請求項1ないし請求項3のいずれか一つに記載の半導体装置であって、
前記リードディレイヤおよび前記ライトディレイヤは、複数の遅延素子とセレクタとで構成され、複数段に直列接続された前記遅延素子の少なくとも各段の出力を接続した前記セレクタの出力を選択することを特徴とする半導体装置。 - 請求項1ないし請求項3のいずれか一つに記載の半導体装置であって、
テストパターンを記録する記録部をさらに備えることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005191371A JP4763360B2 (ja) | 2005-06-30 | 2005-06-30 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005191371A JP4763360B2 (ja) | 2005-06-30 | 2005-06-30 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007012166A JP2007012166A (ja) | 2007-01-18 |
JP4763360B2 true JP4763360B2 (ja) | 2011-08-31 |
Family
ID=37750442
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005191371A Active JP4763360B2 (ja) | 2005-06-30 | 2005-06-30 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4763360B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008180511A (ja) | 2007-01-23 | 2008-08-07 | Fujitsu Media Device Kk | 角速度センサ |
KR100821584B1 (ko) * | 2007-03-09 | 2008-04-15 | 주식회사 하이닉스반도체 | 라이트 트래이닝 기능을 갖는 반도체 메모리 장치 |
KR100903367B1 (ko) | 2007-11-02 | 2009-06-23 | 주식회사 하이닉스반도체 | 고속으로 데이터 송신할 수 있는 반도체 메모리 장치 및 그를 포함하는 시스템 |
JP2009282721A (ja) | 2008-05-21 | 2009-12-03 | Nec Electronics Corp | メモリコントローラ、メモリコントロールシステム及びメモリ遅延量制御方法 |
KR100942953B1 (ko) * | 2008-06-30 | 2010-02-17 | 주식회사 하이닉스반도체 | 데이터 전달 회로 및 그를 포함하는 반도체 메모리 장치 |
JP2010108217A (ja) | 2008-10-30 | 2010-05-13 | Nec Electronics Corp | メモリインターフェース及びメモリインターフェースの動作方法 |
JP2012515377A (ja) | 2009-01-12 | 2012-07-05 | ラムバス・インコーポレーテッド | クロック転送低電力シグナリングシステム |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001337862A (ja) * | 2000-05-29 | 2001-12-07 | Fujitsu Ltd | メモリシステム及びそのセットアップ方法 |
-
2005
- 2005-06-30 JP JP2005191371A patent/JP4763360B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2007012166A (ja) | 2007-01-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4763360B2 (ja) | 半導体装置 | |
KR101143469B1 (ko) | 반도체 메모리의 출력 인에이블 신호 생성 회로 | |
US10290336B2 (en) | Methods and apparatuses including command delay adjustment circuit | |
CN104167219B (zh) | 半导体装置 | |
JP4524662B2 (ja) | 半導体メモリチップ | |
KR20110130887A (ko) | 반도체 메모리 장치 및 그 동작 방법 | |
KR101156031B1 (ko) | 지연회로 및 가변지연회로 | |
US20200176040A1 (en) | Semiconductor apparatus, semiconductor system, and training method | |
US8339877B2 (en) | Semiconductor memory device comprising variable delay unit | |
US20100169702A1 (en) | Memory control apparatus, memory optimization program product, and memory optimization method | |
US8514639B2 (en) | Semiconductor memory device and method for operating the same | |
US7733129B2 (en) | Method and circuit for generating memory clock signal | |
US20150146477A1 (en) | Semiconductor device | |
US8581654B2 (en) | Method of compensating clock skew, clock skew compensating circuit for realizing the method, and input/output system including the clock skew compensating circuit | |
KR100935728B1 (ko) | 스트로브 신호 제어 회로 | |
JP3953041B2 (ja) | 出力バッファ回路および半導体集積回路 | |
KR100718038B1 (ko) | 반도체 메모리 장치의 뱅크 선택 회로 | |
JP4099470B2 (ja) | メモリコントローラ | |
US7304909B2 (en) | Control unit for deactivating and activating the control signals | |
US9094183B2 (en) | Circuits for receiving data | |
KR102656206B1 (ko) | 반도체 장치 | |
US8194496B2 (en) | Circuit and method for recovering clock data in highly integrated semiconductor memory apparatus | |
JP2007305288A (ja) | 半導体記憶装置のデータ出力回路 | |
US10796739B2 (en) | Semiconductor device | |
JP2012100058A (ja) | 遅延回路、遅延制御装置、メモリ制御装置及び情報端末機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070806 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100707 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100720 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100916 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110607 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110609 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140617 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4763360 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |