JPS62254243A - 情報処理装置 - Google Patents

情報処理装置

Info

Publication number
JPS62254243A
JPS62254243A JP61099103A JP9910386A JPS62254243A JP S62254243 A JPS62254243 A JP S62254243A JP 61099103 A JP61099103 A JP 61099103A JP 9910386 A JP9910386 A JP 9910386A JP S62254243 A JPS62254243 A JP S62254243A
Authority
JP
Japan
Prior art keywords
register
command
display
change
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61099103A
Other languages
English (en)
Inventor
Nobuteru Morita
森田 信輝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP61099103A priority Critical patent/JPS62254243A/ja
Publication of JPS62254243A publication Critical patent/JPS62254243A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明に情報処理装置のマイクロプロセサに関し、特に
マイクロプロセサの内部状態を変更/表示する方式に関
する。
(従来の技術) 従来、マイクロプロセサの内部レジスタの内容を弐示し
九シ、あるいは変更し次シすることは次のようにして行
ってい几。すなわち、割込み機能を採用し、ソフトウェ
ア命令金利用してレジスタの内容をメモリ上にセーブし
、それを表示することによってマイクロプロセサの内部
レジスタの内容を表示してい友。
まt1セーブし次内容を変更してソフトウェア命令によ
りリストアすることによって内容を変更してい九〇 第3因は、従来技術によるマイクロプロセサにおける内
部状態の変更/表示方式を示す説明園である。243因
において、31はマイクロプロセサ、32は主記憶、3
21は割込みペクタエリア、322はワークエリア、3
23は表示処理プログラム格納エリアである。
外部よシ信号線310を介して割込み信号がマイクロプ
ロセサ31に加えられると、マイクロプロセサ31は割
込み処理を行い、割込みベクタエリア321より処理プ
ログラムのエントリを取出し、表示処理プログラムエリ
ア323に格納されている処理プログラムを動作させる
第3図において外部装置よシ表示を行うときには、ベク
タエリア321の内容を!直して説示処理プログラム3
23のエントリアドレスを設定し、信号線310上の割
込み信号を@1″にする。マイクロプロセサ31は割込
みを検出すると、割込みベクタエリア21をアクセスし
、割込みに対応するベクタを取出す。取出され念ベクタ
は先に表示処理プログラム323のエントリアドレスに
設定されているので、表示処理プログラムが実行される
と、ワークエリヤ322にマイクロプロセサ31の内部
状態を退避する。上記内容を変更するときには、ワーク
エリヤ322に退避されている内容を変更し、さらに処
理プログラム323に制御を渡してリストア勤[−行わ
せ、レジスタの内容を書換えると云う動作を行ってい次
(発明が解決しようとする問題点) 上述しt従来の情報処理装置では、内部レジスタの表示
/変更方式は割込みを実行するとともに、ソフトウェア
命令により主記憶上に内容を展開して表示する方式を採
用してい比。この九め、表示/変更のtめのプログラム
格納エリヤと内部レジスタの内容を展開するtめのエリ
ヤとが主記憶上に必要であった。ま九、割込みによって
制御を行うtめに一命令ごとのレジスタ内容をトレース
しようとする場分には、長い処理時間が必要であると云
う欠点があつ九。また、プログラムで採用されている命
令を利用している九めに、表示/変更できる状態がプロ
グラムビジプルなものに限られると云う欠点もちつ几。
本発明の目的は、モード切替え要求信号全便用し、コマ
ンドレジスタ、データレジスタ、およびステータスレジ
スタ金偏え、さらにマイクロプロセサの内部状態の表示
/変更をソフトウェア命令によらないで実行することに
より上記欠点全除去し、表示/変更を10グラムビジプ
ルなものに限る必要がないように構成し念情報、処理袋
#、を提供することにある。
(問題点を解決するための手段) 本発明による情報処理装置はコマンドレジスタと、デー
タレジスタと、制御手段とを具備して間成しtものであ
る。
コマンドレジスタは、マイクロプロセサの内部状態全衣
示またはf更するために、表示または変更の動作を指示
するコマンドを格納するためのものである。
データレジスタは、コマンドレジスタの内容が表示を指
示しているときには、表示すべきマイクロプロセサの内
部状態全格納し、コマンドレジスタの内容が変更を指示
しているときには、it丁べきマイクロプロセサの内部
状蟻を格納するためのものである。
ステータスレジスタは、コマンドを出力すべきか、ま之
はデータを出力すべきか′fc表示する次めのものであ
る。
制御手段は、入力されるモード切替え信号により表示/
変更のモード全指定して制御動作を実行するためのもの
である。
(実施 例〕 次に、本発明について図面を参照して説明する。
第1南は、本発明による情報処理装置の一実施例を示す
ブロック図である。第1因において、lは制#部、2は
レジスタ制御部、11はコマンドレジスタ、12はデー
タレジスタ、13はステータスレジスタ、14はコマン
ドフラグ、15はデータフラグ、16.17はそれぞれ
読出しバッファ、18はセレクタ、60idプロセサ部
である。
第1図において、コマンドレジスタ11には外部からの
コマンドをセットし、データレジスタ12には表示/変
更の交めのデータをセットする。また、ステータスレジ
スタ13はコマンドを出力できるか、またはデータがそ
ろったかを表示する。セレクタ18は、データレジスタ
12の入力を選択する。コマンドフラグ14はコマンド
がセットされていることを示し、データフラグ15はデ
ータがセットされ℃いることを示す。レジスタ制御部2
は信号線122上のレジスタ選択信号と信号線123上
の挽出し/書込み指示信号とから谷レジスタ11−13
の制#信号を発生し、制御部lは全体の制御する。
プロセサ部60はマイクロプロセサより成り、マイクロ
プログラムt1行する。
第1−において、状態変更全行う場合には信号線121
上の表示変更要求信号を”l’にして表示/変更を行い
たいことを示す。制#部1はソフトウェア命令の実行終
了時に、信号線121上の要求信号を検査して″1”に
なつ℃いtならば表示変更動作に切替る。
次に、コマンドフラグ14によってコマンドレジスタ1
1にコマンドが格納されているか否かを検査し、コマン
ドが格納されていなかつtならば、コマンドが格納され
るまで待つ。信号線123上の読出し/書込み指示信号
を書込み状態にして、外部fetはレジスタ選択信号1
22上のデータをデータレジスタ12に書込み、変更デ
ータをデータレジスタ12に書込む。
データレジスタ12にデータがセットされると同時に、
データフラグ15が1″になる。
17K、コマンドレジスタ11を選択して読出し/書込
み指示信号を書込み状態にして、コマンド全コマンドレ
ジスp11にセットする。同時に、コマンドフラグ14
2>f″′1”にセットされる。コマンドフラグ14が
セットされると制御部lはコマンドレジスタし、プロセ
サ部60の該当するレジスタおよびフラグの内容をデー
タレジスタ12の内容に応じて変更する。内容の変更が
終了すると、コマンドフラグ14とデータフラグ15と
には、制御m1によりリセットされる。コマンドフラグ
14およびデータフラグ15のセット/リセットの状態
は、ステータスレジスタ13の内容を読出すことによっ
て決定される。
矢に、状態表示全行う場合には、信号線121上の状態
変更要求信号の状態を1”にして表示/変更を行いたい
ことを示す。上記変更時と同様に、制御部1はコマンド
フラグ11の値を検査して、コマンドがセットされるの
を待つ。
表示要求のコマンドをコマンドレジスタ11にセットす
ると、同時にコマンドフラグ14がセットされる。コマ
ンドフラグ14の値が′1”になると制御部1はコマン
ドを解析し、プロセサ部60の該当するレジスタおよび
フラグの内容ヲセレクタ16を介してデータレジスタ1
2にロードする。上記ロードが完了すると、データレジ
スタ12のデータフラグ15の値が1”になる。同時に
、コマンドフラグ14がリセットされる。
外部装置によってステータスレジスタ13の内容を読出
して、データフラグ15の値が変化するのを待つ。上記
フラグの値が変化し念後に、データレジスタ12の内容
を読出してこれを表示する。データレジスタ12の内容
が読出されると、データフラグ12はリセットされる。
矢に、制御部1の内部動作について@2図を参照して説
明する。
第2□□□は、制御部1の動作のフローを示すフローチ
ャートである。ステップ21においては、ソフトウェア
命令全解読して実行する友めのマイクロ命令を実行し、
ステップ22においてはソフトウェア命令の終了である
か否かを判断する。ソフトウェア命令の終了でなければ
、ステップ21に戻つ′C次のマイクロ命令全実行する
ソフトウェア命令の終了のときには、ステップ23にお
い″C要求信号の有無をチェックする。
要求信号が存在しなければ、ステップ29において矢の
ソフトウェア命令を取出丁。要求信号が存在するときに
は、ステップ24においてコマンドフラグ14がセット
されるまで待つ。上記フラグがセットされたならば、ス
テップ25においてコマンド’5?解析し、終了コマン
ドであるか否かt判断する。終了コマンドのときには、
ステップ28においてコマンドフラグ14をリセットし
て終了処理を実行する。終了コマンドではないときには
、ステップ26において要求された動作を実行する。そ
の後、ステップ27においてコマンドフラグ14をリセ
ットする。
以降、終了コマンドが現れるまでステップ24〜27を
繰返す。
(発明の効果〕 以上説明し比ように本発明は、モード切替え要求信号を
使用し、コマンドレジスタ、データレジスタ、およびス
テータスレジスタを備え、さらにマイクロプロセサの内
部状態の表示/変更をソフトウェア命令によらないで実
行することにより、表示/f災ができる範囲が、ソフト
ウェアでみえない内部状態にまで及ぶと云う効果がある
さらに、上記動作がソフトウェア命令によらない九め、
主記憶上に10グラムエリヤとワークエリヤとを用意す
る必要がないと云う効果もある。
【図面の簡単な説明】
第1因は、本発明による情報処理装置の一笑施例を示す
ブロック図である。 第2図は、@1図における制御部の動作を示すフローチ
ャートである。 第3図は、従来技術による情報処理装置の概念を示す説
明図である。 1・・・制御部  2・・・レジスタ制御部11.12
.13・・・レジスタ 14.15・・・フラグ 16.17・・・読出しバッファ 18・・・セレクタ  31・・・マイクロプロセサ3
2・・・メモリ   60・・・プロセサ部321〜3
23・・・メモリエリヤ 121〜124,310〜312・・・信号線21〜2
9・・・処理ステップ 才2図 23図

Claims (1)

    【特許請求の範囲】
  1. マイクロプロセサの内部状態を表示または変更するため
    に、前記表示または変更の動作を指示するコマンドを格
    納するためのコマンドレジスタと、前記コマンドレジス
    タの内容が前記表示を指示しているときには前記表示す
    べきマイクロプロセサの内部状態を格納し、前記コマン
    ドレジスタの内容が前記変更を指示しているときには前
    記変更すべきマイクロプロセサの内部状態を格納するた
    めのデータレジスタと、前記コマンドを出力すべきか、
    またはデータを出力すべきかを表示するためのステータ
    スレジスタと、入力されるモード切替え信号により前記
    表示/変更のモードを指定して制御動作を実行するため
    の制御手段とを具備して構成したことを特徴とする情報
    処理装置。
JP61099103A 1986-04-28 1986-04-28 情報処理装置 Pending JPS62254243A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61099103A JPS62254243A (ja) 1986-04-28 1986-04-28 情報処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61099103A JPS62254243A (ja) 1986-04-28 1986-04-28 情報処理装置

Publications (1)

Publication Number Publication Date
JPS62254243A true JPS62254243A (ja) 1987-11-06

Family

ID=14238504

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61099103A Pending JPS62254243A (ja) 1986-04-28 1986-04-28 情報処理装置

Country Status (1)

Country Link
JP (1) JPS62254243A (ja)

Similar Documents

Publication Publication Date Title
JPS62254243A (ja) 情報処理装置
JP2674873B2 (ja) プログラム開発支援装置のステップ実行動作方法
JPH0283749A (ja) マイクロプロセッサの内部割込み制御方式
JPH082727Y2 (ja) プログラマブルシ−ケンサ
JPS6048770B2 (ja) 情報処理方式
JPH04167146A (ja) 情報処理装置のアドレストレース方式
JPS6097459A (ja) デ−タ処理システム同期方法
JP2883489B2 (ja) 命令処理装置
JPS6357821B2 (ja)
JPS60193046A (ja) 命令例外検出方式
JPS62282327A (ja) 情報処理装置
JPS58134338A (ja) デイジタル計算機の制御方式
JPH0363815A (ja) 浮動小数点演算装置
JPH01234957A (ja) Dma制御方法及び装置
JPS62254244A (ja) 情報処理装置
JPH0543248U (ja) 計算機
JPS60256858A (ja) プログラム・ロ−デイング処理方式
JPS6349942A (ja) 演算処理装置
JPH0481939A (ja) マイクロコンピュータの制御方式
JPS5829057A (ja) レジスタのトレ−ス装置
JPH03129532A (ja) マイクロシーケンス回路
JPS6339035A (ja) 情報処理装置
JPS61272856A (ja) プロセツサ制御方式
JPS62239242A (ja) デバツク装置
JPH04305783A (ja) マイクロコンピュータ