JPS58134338A - デイジタル計算機の制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 こＯ発明は、マイクロプロセッサ勢Ｏディジタル計算機
Ｏ制御方式、特にその試験方式に関する。

この種の試験装置の基本的な試験機能として、マイクロ
プロセッサによるプログラムの貴行を任意に起動、停止
することが挙げられる。しかるに、ソフトウェアの試験
を行なう場合には、単なるハードウェア的な起動、停止
ＯみならずマイクルプロセッサＯ内部状態、すなわちレ
ジスタ・フラグＯ内容、プロダラムＯ貴行開始アドレス
勢を任意に設定できること、また停止時におけるマイク
ロプロセッサＯ内部状態を把握できることが要求される
。さらに、このような機能を得るにあたって被試験装置
側にハードウェア、ソフトウェア上Ｏ制約を設けないこ
と、また、対象とすゐ装置が実際に使用される状態に可
能な限り近い状態で試験できるもＯであることが要求さ
れる。

従来から行なわれている試験方法のうち、前項に挙げた
試験機能を有す−るもＯとして、ｌ）上位計算機等を用
いたソフトウェア・シ建工、レーションによる方法 ２）工ｔ：Ｌレータ或はインサーキットエミュレータ（
ＩＣＩ）による方法 ３）評価用システムにおけるモード・シェアリングによ
る方・法 がある。

こノうチ、上記１）のシミニレ−ジョンによる方法は、
ソフトウェアに対する充実した試験機能を有しているが
、 １−１　　システムの規模が大がかりとなり、きわめて
高価である。

１−２　　理想化或はモデル化された入力信号に対する
ノアトウエア０試験のみ可能である。

１−３　実時間制御等で制御対象の応答が問題となるよ
うなソフトウェアの試験には適さない。

１−４　被試験装置そのものを用いた試験ではないこと
。

という欠点がある。

また、２）のエイユレータ或はＩＣＥによる方法では、
一般に被試験装ｆｌｔｏマイクロプロセッサの代りに試
験装置の端子管坤大して試験を行なう必豊かあることか
ら、　　　。

２−１　被試験装置へのマイクロプロセッサの実４Ｉ４
にソケットを用いる一部が生じるが、製品に：″′宇。

おけるソケットの使用と４イクロプロセツサの頻繁な着
脱はコスト・アップおよび信頼性の点で問題がある。

２−２　工きユレータ匈でプログラムを実行するプ四セ
ッサは、被試験装置Ｏそれとは必ずしも同一種類ではな
いこと。

２−３　被試験装置で本来マイクロプロセッサが存在す
る位置と工ζエレータ０プロセッサとの間にインター７
エイスー路が存在するために、被試験装置Ｏ使用条件と
異なる場合がある・さらに、３）の評価用システムにお
けるモード・シェアリングによる方法では、一般に評価
システムのマイクロプロセッサがモードに応じて試験の
ためＯプログラム（モニタ・プログラム）或は試験Ｏ対
象となるプログラム（ユーザ・プログラム）を実行する
もＯで、ユーザ・グログラムの実行開始時点におけるマ
イクｐプ■七ツ１０内部状態の設定、および停止時にお
ける内部状態の記憶９表示はモニタ・プログラムの一部
で処理される。そＯ問題として、　１）：・１） 四 ３−１９９’価用し：ステふとじて、試験のための機能
或は試験内容の人力および結果の表示のためのインター
フェイスを必要とするために、製品そｔｏ４．、ｏを用
いた試験を行なえないこと。

３−２　アドレス領域の一部をモニタ・プログラムおよ
びそのデータ領域として使用するためにプログラム作成
上での制約が生じたり、評価用システムで用いたプログ
ラムが製品にそのまま使用できないことがある。

３−３　一般に、ユーザ・プログラムからモニタ・プロ
グラムへのモード変更には割込みが用いられるために、
限られた割込み入力の１点が試験用に専有されること。

さらに、ソフトウェアによる割込みの制御に制約が生じ
たり或は特定のプログラムでは割込み入力が無効になる
場合があること。

などがある。

この発明は上記に鑑みなされたもので、被試験装置であ
るディジタル計算機のハードウェアまたはソフトウェア
に何ら制約を設けることなく、計算機が実際に使用され
ている状態において外部から制御しうるよ５にすること
、さらにはその試験を行ない５るよ５にすることを目的
とする・こＯ発明の％黴は、メモリに記憶された命令ま
たはデータにもとづいて所定Ｏ動作を行なうディジタル
計算機に対しそＯ起動、停止を制御するＷＡＩＴ信号と
、メモリを非選択状態にするメモリ置換信号とを与える
ことにより、所望Ｏ命令コードを含むデータを前記メモ
リにかわって外部から与えて計算機を制御するようにし
た点にある・すなわち、一般にマイクロプロセッサは、
周辺Ｏ入出力素子や動作速度の遅いメモリとの同期をと
るために、ＲＥＡＤＹ信号またはＷＡＩＴ信号（以後Ｗ
ＡＩＴ信号で代表する）と呼ばれる信号が用意されてい
る。このＷＡＩＴ信号は、マイクロプロセッサから周辺
素子に対するデータの読み出し戒は書き込み状態をこの
信号が存在する間、継続させるものである。従って、マ
イクロプロセッサの制御としては、単にマイクロプロセ
ッサの動作を一時停止するだけＯ機能に過ぎない。しか
しながら、このＷＡＩＴ偉号の使用に当たってはソフト
ウェアに対する制約を全く必要とせず、さらに、他Ｏ目
的のため０ＷＡＩＴ信号と共用化がはかれるため、ハー
ドウェアに対してもほとんど負担を与えない。

また、一般に、マイクロプロセッサによって読み出され
るデータは、マイクロプロセッサからｏ読み出しくＲＥ
ＡＤ）信号の終了時点で有効であればよいとされている
。以上のことから、このＷＡＩＴ信号を用いてマイクロ
プロセッサの起動・停止を制御し、さらに、被試験装置
のメモリからのデータの代りに、必要に応じた命令コー
ドを含むデータを外部から与えることにより、マイクロ
プロセッサを任意に制御するようにしたものである。

以下、この発明の実施例を図面を参照して説明する。

第１図は上述の如き制御が可能なディジタル計算機応用
装置（被試験装置）と試験−置（外部装置）とを示すブ
ロック構成図である。被試験装置Ｉ　Ｇ−ｊマイクロプ
ロセッサ３Ｓメモリ４、入力インターフェイス５、出方
イン、ｐ−７エイス６、コントロール信号用インター？
其イス７およびアドレスデータバス用インターフェイス
８かう構成すれ、コントロールバス９およびアドレスデ
ータバス１０を介して接続されている。ここで、被試験
装置ｌは実際に顧客に納められる製品そのものであり、
通常は単独で動作する。なお、被試験装置１１が単独で
使用される場合、インターフェイス７および８は被試験
装置ｌの内部バス９および１０には何ら影醤を与えない
。試験装置２は制御回路１１゜ニア　ｙ　）　ｏ−ル信
号用インターフェイス１２．７）’レスパス出力ゲー）
１３、アドレスバス入力ゲート１４、データバス出力ゲ
ート１５、データバス入力ゲー）１６および操作表示部
１７がら構成され、それぞれコントロールバス１８、ア
ドレスデータバス制御信号用ライン１９および操作・表
示信号用ライン２０を介して接続されている。ここで、
制御回路１１は、操作部１７から入力された指示に従っ
て試験を行ない、その結果を操作・表示部１７に表示す
る。、アドレスバス出力ゲート１３６とのデータの読み
出し、書き込み等においてアドレスバス１００使用権を
試験装置２が持っている場合にのみアドレスバス１ｏを
駆動する。また、データバス出力ゲー）１５は、試験装
置２から被試験装置１のメモリ４或は出力インターフェ
イス６へのデータの出力およびマイクロプロセッサ３の
制御において、メモリ４からのデータの代りに制御用の
命令コードを与えるときのみデータバス１０を駆動する
。

第２図はマイクロプロセッサの動作を停止して試験装置
による制御モードへ移行する場合の動作を説明するため
のタイミングチャートである。なお、同図において、Ａ
はアドレス信号（ａｌ、　ａｌはその内容であり、以下
同じ）、Ｂはリード（ＲＥＡＩ））信号、Ｄはメモリか
らのデータ信号（ｄｌ〜ｄ３はその内容であり、以下同
じ）、Ｆは制御データ信号、Ｑはマイクロプロセッサの
起動、停止制御を行なうＷＡ　Ｉ　Ｔ信号、１１はメモ
リを選択できない状態にするメモリ置換信号で、Ｍより
、ＭＤはメモリサイクルを示す。

ここで、制御回路１１は、１イクロプロセツサ３がメモ
リ４に対して命令の先頭飴を読み出すメモリサイクルＭ
ＩＤに入ったところでＷＡＩＴ信号ｑ信号線し、マイク
ロプロセッサ３を停止させる。

次に、制御回路１１は、メモリｔＩｔ績イー号１１を出
力すゐことによりメモリ４を非選択状噛にし、メモリ４
からのデータｄｌ□代りに制御用の命令コードｄ８をデ
ータバス出力ゲー）１５を介してデータバス１０に出力
する。さらに、制御回路１１は、マイクロプロセッサ３
が次のメモリサイクルＭＤに進む間だけＷＡＩＴ信号ｑ
信号線して、メモリサイクルＭＤになったところで再び
ＷＡＩＴ信号Ｑを出力し、データバス出力ゲート１５を
介して次の命令コードｄ３を出力する。以後、この操作
を繰返すことにより、マイクロプロセッサ３はあたがも
メモリ４に書かれたプログラムを実行するかのごとく試
験装置ｌから制御されて、命令ｄ２＊ｄ３ｓ・・・を実
行する。

第３図はマイクロプロセッサを試験装置による制御モー
ドから制御を受けないモードへ移行させる場合Ｏ動作を
示すタイミングチャートである。

なお、同図においてＡ−Ｍ〜は嬉２図に示されるものと
同様の信号である。

この場合、制御回路１１は、マイクロプロセッサ３の内
部状態の設定等を行なったのち、ＷＡＩＴ（４１号を用
い゛Ｃマイクロプロセッサ３が命令の先頭＠を続み出す
メモリサイクルＭＤＩへ進め、続いてメモリ置換（ｄ号
Ｈを解除したのちＷＡ　Ｉ　Ｔ信号Ｇを解除する。この
結果、マイクロプロセッサ３は、アドレスａ３に対する
メモリ４の内容ｄｓをメモリサイクルＭＤＩで読み出し
たことになり、以後はメモリ４に書かれたグログラムを
実行する。このことは、試験装置２によってマイクロプ
ロセッサ３がアドレスａ３から起動されたことに相当す
る。

＠４〜ｂ図は試験装置からマイクロプロセッサに所定の
命令コードを含むデータを与えて、その制御または試験
を行ンよ５場合の動作を示すタイミングチャートである
。な妬、これらの図においてＡ−Ｍ〜は第２図に示さＱ
するものと同様の信号ま１１−ま たはデ〜りを示す。また、」′１第５図におけるＣ、Ｅ
は、それぞれライト（ＷＲＩＴｈ）信号、マイクロプロ
セッサからの−込みデータを表わすものであ０ すなわち、第４図はメモリサイクルがｌサイクルの場合
であり、試験＊ｔ２はＷＡ　Ｉ　Ｔ信号Ｇによってマイ
クロプロセッサ３０動作を制御しつつ、マイクロプロセ
ッサ３が出力するＲＥＡＤ信号Ｂに従って、命令コード
ｄ、をデータバス出力ゲー）１５を介して出力する。こ
の場合、マイクロプロ七ツｔ３によって出力されたアド
レス匂に相当するメ峰り４０内容は図示されないメモリ
置換信号により無視される。

第ＳｗＪはメモリサイクルが３サイクルからなる２１１
出力命令の場合を示すタイギングチヤードである。マイ
ク四プロセツ＋３は、試験装置２から与えられた命令コ
ードｄ−に従って、内部レジスタの内容ｄ、および（ｉ
ｔｏをそれぞれアドレス財、＆８に対してＷＲＩＴＥ信
号Ｃに従って出力する。制御回：′ 路１１は、ＷＡＩＴ信号ｑを用いてマイクロプロセ１１
、、ｌ”ｌ’、’ｌｌ ツサ３をメモリ４オフルＭｉｌ　＊　Ｍｊで一旦停止さ
せ、その時Ｏデータパｘｌｏｏ内容ｄｌ　ｔ　ａｔｏを
データバス入力ゲート１６を介して入力する。この結果
、マイ／Ｈプロ七ツｔ３０内部レジスタｏｆ３ｓｔ−読
み出すことかできる。なお、データｄ９　、　ｄｌＧは
メモリ置換信号Ｈ（図示なし）によって、メ毫り４また
は出力インターフェイス６に書き込まれることはない。

第６図はメモリサイクルが３サイクルからなる２ＩＩ入
力命令の場合を示すタイムチャートである。

マイクロプロセッサ３は、試験装置２から与えられた命
令コードｄｌｌに従って、データの読み込みすイクルＭ
２　＊　Ｍ３へ進む。制御回路１１は、マイクロプロセ
ッサ３ｏＲＥＡＤ信４Ｂに従って、データ出力ゲート１
５から、データ’１２ｔ’１ｍを出力する。この結果、
マイクロプロセッサ３の内部レジスタへデータｄｉｍ　
ｓ　’１３を入力させることができる。

一般に、マイクロプロセッサの内部状態を表わすパラメ
ータとしては、 イ）プログラムカウンタ（ＰＣ） 口）スタックポインタ（ＳＰ）或はデータポインタハ）
アキュムレータおよび汎用レジスタ（以下、単にレジス
タと称する） 二）状態フラグ（Ｃａｒｒｙ　、Ｂｏｒｒｏｗ　、　８
　ｉｇｎ　、Ｐａｒｉｔｙ　。

Ｚｅｒｏ　、割込み禁止フラグ　ｅｔｃ、　）がある。

ところで、第２ｖＡｔ）メモリサイクルＭＩＤにおける
アドレス信号ＡＯ内容町は、マイクロプロセッサ３がこ
れから実行しようとする命令語の書かれている番地、す
なわちメモリサイクルＭ工ｎ□ｉＩ前の命令が終了した
時点におけるプログラムカウンタの内容である。従って
、第２図のメモリサイクルＭよりでアドレスバスの内容
ａｌｔアドレスバス入カデカゲートを介して入力するこ
とでプログラムカウンタの内容を知ることかできる・逆
にプログラムカウンタの設定は、第６図に示されるタイ
ミングでジャンプ命令を実行させればよい。また、レジ
スタの内容は、１イクロプロセツサ３にデータスタック
への格納命令、或はデータの出力命令を実行させること
で知ることができる。第５図は前者の方法による場合で
ある。すなわち、マイクロプロセッサ３は試験装置２か
ら与えられた命令コードｄＩによって、データスタック
への格納を行ない、続くメモリサイクルＭ２　＊　Ｍ３
でそれぞれｄ９゜ｄｌｏを出力するので、データバス入
力ゲー）１６を介してレジスタの内容ｔｉ９ｓ　ｄｌＧ
を読み散ることができる。さらに、メモリサイクルＭ２
において、マイクロプロセッサ３の出力するアドレス信
号Ａの内容ａ７が、データスタックの番地であることか
ら、メモリサイクルＭｚ＆：おいてアドレスバス入力ゲ
ート１４を介して入力することによりスタックポインタ
の内容を知ることができる。逆に、レジスタ、スタック
ポインタの設定は、縞６図に示されるタイミングでレジ
スタ、スタックポインタへのデータロード命令を実行さ
せればよい。また、状態フラグのうち直接外部と入出力
できるものについては、レジスタの場合と同様に、内容
の出力或は設定を行なう。一方、−込み禁止フラグのよ
うに直接外部と入出力でき１．、ないものについては、
鵬４図に示されるタイギン夛でレジスタへの読み出し命
令、或はレジスタからの設定命令等を実行させることで
レジスタと同様の読み出しまたは設定が可能となる。こ
のようにして、マイクロプロ＊ツサＯ１ｌ制御に必要な
マイクロプロセッサの内部状態を読み出す機能、戒は任
意に設定する機畦を被試験装置のハードウェアおよびソ
フトウェアに制約を設けることなく持たせることができ
ｚ０以上のよ５に、この発明によれば、１イクロプｐセ
ツサがそＯ実行すべき命令コードをメモリから読み出す
際に、外部からメモリに代って必要な命令コードを含む
データをマイクロプロセッサに与えてその命令を実行さ
せることにより、マイクロプロセッサの動作を外部から
任意に制御することができる。したがって、被試験装置
であるマイクロプロセッサを、試験装置側から任意に制
御することにより所望の試験を行なうことができる。

また、マイクロプロセッサに対する直接の制御にはＷＡ
　Ｉ　Ｔ信号を使＄スるようにしたため、割込み入力を
用いた場合に；、・、、生ずるハードウェアおよびソフ
トウェア上Φ制約を伴わないという利点を有するもので
ある。また、被試験装置側に必要な回路は、コントロー
ル信号およびアドレスデータバス用インターフェイス回
路のみであるため、実際の製品に対して容易にこの機能
を付加することができ、従って製品そのものを被試験装
置とする試験が可能となる。加えて、上記で付加した回
路は、試験装置による被試験装置のメモリ、或は周辺の
入出力インターフェイスとのデータの授受にモｉｌｌ用
できるほか、ＷＡＩＴ信号は、ソフトウェア試験で有効
なマイクロプロセッサをして命令をｌステップで実行さ
せる機能を持たせる場合等にも利用することができる。

なお、以上ではマイクロプロセッサ応用装置とその試験
装置におけるマイクロプロセッサの制御方式として説明
したが、試験に限らず広義のマイクロプロセッサ制御方
式として有効であり、例えば １）いわゆるマルチ・プロセッサ・システムにおけるプ
ロ七ツサ相互間の通信、制御、２）マイクロプロセッサ
応用装置に対する上位システム或は監視装置等からの制
御、 等にもイ（効である。

【図面の簡単な説明】

第１図はこの発明の爽施例を示すブロック図、第２〜６
図はいずれもこの発明によゐ動作を説明するためのタイ
電ングチャートである。 符号説明 １・・・・・・被試験装置、２・・・・・・試験装置、
３・・・・・・マイクロプロセッサ、４・・・・・・メ
モリ（ＲＯＭ、ＲＡＭ）、５・・・・・・入力インター
フェイス、６・・・・・・出力インターフエイス、７．
１２・・・・・・コントロール信号用インターフェイス
、８・・・・・・アドレスデータバス用インターフェイ
ス、９．１８・・・・・・コントロールパス、１０・・
・・・・アドレスデータバス、１１・・・・・・制御回
路、１３・・・・・・アドレスバス出力ゲート、１４・
・・・・・アドレスバス入力ゲート、１５・・・・・・
データバス出力ゲート、１６・・・・・・データバス入
力ゲート、１７・・・・・・操作・表示部、１９・・・
・・・アドレスデータバス制御信号用ライン、２０・・
・・・・操作・表示用信号ライン、２１・・・・・・信
号用ケーブル代理人　弁理士　並　木　昭　夫 代理人　弁理士　松　崎　　　清 第　五　図 ＠　２　図 ／”１　ｘ　ｅ　　　　　　　　　　　　　　　　Ｍ　
Ｄ　−−−Ａ〜−−−−−Ｃ＝＝コＸ−−−−−−−−
−−−−−−−−−一−−−−−−−−−−−−−−−
−−−−−−−−−−−−−−−Ｃコニ０−−−−−−
−σ■コ０−−−−第　、）　圓 □ＭロＩ＝−→←−−Ｍｌ　−ｅ ゝ、。

Claims (1)

【特許請求の範囲】
1. メモリに記憶された命令またはデータにもとづいて所定
   の処理を行なうディジタル計算機において、皺計算機に
   その起動、停止を制御するための所定の信号と、前記メ
   モリを非選択状態にするメ毫り置換信号とを与えること
   により、所望の命令コードを含むデータを前記メモリに
   かおって外部から４えて計算機を制御するようにしたこ
   とを特徴とするディジタル計算機Ｏ制御ガ式。