JPH03134783A - シングルチップマイクロコンピュータ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、各種の周辺ハードウェアを内蔵したシングル
チップマイクロコンピュータ上で実行されるプログラム
を開発するためのプログラム開発用チップに関する。

〔従来の技術〕

近年、シングルチップマイクロコンピュータの応用範囲
が広がるにつれて、さまざまな応用分野に対応したシン
グルチップマイクロコンピュータの開発が行われている
。

一般に、シングルチップマイクロコンピュータ上で動作
するプログラムの開発は、プログラムの実行動作をシン
グルチップマイクロコンピュータと同一に行なう事がで
き、且つ、プログラムが所定のフローに従って動作して
いるかを確認するために、ある特定アドレスでのプログ
ラム実行の中断機能（以下ブレーク機能と記す。）、そ
の時のメモリ内容の読み出し及び変更機能、プログラム
実行時のＣＰＵの動作を外部で観測するトレース機能等
、プログラムのデバッグを容易に行なえるような機能を
もつプログラム開発支援ツール（以下ＩＥと記す。）が
用いられる。ＩＥ上でこの様な機能を実現するために、
通常のシングルチップマイクロコンピュータの機能に内
部ステータスの出力等のＩＥ用の機能を付加したプログ
ラム開発用のシングルチップマイクロコンピュータ（以
下、エバチップと記す。）が用いられる。

シングルチップマイクロコンピュータは、プログラムの
制御に基づいてデータ処理を行うＣＰＵと、タイマカウ
ンタ、Ａ／Ｄコンバータ、シリアルインタフェース等の
周辺装置から構成されており、シングルチップマイクロ
コンピュータの応用分野はシングルチップマイクロコン
ピュータが内蔵する周辺装置の種類と機能により決定さ
れる。

このため、同一のＣＰＵを用い、周辺装置を各応用分野
に最適なものに変更した、シングルチップマイクロコン
ピュータを開発することにより、各応用分野への製品展
開を行うことが多い。

この結果、各応用分野ごとにシングルチップマイクロコ
ンピュータを開発する場合には、周辺装置のみの相違に
もかかわらず、対応するエバチップを個別に開発する必
要がある。

〔発明が解決しようとする課題〕

以上述べたように、ＣＰＵは同一で周辺機能のみが異な
る場合でも、各応用分野に最適なシングルチップマイク
ロコンピュータをそれぞれ独立に開発する場合には、こ
れに対応するエバチップを開発する必要があるため、開
発に費やされる人的資源や経済的負担が大きくなるとい
う欠点がある。

また、内蔵する周辺装置が発生する割り込みを処理する
割り込み処理プログラムを開発する場合に、従来のエバ
チップには内蔵する周辺装置が割り込み要求を発生する
タイミングを外部で観測する機能がないため、プログラ
ムに不工合が発生した場合に不工合の原因の特定、修正
が容易にできないという欠点がある。

〔課題を解決するための手段〕

本発明によるシングルチップマイクロコンピュータは、
ＣＰＵと複数の周辺装置を単一半導体基板上に集積して
おり、複数の周辺装置はそれぞれ周辺選択信号を有し、
周辺選択信号の値に応じてＣＰＵによる書き込み読み出
し処理を制御し選択判別信号を出力する周辺選択手段と
、周辺選択信号の値に応じて周辺装置が出力する割り込
み要求信号と外部入力信号を選択しＣＰＵに割り込み要
求信号と外部端子からの入力信号のどちらかを出力する
信号選択手段と、選択判別信号の制御によりシングルチ
ップマイクロコンピュータ外部の周辺装置とＣＰＵ間で
データ転送を行う入出力手段を有していることを特徴と
している。

それに加え、周辺選択手段の値に応じ、周辺装置が出力
する割り込み要求信号を外部端子から出力する事を特徴
としている。

すなわち、本発明に基づくエバチップは、ＣＰＵと各種
周辺装置を内蔵し、エバチップ外部の周辺装置とデータ
の入出力を行う機能を持つと共に、周辺選択信号により
必要な周辺装置のみを選択し、必要とされない周辺装置
が出力する割り込み要求信号をエバチップ外部の周辺装
置からの割り込み要求信号と切り替える機能を有してい
る。

〔実施例１〕 次に、本発明の第１の実施例について図面を参照して説
明する。

第１図は本発明に基づくエバチップのブロック図である
。エバチップ１００は、プログラムの制御に基づきデー
タの処理を行うＣＰＵ　１０　］と、タイマカウンタ、
シリアルインタフェースなどの周辺装置である５ＦＲＡ
Ｉ　Ｏ２，５ＦＲＢ１０３と、エバチップ１００とチッ
プ外部の周辺装置とのインタフェース回路である５ＦＲ
ＩＦ　１０５割り込み要求切り替え回路（以下、ＩＮＴ
ＳＥＬと記す。）１０６を含み、ＣＰｔＪ　Ｉ　Ｏ１、
５ＦＲＡ１０２，５ＦＲＢ１０３，５ＦＲＩＦ１０５は
、ＳＦＲバス１０７で相互に接続されている。

５ＦＲＩＦ１０５は、チップ外部にＦＲＤ信号１１０、
ＦＷＲ信号１１１．ＦＡＬＥ信号１１２を出力し、ＦＡ
Ｄバス１０８を経由してチ、７プ外部の周辺装置とデー
タの入出力を行う。

ＣＰＵ　ｌ　０１からは周辺装置５ＦＲＡ１０２゜５Ｆ
ＲＢ１０３にリード制御信号として５ＦＲＲＤ信号１１
３．ライト制御信号として５ＦＲＷＲ信号１１４．及び
ＳＦＲバス１０７上のアドレス情報のラッチタイミング
を指定する５ＦＲＡＬＥ信号１１５が出力されている。

５ＦＲＡＩＯ２，５ＦＲＢ１０３は５ＦＲＩＦ１０５に
対し、自身が選択されているかを示す選択判別信号１１
６，１１７を出力し、ＩＮＴＳＥＬ１０６に対しては、
タイマカウンタのオーバーフロー、シリアル送受信の終
了等に伴う、割り込み要求信号１１８，１１９（以下、
それぞれＩＮＴＡ。

ＩＮＴＢと記す。）を出力している。

また、エバチップ１００の外部から、割り込み要求信号
１２０，１２１　（以下、それぞれＥＩＮＴＡ。

ＥＩＮＴＢと記す。）がＩＮＴＳＥＬ１０６に、周辺選
択信号１２２，１２３が５ＦＲＡＩＯ２，５ＦＲＢ１０
３とＩＮＴＳＥＬ１０６に入力している。

また、ＩＮＴＳＥＬｌ　０６は、ＣＰＵｌ０Ｉに対し、
割り込み要求信号１２４，１２５　（以下、それぞれＩ
ＮＴＲＱＡ、ＩＮＴＲＱＢと記す、）を出力している。

次に、周辺装置１ｆｓＦＲＡ　１０２．５ＦＲＢ　１０
３の詳細な構成を説明する。５ＦＲＡ１０２と５ＦＲＢ
１０３は類似構成のため、ここでは、５ＦＲＡ１０２を
例に第２図を用いて説明する。

アドレス判別回路１３０は、ＳＦＲバス１０７上に出力
された、周辺アドレス情報と予め設定されている自身の
アドレス値を比較し、一致した場合は１をその他の場合
は０を第１のＡＮＤゲート１３１に出力する。

第１のＡＮＤゲート１３１では、アドレス判別回路１３
０の出力と周辺選択信号１２２との間で論理積をとり、
周辺選択信号１２２がアクティブである１の時は、アド
レス判別回路１３０の出力を有効にし、周辺選択信号１
２２が００時はアドレス判別回路１３０の出力にかかわ
らず常に０を出力する。

アドレスラッチ１３２は第１のＡＮＤゲート１３１の出
力を５ＦＲＡＬＥ信号１１５に同期して取込み保持する
。アドレスラッチ１３２の出力は選択判別信号１１６と
して５ＦＲＩＦ１０５に出力される。

第２のＡＮＤゲート１３３．第３のＡＮＤゲト１３４は
アドレスラッチ１３２の出力でそれぞれ５ＦＲＲＤ信号
１１３，５ＦＲＷＲ信号１１４を選択し、アドレスラッ
チ１３２がアクティフ゛１′′の場合にはそれぞれ５Ｆ
ＲＲＤ信号１１３゜５ＦＲＷＲ信号１１４を有効にする
。

この結果、周辺選択信号１２２がＯの時は、アドレスラ
ッチ１３２の出力は常にＯとなり、第２のＡＮＤゲート
１３３．第３のＡＮＤゲート１３４は５ＦＲＲＤ信号１
１３，５ＦＲＷＲ信号１１４を選択せず、５ＦＲＡに対
するＣＰＵ　Ｉ　Ｏｌのアクセスは無効となる。

次に、５ＦＲＩＦ１０５の詳細な構成を第３図を用いて
説明する。

５ＦＲＡＩ　０２，５ＦＲＢ　１０３から出力された選
択判別信号１１６，１１７は、ＮＯＲケート′１４０に
入力している。その出力が第４．第５．第６のＡＮＤゲ
ート１４１，１４２，１４３に入力しＦＲＤ信号１１０
．ＦＷＲ信号１１１．ＦＡＬＥ信号１１２の制御を行う
。

また、第４のＡＮＤゲー）１４１の出力であるＦＲＤ信
号１１０は、出力ドライバ１４４．入力ドライバ１４５
の制御を行い、ＦＲＤ信号１１０が“１″の時に入力ド
ライバ１４５は、ＯＮ状態となりＦＡＤバス１０８上の
データをＳＦＲバス１０７上に取込み、ＦＲＤ信号１１
０が０“の時に出力ドライバ１４４がＯＮ状態となりＳ
ＦＲバス１０７上のデータをＳＡＤバス１０８に出力す
る。

この結果、選択判別信号１１６，１１７が共に０の場合
、５ＦＲＩＦ１０５は、ＣＰＵｌ０Ｉが周辺装置へのデ
ータアクセスを行うと、エバチップ１００の外部とデー
タの転送処理を行う。

次に、ＩＮＴＳＥＬｌ　０６の詳細な構成を第４図を用
いて説明する。

ＩＮＴＳＥＬｌ　０６は、５ＥＬＡＩ　５０，５ＥＬＢ
１５１からなる。

５ＥＬＡ１５０は、周辺選択信号１２２が”１°。

の時ＩＮＴＡ１１８を、”０゛の時ＥＩＮＴＡ１２０を
選択し、ＩＮＴＲＱＡｌ　２４として出力する。

５ＥＬＢ１５１は、周辺選択信号１２３が“１°゛の時
ＩＮＴＢ１１９を、Ｏ＋＋の時ＥＩＮＴＢ　１２１を選
択し、ＩＮＴＲＱＢＩ　２５として出力する。

第５図は、本発明に依るエバチップ１００を用いて、エ
ミュレーションを行う場合のシステムの構成例である。

周辺チップ５ＦＲＣ１６０はエバチップＩＣｌ０の内蔵
する周辺装置５ＦＲＡ１０２，５ＦＲＥ１０３とは異な
る機能を持つ周辺装置を内蔵した集積回路である。５Ｆ
ＲＣ１６０は、ＦＡＤバスＩ０８゜ＦＲＤ信号１１０．
ＦＷＲ信号１１１．ＦＡＬＥ信号１１２でエバチップ１
００に接続されている。

また、５ＦＲＣ１６０から出力される割り込み要求信号
は、エバチップ１００のＥＩＮＴＢ信号１２１に接続し
ている。

次に、本発明の第１の実施例Ωエバチップを用いて、周
辺装置５ＦＲＡ１０２と、周ヘチッフ５ＦＲＣ１６０が
内蔵する周辺装置は内蔵するが、周辺装置５ＦＲＢ１０
３は内蔵しないシングルチップマイクロコンピュータの
エミュレーションを行う場合の動作を説明する。

第５図において、周辺選択信号１２２にパ１″°を、周
辺選択信号１２３に“Ｏ″を入力する。５ＦＲＢ１０３
内の第１のＡＮＤゲート１３１は、周辺選択信号１２３
がＯ”であるため、アドレス判別回路１３０の出力にか
かわらず常に０となる。このため、ＣＰＵ　１０１が、
５ＦＲＢに対するデータアクセスを行った場合、選択判
別信号１１６゜１１７はともにＯとなり、５ＦＲＩＦ１
０５は、ＦＡＤバス１０８を介して、５ＦＲＣ１６０に
対しデータ転送を行う。また、ＩＮＴＳＥＬＩ　Ｏ６は
、５ＦＲＡ１０２が出力するＩＮＴＡＩ　ｌ　８と５Ｆ
ＲＣ１６０に接続するＥＩＮＴＢ１２１を選択し、ＣＰ
Ｕ　ｌ　０１に対し出力する。この結果、第５図のシス
テムで５ＦＲＡＩＯＩと周辺装置５ＦＲＣ１６０を内蔵
するシンクルチップマイクロコンピュータと同一の動作
を行わせることができる。

以上述べた構成のエバチップを用（・、周辺選択信号を
操作すると共に、エバチップ外部に新たな周辺装置を接
続することにより、ＣＰＵが同一で周辺装置だけが異な
るシングルチップマイクロコンピュータのエミュレーシ
ョンを行うことが可能となる。

〔実施例２〕 次に、本発明の第２の実施例について第６図を参照して
説明する。

第１の実施例では周辺装置への選択信号をエバチップ外
部から入力しているのにだいし、第２の実施例ではエバ
チップ内部に周辺装置選択用のモードレジスタを内蔵し
ている。

第６図は本発明に基づくエバチップのブロック図である
。エバチップ２００は、周辺選択信号２２２．２２３が
エバチップ外部から入力しているかわりに、エバチップ
２００内部のモードレジスタ２２６から出力している点
以外は、第１の実り恒例の第１図と同じ構成である。

モードレジスタ２２６はＳＦＲハス１０７に接続されて
おり、ＣＰＵｌ０Ｉからは、５ＦＲＷＲ信号１１４と５
ＦＲＡＬＥ信号１１５が入力しており、命令によりＣＰ
Ｕｌ０Ｉより書き込むことにより、周辺選択信号２２２
，２２３を制御することが可能となっている。

これにより、エバチップの立上げ時に、命令によりモー
ドレジスタ２２６の設定を行うことにより、周辺選択信
号２２２，２２３の値を制御し、必要な周辺装置を選択
し、エバチップ外部にエバチップでエミュレーションを
行うのに不足している周辺装置を内蔵する周辺チップを
、ＦＡＤバス１０８、ＦＲＤ信号１１０．ＦＷＲ信号１
１１゜ＦＡＬＥ信号１１２に、周辺チップから出力され
る割り込み要求信号をエバチップ２００のＥＩＮＴＡ信
号１２０、又はＥＩＮＴＢ信号１２１に接続することに
より、第１の実施例と同様に、周辺装置のみが異なるシ
ングルチップマイクロコンピュタのエミュレーションを
行うことができる。

〔実施例３〕 本発明の第３の実施例におけるエバチップは、第１．第
２の実施例で述べた各周辺装置に対する周辺選択信号に
よりエバチップ内部の周辺装置が出力する割り込み要求
信号と外部割り込み要求端子から入力される割り込み要
求信号を選択しＣＰＵに対し出力する機能以外に、周辺
選択信号がエバチップ内部の周辺装置を選択している場
合にエバチップ内部の周辺回路が出力する割り込み要求
信号を外部割り込み要求端子から出力する機能を新規に
追加している。

次に、本発明の第３の実施例について図面を参照して説
明する。

第７図は本発明に基づくエバチップのブロック図である
。エバチップ３００は、割り込み要求信号ＥＩＮＴＡ３
２０．ＥＩＮＴＢ３２１に割り込み要求信号ＩＮＴＡＩ
　１８．ＩＮＴＢｌ　１９の値を出力する機能がＩＮＴ
ＳＥＬ３０６に追加された点と、それに伴い、割り込み
要求信号ＥＩＮＴＡ３２０、ＥＩＮＴＢ３２１が、エバ
チップ外部からの入力専用信号であるかわりに、入出力
信号となっている点以外は、第１の実施例の第１図と同
じ構成である。

本実施例に於けるＩＮＴＳＥＬ３０６の詳細な構成を第
８図を用いて説明する。

５ＥＬＡＩ　５０，５ＥＬＢ　１５１は、第１の実施例
と同一のため説明を省略する。

バッファ３５２，３５３は、それぞれ周辺選択信号１２
２，１２３が“１′”の時にＯＮ状態となり、ＩＮＴＡ
Ｉ　１８．ＩＮＴＢ　１１９上のデータをそれぞれＥＩ
ＮＴＡ３２０．ＥＩＮＴＢ３２１を経由して、エバチッ
プの外部に出力する。ＩＮＴＡ３２０、ＥＩＮＴＢ３２
１を経由して、エバチップの外部に出力する。

また、周辺選択信号１２２，１２３がパＯ゛の時は、Ｅ
ＩＮＴＡ３２０．ＥＩＮＴＢ３２１は外部から入力され
たデータを保つ。

この結果、実施例１と同様に、周辺チップを外部に接続
し、周辺選択信号１２２，１２３の値を操作することに
より、周辺装置のみが異なるシングルチップマイクロコ
ンピュータのコンピュータのエミュレーションを行うこ
とができる以外に、周辺選択信号１２２，１２３が°゛
１°′、即ち、エバチップ内部の周辺装置５ＦＲＡ　１
０２，５ＦＲＢ１０３を使用している場合の、周辺袋ｆ
ｉ　Ｓ　Ｆ　ＲＡｌＯ２，５ＦＲＢ１０３からの割り込
み要求の発生タイミングのモニタ機能を、エバチップに
新たな専用端子を設けることなく、ＥＩＮＴＡ３２０゜
ＥＩＮＴＢ３２１上のデータを監視することで実現でき
る。このように、ＣＰＵの命令実行とは非同期に発生す
る周辺装置からの割り込み要求を外部でモニタする機能
を付加することにより、ユーザーが周辺装置からの割り
込み要求に対応する割り込み処理プログラムの開発を行
なう場合のテバッグが容易になり、フログラムの開発効
率を向上させることができる。

〔発明の効果〕

以上述べた様に、本発明に基づくエバチップを用いるこ
とにより、周辺装置が異なるシングルチップマイクロコ
ンピュータに対しても、木エバチップが内蔵しない周辺
装置のみを含むチップのみを新規開発するだけで、エミ
ュレーションが可能であるため、エバチップ開発に要す
る開発工数及び開発費用を最低限度にまで削減すること
ができる。

また、周辺選択信号が内部の周辺装置を選択したときに
、内部周辺装置の割り込み要求信号を外部割り込み端子
から出力する機能を付加することにより、新たな端子を
設けることなく、外部で割り込み要求をモニタすること
を可能にしており、この結果、割り込み処理プロクラム
のデパックを行なうことを容易にし、プログラムの開発
効率を向上させることができる。

【図面の簡単な説明】

第１図は本発明に基づく第１の実施例のエバチップのブ
ロック図、第２図は第１実施例の周辺装置のブロック図
、第３図は第１実施例の５ＦＲＩＦのブロック図、第４
図は第１実施例のＩＮＴＳＥＬのブロック図、第５図は
本発明に基づくエバチップを用いたシステム構成例、第
６図は本発明に基づく第２実施例のエバチップのブロッ
ク図、第７図は本発明に基づく第３実施例のエバチップ
のフロック図、第８図は第３実施例のＩＮＴＳＥＬのブ
ロック図である。 １００・・・・・・エバチップ、１０１・・・・・・Ｃ
ＰＵ、１０２・・・・・・５ＦＲＡ、１０３・・・・・
・５ＦＲＢ、１０５・・・・・・５ＦＲＩＦ、１０６・
・・・・・ＩＮＴＳＥＬ、１０７・・・・・・ＳＦＲバ
ス、１０８・・・・・・ＦＡＤバス、１１０・・・・・
・ＦＲＤ信号、１１１・・・・・・ＦＷＲ信号、１１２
・・・・ＦＡＬＥ信号、１１３・・・・・・５ＦＲＲＤ
信号、１１４・・・・・・５ＦＲＷＲ信号、１１５・・
・・・５ＦＲＡＬＥ信号、１１６．１１７・・・・・・
選択判別信号、１１８・・・・・・ＩＮＴＡ、１１９・
・・・・・ＩＮＴＢ、　１２０・・・・・・ＥＩＮＴＡ
、　１２１・・・・・・ＥＩＮＴＢ、１２２，１２３・
・・・・・周辺選択信号、１２４・・・・・・ＩＮＴＲ
ＱＡ、　１２５・・・・・・ＩＮＴＲＱＢ、１３０・・
・・・・アドレス判別回路、１３１・・・・・・第１の
ＡＮＤゲート、１３２・・・・・・アドレスラッチ、１
３３・・・・・第２のＡＮＤゲート、１３４・・・・・
・第３のＡＮＤゲート、　１４０・・・・・・ＮＯＲゲ
ート、　１４１・・・・・・第４のＡＮＤゲート、１４
２・・・・・・第５のＡＮＤゲート、１４３・・・・・
・第６のＡＮＤゲー）、１４４・・・・・・出力ドライ
バ、１４５・・・・・を入力ドライバ、１５０・・・・
・・５ＥＬＡ、１５１・・・・・・５ＥＬＢ、１６０・
・・・・・５ＦＲＣ１２００・・・・・・エノミチップ
、２２２，２２３・・・・・周辺選択信号、２２６・・
・・・・モードレジスタ、３００・・・・・・エバチッ
プ、３２０・・・・・・ＥＩＮＴＡ、３２１・・・・・
・ＥＩＮＴＢ、３５２，３５３・・・・・・バッファ。

Claims (2)

【特許請求の範囲】
1. （１）ＣＰＵと複数の周辺装置を単一半導体基板上に集
   積したシングルチップマイクロコンピュータに於いて、 周辺選択信号の値に応じて前記ＣＰＵによる前記複数の
   周辺装置への書き込み読み出し処理を制御し選択判別信
   号を出力する周辺選択手段と、前記周辺選択信号の値に
   応じて前記周辺装置が出力する割り込み要求信号と外部
   端子からの入力信号を選択し前記ＣＰＵに前記割り込み
   要求信号と前記外部端子からの前記入力信号のどちらか
   を出力する信号選択手段と、前記選択判別信号の制御に
   より前記シングルチップマイクロコンピュータ外部の周
   辺装置と前記ＣＰＵ間でデータ転送を行う入出力手段を
   有することを特徴とするシングルチップマイクロコンピ
   ュータ。
2. （２）前記周辺選択信号の値に応じ、前記周辺装置が出
   力する前記割り込み要求信号を前記外部端子から出力す
   る事を特徴とする特許請求の範囲第１項記載のシングル
   チップマイクロコンピュータ。