JPH02144634A - エバリエーションチップ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はエバリエーションチップに関し、特に異なる周
辺機能を内蔵した製品群をエミュレート可能なエバリエ
ーションチップに関する。

〔従来の技術〕

近年、マイクロコンピュータ（以下°゛マイコンパす）
の応用範囲がますます広がるにつれ、さまざまな応用分
野に適応したマイコンの開発が行なわれている。

一般に、マイコンはその基本的な動作を制御する中央処
理袋！（ＣＰＵ）と、特定の機能を実行する周辺回路か
ら構成され、マイコンの最適応用分野は、周辺回路が内
蔵する機能と種類により決定する場合が多い。

従って、同一のＣＰＵを用いて応用分野に対応した周辺
回路を組み込むことにより、ｉ適なマイコンの開発を行
なっている。

エバリエーションチップ（以下“エバチップ°”と称す
）は、ニーサシステムのエミュＬ−”ｗヨン及び、ユー
サプロク“ラムのデバッグを行なうために開発するチ・
ツブである。開発中のプログラムを実行しながら内部情
報をエバ千・ツブ外部に出力するごとにより、実際のマ
イコンチップ（以下゛′ターゲットチップ“と称す）の
動作をエミュレーションする機能を有する。

一般に、シングルチップマイコンの製品展開を行なう際
には、ユーザプログラムの実行を制御するＣＰＵは共通
であり、その内蔵周辺機能を変更することにより製品の
展開を行なう。

従って、本来ならば各製品ごとにエバチップを開発すべ
きであるが、開発費及び工数が大きくなるため、各製品
ごとにエバチップを開発することは実際には行なわれず
、ターゲットチップと同一のＣＰＵおよびエミュレーシ
ョンに必要な機能のみを内蔵したエバチップと、各周辺
機能のみを内蔵した集積回ｎ＜以下゛周辺チップ″と称
す）を別々に開発し、各製品に応じて周辺チップのみを
新規開発することにより、エバチップと周辺チップの組
合せて本チップのエミュレーションを行なっている。

以」−述べたようなエミュレーション方法に従−）で開
発したエバチップとして、日本電気の）ノＰ　Ｄ７８２
０９がある。

以下、第５図を用いてエバチップの構成及び動作を説明
する。

第５図はμＰＤ７８２０９を用いたエミュレーションの
構成図であり、エバチップ１は、本チップと同一のＣＰ
Ｕ及びエミュし一ジョンに必要な機能を内蔵［７たエバ
チップである。

周辺チップ３，４は各製品に対応した周辺機能を内蔵し
た集積回路で、エバチップ］は周辺制御信号５，６とエ
ミュレーションバス５を介してアクセスする。

プログラムメモリ２は開発中のプログラムを格納するメ
モリで、エバチップ１はプログラムアドレスバス７およ
びプログラムデータバス８を介し７てアクセスを行なう
。

エバチップ１は、プログラムメモリ２からフェッチした
命令に従って周辺チップ３へのアクセスを行なう時、エ
ミュレーションバス５と周辺制御信号６によって周辺チ
・ツブ３に対してアクセスを行なう。

以上のように、ＣＰＵ機能をエミュレートするエバチッ
プ１と周辺機能をエミュレートする周辺チップ３，４に
よりターゲットチップのエミュレーションを行なう。

〔発明が解決しようとする課題〕

上述し１．たように、周辺機能を内蔵せずＣＰＵ機能の
みのエミュＩノージョンを行なうエバチップでは、エバ
千・ツブと周辺機能を内蔵し７た周辺チップとを組み合
わせてターゲラトチ・ツブのエミュレーションを行なう
ため、各製品ごとに周辺チップを開発する必要があり、
新たな製品を開発するごとに、新たな周辺チップを開発
しなげればならないため、開発費及び開発工数が増大し
てしまうという欠点がある。

〔課題を解決するための手段〕

本発明のエバリエーションチップの構成は、中央処理装
置及びエミュ１．−ジョン動作を制御するエミュレーシ
ョン制御回路を内蔵するエミュレーションチップにおい
て、１個以上の周辺回路と、前記エミュレーションチッ
プの動作の指定を行なうモードレジスタと、このモード
レジスタのデータに応じて前記周辺回路の動作状態２を
切りかえる周辺制御信号発生手段を有し、その周辺制御
信号を前記エバリヱーションチップ外部に出力する外部
端子並びに前記周辺細路をアクセスするための周辺バス
信号発生手段を有し、その周辺バス信号を前記エバリエ
ーションチップ外部に入出力する外部端子を備え、前記
中央処理装置が前記エバリエーションチップ外部にもア
クセスすることを特徴とする。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図は本発明に係るエバチップの第１の実施例のブロ
ック図である。

第１図は、ＣＰｔＪ　１０．モードレジスタ２１を内蔵
したエミュレーション制御口ＦＩ！４２０と、アドレス
空間の特定の領域にマツピングされている周辺回路３０
．３１と、バッファ４０．４１と、内部バス５０と、周
辺バス５１と、周辺制御信号６０．６１で構成されてい
る。

モードレジスタ２１は、エバチップの動作指定を行なう
レジスタで、複数のビットで構成されている。

周辺選択信号６０．６１は、モードレジスタ２１の設定
により、それぞれ周辺回路３０．３１を選択する信号で
ある。

第２図は、モードレジスタ２１の構成と周辺選択信号６
０．６１との関係図である。

モードレジスタの第１のビットを“１′′にセットする
と、周辺選択信号６０が“１”にセットされ、周辺回路
３０が選択される。

逆に、モードレジスタの第１のビットを°′０”にリセ
ットすると、周辺選択信号６０が０″になり、周辺回路
３０は選択されない。

同様に、モードレジスタの第２のビットをセットすると
周辺選択信号６１が“１”になり、周辺回路３１が選択
される。

また、モードレジスタの第２のビットを°゛０“にリセ
ットすると、周辺選択信号６１が“０″になり、周辺回
路３１は選択されない。

一般に、単一のエバチップでもって複数の製品のエミュ
レーションが可能な場合、ユーザプログラムのエミュレ
ーションを実行する前に、ターゲット製品に応じて、メ
モリ容量、動作モー１〜を設定（以下゛エミュレーショ
ンモードの設定′°と称す）するが、モードレジスタ２
１の設定は上記エミュレーションモードの設定時に行な
う。

次に、本発明に係るエバチップの第１の実施例の動作を
第１図を用いて説明する。

周辺回路３０は内蔵するが、周辺回路３１は内蔵しない
製品のエミュレーションを行なう場合を述べる。

エバチップ１に電源電圧が供給された直後は、モードレ
ジスタの第１及び第２のビット共にＯ”に設定され、周
辺回路３０．３１共に選択されない９そこで、エミュレ
ーションモードの設定時にモードレジスタの第１のビッ
トが“１″に、第２のビットが“０”になるようにモー
ドレジスタ２１を設定する。この時、周辺選択信号６０
が“１”に、周辺選択信号６１が“０”になり、周辺回
路３０が選択され、周辺回路３１は選択されない。

このようにして、周辺回路３０は内蔵するが、周辺回路
３１は内蔵しない製品のエミュレーションを行なう設定
ができる。

同様にモードフラグの第１のビットが°゛０″に、第２
のビットが”′１′°になるようにモードレジスタ２１
を設定すると、周辺回路３０は内蔵されていないが周辺
回路３１は内蔵されている製品のエミュレーションを行
なう設定ができ、モードフラグの第１のビットが１″に
、第２のビットが″１′′になるようにモードレジスタ
２１を設定すると、周辺回路３０１周辺回路３１が共に
内蔵されている製品のエミュレーションを行なう設定が
できる。

以上述べたように、単一チップのみでターゲットチップ
のエミュレーションが可能であることにより、周辺チッ
プを開発する必要がないため、開発費および開発工数を
削減することができ、また、エミュレーション装置上で
エミユレーション用チップの実装面積を削減することが
できる効果がある。

本実施例１では、２個の周辺回路を内蔵する例を用いて
説明したが、１個の周辺回路を内蔵する場合、及びモー
ドレジスタを構成するビット数を増やすことで２個以上
の周辺回路を内蔵する場合にも適用できる。

第３図は本発明に係るエバチップの第２の実施例を用い
たターゲットチップのエミュレーション構成例であり、
プログラムメモリ２とプログラムアドレスバス７とプロ
グラムデータバス８と、エミュレーションバス５は第５
図に示す従来例と同様である。

周辺チップ８０は、周辺回路３０．３１とは異なる機能
を内蔵する集積回路で、エバチップ１はエミ：ｌ−Ｌ／
−ショシパス５を介し、てアクセス゛することかできる
。

第・１図は本発明に係るエバチップの第２の実施例のフ
ロッ′／図てあり、ＣＰ　Ｕ　１０と、エミュレーシジ
ン制御回路２０と、モートレジスタ２１と、周辺に１路
１３０．１Ｅ３１と、バッファ４０．＝１１と、内部ハ
ス５０と、周辺ハス５１と、周辺選択信号６０、６１は
第１の実施例と同様である。

第・１図は第１図に対し外部端子７０．７１．７２を加
えた構成である。

外部端子７０は、周辺選択信号６０を外部に出力する端
子で、夕［部で周辺制御信号９０に接続されている。外
部端子７１は周辺選択信号６１を外部に出力する端子で
、外部で周辺制御信号９１に接続されている。外部端子
７２は周辺バス５］を外部に入出力する端子で、外部で
エミュレーションバス５に接続されている。

次に、本発明に係るエバチップの第２の実施例の動作を
説明する。

周辺回路３０と周辺チップ８０が内蔵している周辺機１
止は内蔵するか、周辺回路３１は内蔵しない製品のエミ
ュレーションを行なう場合につい゛Ｃ第３および第７１
図を用いて述へる。

周辺チップ８０は周辺回路３１と同しアドレス空間にマ
ツピングされており、周辺制御信号９Ｑか“１゛で周辺
制御信号９１が゛”　０　”の時に選択される。

まず、ＣＰ　ｔＪの命令によりモードレジスタの第１の
ビットを１°゛ｌこ、第２のピッｌへを′（ビに設定す
る。モードレジスタの第１のビットか”　１　”である
ことにより、周辺’＞Ｈ択信号００と周辺制御信号９０
が共に“１′′になり、周辺回路３０が選択される。モ
ードレジスタの第２のビットが″０“°であることによ
り、周辺選択に１３号６１と周辺制御信号９１が”　ｏ
　”になり、ＣＰＵの命令により周辺回路３１と周辺チ
・ツブ８０がマツプされるアドレスをアクセスすると、
周辺回路３１か選択されず周辺チップ８０が選択される
。

つまり、プログラムメモリ２からフェッチ１７た命令が
周辺回路３１と周辺チップ８０がマツプされたアトＬ・
スへのアクセス命令であると、ＣＰＵ１０は周辺ハス５
１とエミュレーションバス５を介して周辺チップ８０ヘ
アクセスを行なう。

辺上述べた例は、周辺回路３０と周辺チップ８０が内蔵
し、ている周辺機能は内蔵するが、周辺回路３１は内蔵
しない製品のエミュレーションを行なう場合についてで
あるが、モードレジスタの第１のピッ１〜を“１°゛に
、第２のビットを°１”。

に設定すれは、周辺回路３０．３１および周辺回路３０
．３１と異なるアドレスにマツピングされた周辺チップ
の機能を内蔵する製品のエミュレーションを行なうこと
ができる。

り上のように、エバチップ１から周辺選択信号及び周辺
バスをエバチ・ンプ外部に出力することにより、エバチ
ップに内蔵していない周辺機能を内蔵する製品のエミュ
レーションを５エバチツプに内蔵していない周辺チップ
のみを開発するたけて行なえζ・のて、開発費及び工数
を最低限度とすることか可能である。

寸な、エバチップ内の周辺機能と同一のアドレスにマツ
ピングされたエバチップ内２周辺機能と異なる周辺機能
に対しても、エミュレーションが容易に可能であるので
、マツピンクアドレスを有効に利用することができる利
点かある。

〔発明の効果〕

以上説明したように本発明に係わるエバチップにおいて
４！、ＣＰＵ機能に加えて周辺回路を内蔵し、周辺選択
信号によってターゲットチップのエミュレーションに必
要な周辺回路のみを選択することにより、様々な周辺機
能を内蔵した製品のエミュレーションが単一のエバチッ
プで可能となるので、対応した周辺チ・ツブを新規開発
する必要がなくなり、ターゲットチップのエミュレーシ
ョユ用チップの開発費及び開発工数を削減できる効果が
ある。

さらに、エバチップから外部に周辺選択信号と周辺バス
を出力する構成とすることにより、エバチップが内蔵さ
れない周辺機能を内蔵する製品に対しても、不足分の周
辺機能を内蔵するチップのみを新規開発するだけでター
ゲットチップの工ミュ［／−ジョンが可能となるため、
ターゲットチップのエミユレーション用チップの開発費
及び開発工数を最低限度にまで削減可能となる効果があ
る。　また、エバチップが内蔵されている周辺回路と同
一のアドレスにマツプした周辺チップを使用したターゲ
ラｌ−チップのエミュレーションも可能であるため、マ
ツピングアドレスを有効に利用することができる効果が
ある。

【図面の簡単な説明】

第１図は本発明の第１の実施例のエバリエーションチッ
プのブロック図、第２図はモードフラグと周辺選択信号
の対応図、第３図は本発明の第２の実施例のエバリエー
ションチップを用いたエミュレーションの構成例の図、
第４図は本発明の第２の実施例のエバリエーションチッ
プのブロック図、第５図は従来におけるエミュレーショ
ン構成例の図である。 １・・・エバチップ、２・・・プログラムメモリ、３゜
４・・・周辺チップ、５・・・エミュレーションバス、
６・・・周辺制御信号、７・・・プロクラムアドレスバ
ス８・・・プロクラムテータバス、１０・・・ＣＰＵ、
２０・・・エミュレーション制御回路、２１・・・モー
ドレジスタ、３０．３１・・周辺回路、４０．４１・・
・ベツファ、５０・・・内部バス、５１・・・周辺バス
、（）０６１・・・周辺選択信号、７０，７１．７２・
・・外部端子、８０・・・周辺チップ、９０．９１・・
・周辺制御信号。

Claims (1)

【特許請求の範囲】
1. 中央処理装置及びエミュレーション動作を制御するエミ
   ュレーション制御回路を内蔵するエミュレーションチッ
   プにおいて、１個以上の周辺回路と、前記エミュレーシ
   ョンチップの動作の指定を行なうモードレジスタと、こ
   のモードレジスタのデータに応じて前記周辺回路の動作
   状態を切りかえる周辺制御信号発生手段を有し、その周
   辺制御信号を前記エバリエーションチップ外部に出力す
   る外部端子並びに前記周辺回路をアクセスするための周
   辺バス信号発生手段を有し、その周辺バス信号を前記エ
   バリエーションチップ外部に入出力する外部端子を備え
   、前記中央処理装置が前記エバリエーションチップ外部
   にもアクセスすることを特徴とするエバリエーションチ
   ップ。