KR940011045B1 - 마이크로 컨트롤 유닛의 인터럽트 백터 어드레싱 방법 - Google Patents
마이크로 컨트롤 유닛의 인터럽트 백터 어드레싱 방법 Download PDFInfo
- Publication number
- KR940011045B1 KR940011045B1 KR1019920006443A KR920006443A KR940011045B1 KR 940011045 B1 KR940011045 B1 KR 940011045B1 KR 1019920006443 A KR1019920006443 A KR 1019920006443A KR 920006443 A KR920006443 A KR 920006443A KR 940011045 B1 KR940011045 B1 KR 940011045B1
- Authority
- KR
- South Korea
- Prior art keywords
- interrupt
- interrupt vector
- program
- memory
- address
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Devices For Executing Special Programs (AREA)
- Bus Control (AREA)
Abstract
내용 없음.
Description
제 1 도는 종래의 발명에 따른 인터럽트 백터 어드레싱 방법의 개략적인 회로도.
제 2 도는 이 발명의 일실시예에 따른 인터럽트 백터 어드레싱 방법의 개략적인 회로도이다.
이 발명은 마이크로 컨트롤러 유닛(Micro Control Unit)의 인터럽트 어드레싱 방법에 관한 것으로, 보다 상세하게는 인다이렉트 인터럽트 백터 어드레스(Indiredct Interrupt Vector Address)가 지정하는 프로그램 메모리내의 데이타를 프로그램으로 라이트 가능(Writable)메모리의 어드레스로 취급하여, 상기 프로그램 메모리가 가리키는 메모리 영역으로 인터럽트 백터를 어드레싱하는 방법에 관한 것이다.
일반적으로, 마이크로 컨트롤러 시스템에서 인터럽트 신호가 발생되는 경우는 다음과 같다.
첫째, 마이크로 컨트롤러 유닛이 메인루틴을 수행하고 있을때 그 마이크로 컨트롤러의 메인 프로그램내에 미리 인터럽트 루틴이 프로그램된 경우 및 그외 주변기기에 인터럽트신호가 발생하는 경우, 둘째, 마이크로 컨트롤러 시스템에서 예기치 못한 돌발사태, 즉 전원의 이상, 메모리, 페리디등 애러발생의 상태가 발생하여 프로그램 수행중단을 요구하는 경우이다.
상기 두가지 경우로 대별하였지만 컨트롤러의 종류에 따라 둘째 경우의 기능은 없는 것이 있다.
종래의 인터럽트 신호처리에 있어서의 인터럽트 백터 발생방법에 따른 구성은 제 1 도에 나타내었다.
제 1 도에 나타난 바와 같이, 인터럽트 발생회로(1)로부터 출력된 인터럽트 요구 신호에 의해 중앙처리장치(CPU)의 INT 단자가 세트(로우상태로 됨)되면 중앙처리장치는 인터럽트 승인 신호를 상기 인터럽트 발생회로로 출력한다.
그러면 인터럽트 발생회로는 ROM내에 저장되어 있는 인터럽트 백터를 가리키는 인터럽트 백터 어드레스를 출력한다. 이렇게 지정된 인터럽트 백터가 가리키는 인터럽트 서비스 루틴이 수행된다.
그러나, 상기 종래의 인터럽트 백터 발생방법은 인터럽트 수행 도중에 다른 인터럽트가 들어오는 다중인터럽트인 경우 인터럽트 서비스 루틴이 외부조건, 인터럽트 발생순서등에 따라 동작이 달라지게 되는 조건 테스트 프로그램을 포함하여야 한다.
따라서, 프로그램 사이즈가 커지게 되고 그로 인하여 메인 프로그램 수행속도가 지체되게 된다.
이 발명은 상기 문제점을 해결하기 위한 것으로써, 이 발명의 목적은 작동조건에 따라 인터럽트 백터를 프로그램으로 지정할 수 있는 인터럽트 백터 발생방법에 있다.
이 발명의 다른 목적은 인터럽트 발생시 하드웨어를 이용하여 인터럽트 백터를 발생하여 해당 인터럽트 서비스 루틴을 수행하도록 하는 인터럽트 백터 발생방법에 있다.
상기 목적을 달성하기 위해서, 이 발명은 인터럽트 발생회로로부터 출력되는 간접 인터럽트 백터 어드레스가 지정하는 프로그램 메모리내의 데이타를 프로그램 라이터를 메모리의 어드레스로 취급하여, 상기 프로그램 라이터블 메모리의 어드레스가 지정하는 메모리 영역에서 인터럽트 백터를 얻는 인터럽트 백터 어드레싱 방법을 포함하고 있는 것을 특징으로 한다.
이하, 이 발명의 일실시예를 첨부한 도면을 참조하여 상세히 설명한다. 제 2 도는 이 발명에 따른 일실시예인 인터럽트 백터 발생방법을 수행하는 구성을 개략적으로 나타낸 블럭도이다.
동도면에서, 인터럽트 발생회로(10)는 버스를 통하여 인터럽트 요구 신호 및 그 승인 신호를 주고받을 수 있도록 연결되어 있다. 또한, 프로그램 메모리인 롬(ROM)은 간접 인터럽트 백터 어드레스를 수신하도록 상기 인터럽트 발생회로(10)와 연결되어 있다. 프로그램 라이트가 가능한 메모리는 상기 롬으로부터 출력되는 인터럽트 백터 어드레스를 수신함과 동시에 그 해당 어드레스에 기록된 데이타에 해당하는 인터럽트 백터를 롬으로 출력하도록 연결되어 있다.
이와 같은 구성에 의한 이 발명의 작용 및 효과를 설명하면, 중앙처리장치(20)가 메인 프로그램을 수행하는 중에 인터럽트 발생회로(10)로부터 인터럽트 요구신호가 인터럽트 플립플롭회로를 거쳐 INT단자에 입력되면, 상기 중앙처리장치(20)는 인터럽트 허가신호를 인터럽트 발생회로(10)는 프로그램 메모리인 롬으로 간접 인터럽트 백터 어드레스 신호를 출력한다.
롬(40)은 상기 간접 인터럽트 백터 어드레스를 수신하여 그 어드레스가 지정하는 데이타를 인터럽트 백터 어드레스로 취급하여 프로그램 라이터블 메모리(Program Writable memory)로 출력한다. 프로그램 라이트를 메모리내의 인터럽트 백터는 프로그램머(Programmer)가 임 0로 수정할 수 있으므로 내부 및 외부 조건에 따라 적절히 원하는 서비스 루틴을 지정할 수 있다. 즉, 프로그램 메모리에 인터럽트 서비스 루틴을 여러개 저장해 놓거나, 하나의 인터럽트 서비스 루틴중에서 프로그램 수행시작 포인트를 여러군데로 지정해 놓음으로써 원하는 서비스 루틴의 수행이 가능하게 되는 것이다.
이상 설명한 바와 같이, 이 발명에 따른 인터럽트 백터 어드레싱 방법은 인터럽트 백터를 프로그램머가 임의로 수정 가능하므로 내부 및 외부 조건에 따라 그 값을 프로그램으로 지정하여 다음 수행에 인터럽트 서비스 루틴을 선택할 수 있어 조건 테스트 프로그램이 불필요하게 됨으로써, 수행속도를 증가시킬 수 있는 뛰어난 효과가 있다.
Claims (1)
- 마이크로 컨트롤러 유닛의 인터럽트 어드레싱 방법에 있어서, 인터럽트 발생회로(10)로부터 출력되는 간접 인터럽트 백터 어드레스가 지정하는 프로그램 메모리(40)내의 데이타를 프로그램 라이터를 메모리의 어드레스로 취급하여, 상기 프로그램 라이터를 메모리의 어드레스가 지정하는 메모리의 영역에서 인터럽트 백터를 얻는 마이크로 컨트롤 유닛의 인터럽트 백터 어드레싱 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920006443A KR940011045B1 (ko) | 1992-04-17 | 1992-04-17 | 마이크로 컨트롤 유닛의 인터럽트 백터 어드레싱 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920006443A KR940011045B1 (ko) | 1992-04-17 | 1992-04-17 | 마이크로 컨트롤 유닛의 인터럽트 백터 어드레싱 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930022204A KR930022204A (ko) | 1993-11-23 |
| KR940011045B1 true KR940011045B1 (ko) | 1994-11-22 |
Family
ID=19331929
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920006443A KR940011045B1 (ko) | 1992-04-17 | 1992-04-17 | 마이크로 컨트롤 유닛의 인터럽트 백터 어드레싱 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR940011045B1 (ko) |
-
1992
- 1992-04-17 KR KR1019920006443A patent/KR940011045B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR930022204A (ko) | 1993-11-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4987537A (en) | Computer capable of accessing a memory by supplying an address having a length shorter than that of a required address for the memory | |
| US4870562A (en) | Microcomputer capable of accessing internal memory at a desired variable access time | |
| EP0127440A2 (en) | Integrated circuit device incorporating a data processing unit and a ROM storing applications program therein | |
| KR960011613A (ko) | 데이터 처리장치 | |
| JPH08202563A (ja) | コンピュータシステム | |
| US5339402A (en) | System for connecting an IC memory card to a central processing unit of a computer | |
| GB2216306A (en) | Load and synchronize computer architecture and process | |
| KR940011045B1 (ko) | 마이크로 컨트롤 유닛의 인터럽트 백터 어드레싱 방법 | |
| US5671424A (en) | Immediate system management interrupt source with associated reason register | |
| EP0230536A1 (en) | I/O processor for programmable sequence controller | |
| US5561818A (en) | Microprocessor and data processing system for data transfer using a register file | |
| US7237099B2 (en) | Multiprocessor system having a plurality of control programs stored in a continuous range of addresses of a common memory and having identification registers each corresponding to a processor and containing data used in deriving a starting address of a CPU-linked interrupt handler program to be executed by the corresponding processor | |
| JP2000029508A (ja) | プログラマブルコントローラ | |
| JPH02103643A (ja) | デバッグ用割込発生回路 | |
| KR900015005A (ko) | 링 축소 로직 매카니즘 | |
| JPS6220034A (ja) | プログラム状態語切換制御方式 | |
| JPH0683986A (ja) | シングルチップ・マイクロコンピュータ | |
| JPS63269237A (ja) | マイクロコンピユ−タの開発装置 | |
| JP2591785B2 (ja) | コンピュータ装置 | |
| JPH056280A (ja) | 割り込み制御方式 | |
| JPH0355614A (ja) | 電子機器 | |
| JPH04209046A (ja) | メモリアクセス回路 | |
| JPH0793180A (ja) | マイクロプロセッサ | |
| JPH04344947A (ja) | プログラム制御装置 | |
| JPH01266642A (ja) | メモリ制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20061030 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |