JPH0355614A - 電子機器 - Google Patents
電子機器Info
- Publication number
- JPH0355614A JPH0355614A JP1191771A JP19177189A JPH0355614A JP H0355614 A JPH0355614 A JP H0355614A JP 1191771 A JP1191771 A JP 1191771A JP 19177189 A JP19177189 A JP 19177189A JP H0355614 A JPH0355614 A JP H0355614A
- Authority
- JP
- Japan
- Prior art keywords
- program
- address
- speed
- clock signal
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 10
- 230000000694 effects Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000002457 bidirectional effect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、電子機器、．特に電池駆動の、或いは電池
駆動モードを有する、ポータブルコンピュータのような
電子機器に関する． 〔発明の概要〕 この発明は、電子機器において、処理速度によって区別
される第１、第２のプログラムが格納されるメモリと、
メモリに対し、所望のプログラムに対応するアドレスを
発生するアドレス発生手段と、アドレスに基づいて、所
望のプログラムの種別を検知する検知手段とを有し、検
知手段からの検知出力に基づいてプログラムに対応する
クロック信号の速度に切り替え、アドレス発生手段に供
給するようにしたことにより、メモリに記憶されている
プログラムの実行によることなくプログラムのアドレス
に基づき、クロック信号の速度を切替えることができて
消費電力を低減でき、また、プログラムのステップ数を
増すことのないようにしたものである． 〔従来の技術〕 電池駆動し得る電子機器にあっては、消費電力の低減は
重要な問題である． ところで、このような電池駆動し得る電子機器、例えば
、ポータブルコンピュータでは、一般的に、高機能化が
指向されており、高機能化を実現する一つの手段として
、ＣＰＵを動作させるクロック信号の速度を増すことが
考えられている，ＣＰＵのクロック信号の速度の向上は
、即ち、ポータブルコンピュータの消費電力の増大とな
る。
駆動モードを有する、ポータブルコンピュータのような
電子機器に関する． 〔発明の概要〕 この発明は、電子機器において、処理速度によって区別
される第１、第２のプログラムが格納されるメモリと、
メモリに対し、所望のプログラムに対応するアドレスを
発生するアドレス発生手段と、アドレスに基づいて、所
望のプログラムの種別を検知する検知手段とを有し、検
知手段からの検知出力に基づいてプログラムに対応する
クロック信号の速度に切り替え、アドレス発生手段に供
給するようにしたことにより、メモリに記憶されている
プログラムの実行によることなくプログラムのアドレス
に基づき、クロック信号の速度を切替えることができて
消費電力を低減でき、また、プログラムのステップ数を
増すことのないようにしたものである． 〔従来の技術〕 電池駆動し得る電子機器にあっては、消費電力の低減は
重要な問題である． ところで、このような電池駆動し得る電子機器、例えば
、ポータブルコンピュータでは、一般的に、高機能化が
指向されており、高機能化を実現する一つの手段として
、ＣＰＵを動作させるクロック信号の速度を増すことが
考えられている，ＣＰＵのクロック信号の速度の向上は
、即ち、ポータブルコンピュータの消費電力の増大とな
る。
そこで、このようなポータブルコンピュータに於ける高
機能化と消費電力低減といった要求を満たすための技術
が特開昭６３−１４２１５号公報に開示されている．こ
の技術は、速度の異なるクロック信号の切替え命令をプ
ログラム中に入れておき、クロック信号が低速でよい場
合は、上述の命令の実行によって低速のクロック信号を
選択するものである． 〔発明が解決しようとする課題〕 上述したように、従来の技術では、クロック信号の選択
は、メモリに記憶されているプログラムを実行すること
によって行なわれていた。しかしながら、これによると
、ポータブルコンピュータが、低速処理用のプログラム
の実行の前と後の双方に、クロック信号を切替えるため
の命令を予めプログラムしておかなければならず、ステ
ップ数が増えてしまうという問題点があった．従ってこ
の発明の目的は、プログラムの実行によることなくプロ
グラムのアドレスに基づいて、クロック信号の速度を切
替えることができ、消費電力を低減し得る電子機器を提
供することにある．〔課題を解決するための手段〕 この発明に係る電子機器は、処理速度によって区別され
る第１、第２のプログラムが格納されるメモリと、メモ
リに対し、所望のプログラムに対応するアドレスを発生
するアドレス発生手段と、アドレスに基づいて、所望の
プログラムの種別を検知する検知手段とを有し、検知手
段からの検知出力に基づいてプログラムに対応するクロ
ック信号の速度に切り替え、アドレス発生手段に供給す
るようになした構或としている． 〔作用〕 低速処理用のプログラムがメモリに格納されている． 処理速度が低速でよい時、ＣＰＵから、低速処理用のプ
ログラムに対応するアドレスデータが発生される． このアドレスデータが、プログラムの種別を検知する検
知手段に供給され、この検知手段からの検知出力に基づ
いて、低速処理用のプログラムに対応する速度とされて
いるクロック信号に切替，えられる． この切替えられたクロック信号がＣＰＵに、或いはシス
テムクロックとして供給される．即ち、この発明では従
来、プログラムによって実行されていたクロック信号の
切替えが、低速処理用のプログラムのアドレスデータに
基づいて行なわれている。
機能化と消費電力低減といった要求を満たすための技術
が特開昭６３−１４２１５号公報に開示されている．こ
の技術は、速度の異なるクロック信号の切替え命令をプ
ログラム中に入れておき、クロック信号が低速でよい場
合は、上述の命令の実行によって低速のクロック信号を
選択するものである． 〔発明が解決しようとする課題〕 上述したように、従来の技術では、クロック信号の選択
は、メモリに記憶されているプログラムを実行すること
によって行なわれていた。しかしながら、これによると
、ポータブルコンピュータが、低速処理用のプログラム
の実行の前と後の双方に、クロック信号を切替えるため
の命令を予めプログラムしておかなければならず、ステ
ップ数が増えてしまうという問題点があった．従ってこ
の発明の目的は、プログラムの実行によることなくプロ
グラムのアドレスに基づいて、クロック信号の速度を切
替えることができ、消費電力を低減し得る電子機器を提
供することにある．〔課題を解決するための手段〕 この発明に係る電子機器は、処理速度によって区別され
る第１、第２のプログラムが格納されるメモリと、メモ
リに対し、所望のプログラムに対応するアドレスを発生
するアドレス発生手段と、アドレスに基づいて、所望の
プログラムの種別を検知する検知手段とを有し、検知手
段からの検知出力に基づいてプログラムに対応するクロ
ック信号の速度に切り替え、アドレス発生手段に供給す
るようになした構或としている． 〔作用〕 低速処理用のプログラムがメモリに格納されている． 処理速度が低速でよい時、ＣＰＵから、低速処理用のプ
ログラムに対応するアドレスデータが発生される． このアドレスデータが、プログラムの種別を検知する検
知手段に供給され、この検知手段からの検知出力に基づ
いて、低速処理用のプログラムに対応する速度とされて
いるクロック信号に切替，えられる． この切替えられたクロック信号がＣＰＵに、或いはシス
テムクロックとして供給される．即ち、この発明では従
来、プログラムによって実行されていたクロック信号の
切替えが、低速処理用のプログラムのアドレスデータに
基づいて行なわれている。
この結果、メモリに記憶されているプログラムの実行に
よることなくプログラムのアドレスに基づいて、クロッ
ク信号の速度を切替えることができ、消費電力を低減で
きる．また、プログラムのステップ数を増すことがない
． 〔実施例〕 以下、この発明をポータブルコンピュータに適用したー
実施例について第１図及び第２図を参照して説明する． 第１図の構威に於いて、ＣＰＵＩと、メモリ２とが、双
方向性のバス３により、接続されている。
よることなくプログラムのアドレスに基づいて、クロッ
ク信号の速度を切替えることができ、消費電力を低減で
きる．また、プログラムのステップ数を増すことがない
． 〔実施例〕 以下、この発明をポータブルコンピュータに適用したー
実施例について第１図及び第２図を参照して説明する． 第１図の構威に於いて、ＣＰＵＩと、メモリ２とが、双
方向性のバス３により、接続されている。
バス３は、時分割的にアドレスバスとデータパスの使い
分けがなされているもので、このバス３には、レジスタ
４を介してウインドウコンパレータ５が接続されている
。
分けがなされているもので、このバス３には、レジスタ
４を介してウインドウコンパレータ５が接続されている
。
ＣＰＵＩは、低速処理用のプログラムの実行時、メモリ
２に格納されているアイドリングプログラムＰｒｉのア
ドレスデータＡＤｉを、メモリ２及びレジスタ４に供給
する。また、このＣＰＵＩには、後述のスイッチ回路を
介して処理モードの状況に応じた速度のクロック信号が
供給される。
２に格納されているアイドリングプログラムＰｒｉのア
ドレスデータＡＤｉを、メモリ２及びレジスタ４に供給
する。また、このＣＰＵＩには、後述のスイッチ回路を
介して処理モードの状況に応じた速度のクロック信号が
供給される。
メモリ２は例えばプログラムが格納されたＲＯＭであっ
て、このメモリ２は、第２図に示されるように、例えば
、（００００ Ｈ ， Ｈは１６進表示を意味する）番
地から（７ＦＦＦ Ｈ）番地まで領域Ａとされている．
また、（８０００ Ｈ ）番地から、例えば、（Ａ００
０ Ｈ）番地までは領域Ｂとされ、アイドリングプログ
ラムＰｒｉが格納されている．このアイドリングプログ
ラムＰｒｉは、従来、プログラムの各所に分散されてい
た低速処理用のプログラムが一個所に集中されたもので
ある．そして、例えば、（ＡＯＯＩ ’Ｈ）番地から（
ＦＦＦＦＨ）番地まで領域Ａとされている．尚、このメ
モリ２としては、ＲＡＭ，ＩＣカード等を用いるように
してもよい． スイッチ回路６の端子６ａには低速〔例えば８ＭＨ２
）で低速処理時用のクロック信号ＣＫＬを発生している
クロック発生回路７が接続され、スイッチ回路６の端子
６ｂには高速〔例えば１６ＭＨｚ）で通常処理時用のク
ロック信号ＣＫＨを発生しているクロック発生回路８が
接続されている．次いで作用を説明する。
て、このメモリ２は、第２図に示されるように、例えば
、（００００ Ｈ ， Ｈは１６進表示を意味する）番
地から（７ＦＦＦ Ｈ）番地まで領域Ａとされている．
また、（８０００ Ｈ ）番地から、例えば、（Ａ００
０ Ｈ）番地までは領域Ｂとされ、アイドリングプログ
ラムＰｒｉが格納されている．このアイドリングプログ
ラムＰｒｉは、従来、プログラムの各所に分散されてい
た低速処理用のプログラムが一個所に集中されたもので
ある．そして、例えば、（ＡＯＯＩ ’Ｈ）番地から（
ＦＦＦＦＨ）番地まで領域Ａとされている．尚、このメ
モリ２としては、ＲＡＭ，ＩＣカード等を用いるように
してもよい． スイッチ回路６の端子６ａには低速〔例えば８ＭＨ２
）で低速処理時用のクロック信号ＣＫＬを発生している
クロック発生回路７が接続され、スイッチ回路６の端子
６ｂには高速〔例えば１６ＭＨｚ）で通常処理時用のク
ロック信号ＣＫＨを発生しているクロック発生回路８が
接続されている．次いで作用を説明する。
ＣＰＵＩからバス３に所望のプログラムを読み出すため
のアドレスデータＡＤが出力される。このアドレスデー
タＡＤは、メモリ２及び、レジスタ４を介してウインド
ウコンパレータ５に供給される． ウインドウコンパレータ５には、基準アドレス発生回路
９から、アイドリングプログラムＰｒｉのアドレスデー
タＡＤｉの上限値〔例えば、ＡＯＯＯＨ〕と下限値〔例
えば、８０００８ ）が供給されており、上述のアドレ
スデータＡＤが、アイドリングプログラムＰｒｉのアド
レスデータＡＤｉの上限値と下限値の範囲内に入るか否
かが検出される。
のアドレスデータＡＤが出力される。このアドレスデー
タＡＤは、メモリ２及び、レジスタ４を介してウインド
ウコンパレータ５に供給される． ウインドウコンパレータ５には、基準アドレス発生回路
９から、アイドリングプログラムＰｒｉのアドレスデー
タＡＤｉの上限値〔例えば、ＡＯＯＯＨ〕と下限値〔例
えば、８０００８ ）が供給されており、上述のアドレ
スデータＡＤが、アイドリングプログラムＰｒｉのアド
レスデータＡＤｉの上限値と下限値の範囲内に入るか否
かが検出される。
アドレスデータＡＤが、アイドリングプログラムＰｒｉ
のアドレスデータＡＤｉの上限値と下限値の範囲内（即
ち、８０００Ｂ≦ＡＤ≦ＡＯＯＯＨ）に入ることが検出
された時にのみ、例えば、ハイレベルのスイッチ制御信
号Ｓｃが、スイッチ回路６に出力される． 上述のハイレベルのスイッチ制御信号Ｓｃが、スイッチ
回路６に供給されると、スイッチ回路６では端子６Ｃ、
６ａが接続され、低速のクロック信号ＣＫＬが選択され
、ＣＰＵ１に供給される。またこの低速のクロック信号
ＣＫＬは、端子１０を介し、システムクロックとして他
の回路、ＬＳ Ｉ，外部機器等にも供給される．そして
、ＣＰＵＩでは読み出されたアイドリングプログラムＰ
ｒｉに基づいて低速処理用のプログラムが実行される．
このようにして、低速処理用のプログラムの実行時には
、アイドリングプログラムのアドレスによって、低速の
クロック信号ＣＫＬに切替えることができ、消費電力を
低減することができる．従って、クロック信号を切替え
るための命令を、低速処理用のプログラムの実行の前と
その後の双方にプログラムしておかなくともクロック信
号の速度を切り替えることができることになり、ステッ
プ数を増すことがない． また、低速処理用でない他のプログラムを実行する場合
は、アドレスデータＡＤが領域Ａ内のアドレスデータと
されるため、ウインドウコンパレータ５から例えば、ロ
ーレベルのスイッチ制御信号Ｓｃが、スイッチ回路６に
供給される．この場合には、スイッチ回路６では端子６
Ｃ、６ｂが接続され、高速のクロック信号ＣＫＨが選択
され、ＣＰＵＩに供給される。この高速のクロック信号
ＣＫＨは、端子１０を介し、システムクロックとして他
の回路、ＬＳＩ，更には外部機器等にも供給される。そ
して、ＣＰＵＩでは、読み出されたプログラムに基づい
て通常速度での処理が行われる。
のアドレスデータＡＤｉの上限値と下限値の範囲内（即
ち、８０００Ｂ≦ＡＤ≦ＡＯＯＯＨ）に入ることが検出
された時にのみ、例えば、ハイレベルのスイッチ制御信
号Ｓｃが、スイッチ回路６に出力される． 上述のハイレベルのスイッチ制御信号Ｓｃが、スイッチ
回路６に供給されると、スイッチ回路６では端子６Ｃ、
６ａが接続され、低速のクロック信号ＣＫＬが選択され
、ＣＰＵ１に供給される。またこの低速のクロック信号
ＣＫＬは、端子１０を介し、システムクロックとして他
の回路、ＬＳ Ｉ，外部機器等にも供給される．そして
、ＣＰＵＩでは読み出されたアイドリングプログラムＰ
ｒｉに基づいて低速処理用のプログラムが実行される．
このようにして、低速処理用のプログラムの実行時には
、アイドリングプログラムのアドレスによって、低速の
クロック信号ＣＫＬに切替えることができ、消費電力を
低減することができる．従って、クロック信号を切替え
るための命令を、低速処理用のプログラムの実行の前と
その後の双方にプログラムしておかなくともクロック信
号の速度を切り替えることができることになり、ステッ
プ数を増すことがない． また、低速処理用でない他のプログラムを実行する場合
は、アドレスデータＡＤが領域Ａ内のアドレスデータと
されるため、ウインドウコンパレータ５から例えば、ロ
ーレベルのスイッチ制御信号Ｓｃが、スイッチ回路６に
供給される．この場合には、スイッチ回路６では端子６
Ｃ、６ｂが接続され、高速のクロック信号ＣＫＨが選択
され、ＣＰＵＩに供給される。この高速のクロック信号
ＣＫＨは、端子１０を介し、システムクロックとして他
の回路、ＬＳＩ，更には外部機器等にも供給される。そ
して、ＣＰＵＩでは、読み出されたプログラムに基づい
て通常速度での処理が行われる。
尚、この実施例の説明では、領域がＡ，Ｂの２つに分割
され、夫々に対応する速度のクロック信号ＣＫＨ ＳＣ
ＫＬを選択するようにしているが、これに限定されるも
のではなく、例えば、メモリ２に、３つ、或いは４つ、
それ以上の領域を設定し、各領域に対応するクロック信
号の速度を複数、定義しておけば、目的に応じたシステ
ムの処理速度を自動的に切り替えることもできる．また
、アイドリングプログラムＰｒｉの格納されているアド
レスデータＡＤが変化する場合には、基準アドレス発生
回路９で形威されるアドレスデータを変化させればよい
． 〔発明の効果〕 この発明に係る電子機器によれば、メモリに対し所望の
プログラムに対応するアドレスに基づいて、プログラム
に対応するクロック信号の速度に切り替え、アドレス発
生手段に供給するようにしているので、メモリに記憶さ
れているプログラムの実行によることなく、プログラム
のアドレスに基づいて、クロック信号の速度を切替える
ことができ、消費電力を低減することができるという効
果がある． 従って、クロック信号を切替えるための命令を、低速処
理用のプログラムの実行の前と後の双方に、予めプログ
ラムしておかなくともクロック信号の速度を切り替える
ことができ、この結果、ステップ数を増すことがないと
いう効果がある．
され、夫々に対応する速度のクロック信号ＣＫＨ ＳＣ
ＫＬを選択するようにしているが、これに限定されるも
のではなく、例えば、メモリ２に、３つ、或いは４つ、
それ以上の領域を設定し、各領域に対応するクロック信
号の速度を複数、定義しておけば、目的に応じたシステ
ムの処理速度を自動的に切り替えることもできる．また
、アイドリングプログラムＰｒｉの格納されているアド
レスデータＡＤが変化する場合には、基準アドレス発生
回路９で形威されるアドレスデータを変化させればよい
． 〔発明の効果〕 この発明に係る電子機器によれば、メモリに対し所望の
プログラムに対応するアドレスに基づいて、プログラム
に対応するクロック信号の速度に切り替え、アドレス発
生手段に供給するようにしているので、メモリに記憶さ
れているプログラムの実行によることなく、プログラム
のアドレスに基づいて、クロック信号の速度を切替える
ことができ、消費電力を低減することができるという効
果がある． 従って、クロック信号を切替えるための命令を、低速処
理用のプログラムの実行の前と後の双方に、予めプログ
ラムしておかなくともクロック信号の速度を切り替える
ことができ、この結果、ステップ数を増すことがないと
いう効果がある．
第１図はこの発明の一実施例を示すブロック図、第２図
はメモリのアドレスと内容を示す図である．図面に於け
る主要な符号の説明 １：ＣＰＵ，２：メモリ、５：ウインドウコンパレータ
、ＡＤ，ＡＤｉ：アドレスデータ、Ｐｒｉ：アイドリン
グプログラム．
はメモリのアドレスと内容を示す図である．図面に於け
る主要な符号の説明 １：ＣＰＵ，２：メモリ、５：ウインドウコンパレータ
、ＡＤ，ＡＤｉ：アドレスデータ、Ｐｒｉ：アイドリン
グプログラム．
Claims (1)
- 【特許請求の範囲】 処理速度によって区別される第１、第２のプログラム
が格納されるメモリと、 上記メモリに対し、所望のプログラムに対応するアドレ
スを発生するアドレス発生手段と、上記アドレスに基づ
いて、上記所望のプログラムの種別を検知する検知手段
とを有し、 上記検知手段からの検知出力に基づいて上記プログラム
に対応するクロック信号の速度に切り替え、上記アドレ
ス発生手段に供給するようになしたことを特徴とする電
子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1191771A JPH0355614A (ja) | 1989-07-25 | 1989-07-25 | 電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1191771A JPH0355614A (ja) | 1989-07-25 | 1989-07-25 | 電子機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0355614A true JPH0355614A (ja) | 1991-03-11 |
Family
ID=16280252
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1191771A Pending JPH0355614A (ja) | 1989-07-25 | 1989-07-25 | 電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0355614A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002088913A1 (fr) * | 2001-04-27 | 2002-11-07 | International Business Machines Corporation | Procede et appareil pour reguler la vitesse d'execution d'un processeur |
| US6874098B2 (en) | 2000-12-01 | 2005-03-29 | Sharp Kabushiki Kaisha | Semiconductor integrated circuit |
-
1989
- 1989-07-25 JP JP1191771A patent/JPH0355614A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6874098B2 (en) | 2000-12-01 | 2005-03-29 | Sharp Kabushiki Kaisha | Semiconductor integrated circuit |
| WO2002088913A1 (fr) * | 2001-04-27 | 2002-11-07 | International Business Machines Corporation | Procede et appareil pour reguler la vitesse d'execution d'un processeur |
| GB2393294A (en) * | 2001-04-27 | 2004-03-24 | Ibm | Method and apparatus for controlling processor operation speed |
| GB2393294B (en) * | 2001-04-27 | 2005-04-06 | Ibm | Method and apparatus for controlling operation speed of processor |
| US7137017B2 (en) | 2001-04-27 | 2006-11-14 | International Business Machines Corporation | Method and apparatus for controlling processor operation speed |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5652536A (en) | Non-glitch clock switching circuit | |
| EP0597441B1 (en) | Microprocessor having a bus-width change function | |
| US7468627B2 (en) | Multiple circuit blocks with interblock control and power conservation | |
| EP0510241A2 (en) | Upgradeable/downgradeable computer | |
| US5551012A (en) | Single socket upgradeable computer motherboard with automatic detection and socket reconfiguration for inserted CPU chip | |
| US5515539A (en) | Apparatus and method for reducing power consumption by peripheral devices after downloading a program therefrom | |
| US5832251A (en) | Emulation device | |
| US20040139362A1 (en) | Data processing apparatus | |
| JP3467631B2 (ja) | ロジックｌｓｉ | |
| US4667285A (en) | Microcomputer unit | |
| JPH0355614A (ja) | 電子機器 | |
| JP2580789B2 (ja) | Ｉｃカード | |
| US6154820A (en) | Arrangement for storing program instructions and data in a memory device and method therefor | |
| US5828898A (en) | Microcomputer for outputting data to the outside of the microcomputer in real time in response to a RTP output request signal received from outside the microcomputer | |
| JPS59161752A (ja) | デ−タ処理システムにおける中央処理装置 | |
| KR940011045B1 (ko) | 마이크로 컨트롤 유닛의 인터럽트 백터 어드레싱 방법 | |
| JP3487116B2 (ja) | 半導体装置、及びこれを具備する電子機器 | |
| JPH03257608A (ja) | マイクロコンピューター | |
| KR0116472Y1 (ko) | 응답속도 가변 디바이스 정합회로 | |
| JP2558902B2 (ja) | 半導体集積回路装置 | |
| JPS63257995A (ja) | リフレツシユ制御回路 | |
| JP2000010783A (ja) | 電子機器のプログラム制御方法 | |
| JP3278593B2 (ja) | レジスタ設定方法およびレジスタ設定方式 | |
| JPH05314277A (ja) | ポート制御回路 | |
| US5367662A (en) | Distributed machine state controlled processor system with a CPU clocked with a reference signal delayed from a system clock |