JP2580789B2 - Ｉｃカード - Google Patents
ＩｃカードInfo
- Publication number
- JP2580789B2 JP2580789B2 JP1235453A JP23545389A JP2580789B2 JP 2580789 B2 JP2580789 B2 JP 2580789B2 JP 1235453 A JP1235453 A JP 1235453A JP 23545389 A JP23545389 A JP 23545389A JP 2580789 B2 JP2580789 B2 JP 2580789B2
- Authority
- JP
- Japan
- Prior art keywords
- card
- processor
- clock
- clock signal
- writer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 ＜産業上の利用分野＞ 本発明はリーダライタから供給されたクロック信号に
基づいて動作するICカード、詳しくはクロック周波数を
セッション中に切り換えることの可能なICカードに関す
る。
基づいて動作するICカード、詳しくはクロック周波数を
セッション中に切り換えることの可能なICカードに関す
る。
＜従来の技術＞ 外部機器（リーダライタ）よりクロック信号が供給さ
れるICカードにおいては、そのプロセッサでの処理速度
はこのクロック信号の周波数に比例する。
れるICカードにおいては、そのプロセッサでの処理速度
はこのクロック信号の周波数に比例する。
しかし、このICカードに使用されるCPU/MPU（プロセ
ッサ）の種類によっては、その動作可能な周波数領域が
異なる。これは規格として各ICカード毎に設定されてい
る。
ッサ）の種類によっては、その動作可能な周波数領域が
異なる。これは規格として各ICカード毎に設定されてい
る。
したがって、ICカードの処理速度を向上させるため、
リーダライタ側で低い周波数のクロック信号から高い周
波数のものに切り換えたとしても、ICカード側では規格
外となってしまうことがあった。すなわち、ICカードで
はその高い周波数のクロック信号によってはプロセッサ
が正常に動作しないことがあった。
リーダライタ側で低い周波数のクロック信号から高い周
波数のものに切り換えたとしても、ICカード側では規格
外となってしまうことがあった。すなわち、ICカードで
はその高い周波数のクロック信号によってはプロセッサ
が正常に動作しないことがあった。
そこで、クロック信号の周波数の変更によってICカー
ドの処理速度を向上させたい場合には、一旦、低い周波
数のクロック信号を供給しておき、何等かの手段によっ
て動作可能なクロック領域を交換し、その交換の結果に
基づいてクロック信号を高い周波数のものに変更すると
いう処理が必要となる。
ドの処理速度を向上させたい場合には、一旦、低い周波
数のクロック信号を供給しておき、何等かの手段によっ
て動作可能なクロック領域を交換し、その交換の結果に
基づいてクロック信号を高い周波数のものに変更すると
いう処理が必要となる。
しかしながら、ISO（国際標準化機構）によって規定
されている現在のICカードにあっては、上記処理を行っ
た場合にはそのプロセッサが誤動作を引き起こしてしま
うものである。なぜなら、動作中のプロセッサのクロッ
ク周波数を異なるクロック周波数に変更すると、いわゆ
る暴走が起こり、通常の動作ができなくなるからであ
る。
されている現在のICカードにあっては、上記処理を行っ
た場合にはそのプロセッサが誤動作を引き起こしてしま
うものである。なぜなら、動作中のプロセッサのクロッ
ク周波数を異なるクロック周波数に変更すると、いわゆ
る暴走が起こり、通常の動作ができなくなるからであ
る。
したがって、現在において使用されているICカードは
単一のクロック信号によって動作する構成に過ぎなかっ
た。
単一のクロック信号によって動作する構成に過ぎなかっ
た。
＜発明が解決しようとする課題＞ しかしながら、このような従来のICカードにあって
は、リーダライタとのセッション中にはプロセッサは常
時動作しているため、セッション中のクロック周波数の
切り換えによっては該プロセッサが暴走、誤動作するお
それがあるという課題が生じていた。これは外部から供
給する駆動周波数によってプロセッサの動作における内
部タイミングを制御することができないからである。
は、リーダライタとのセッション中にはプロセッサは常
時動作しているため、セッション中のクロック周波数の
切り換えによっては該プロセッサが暴走、誤動作するお
それがあるという課題が生じていた。これは外部から供
給する駆動周波数によってプロセッサの動作における内
部タイミングを制御することができないからである。
そこで、本発明は、リーダライタとのセッション中に
クロック信号が切り換えられた場合にもプロセッサの暴
走、誤動作を生じないICカードを提供することを目的と
している。
クロック信号が切り換えられた場合にもプロセッサの暴
走、誤動作を生じないICカードを提供することを目的と
している。
〈課題を解決するための手段〉 この発明は、少なくとも異なる周波数のクロック信号
を切り換えて供給可能であり、かつICカードに設定され
たクロック信号に変更可能なリーダライタから供給され
たクロック信号に基づいて動作するプロセッサを有する
ICカードにおいて、前記リーダライタから供給される最
初のリセット信号に対する応答情報を出力し、クロック
信号を変更するときには前記リーダライタの前記リセッ
ト信号の供給停止による前記プロセッサの停止と、その
間の前記応答情報に基づくクロック信号への切り換えが
行われた後、前記リセット信号の供給再開によりプロセ
ッサの動作が再開されることを特徴とするICカードであ
る。また、前記リセット信号の供給再開時に供給される
リセット信号がクロック信号の切り換え前のリセット信
号と区別されることを特徴とする請求項１に記載のICカ
ードである。さらに、前記応答情報にはICカードのプロ
セッサのクロック駆動周波数情報を含むことを特徴とす
る請求項１に記載のICカードである。
を切り換えて供給可能であり、かつICカードに設定され
たクロック信号に変更可能なリーダライタから供給され
たクロック信号に基づいて動作するプロセッサを有する
ICカードにおいて、前記リーダライタから供給される最
初のリセット信号に対する応答情報を出力し、クロック
信号を変更するときには前記リーダライタの前記リセッ
ト信号の供給停止による前記プロセッサの停止と、その
間の前記応答情報に基づくクロック信号への切り換えが
行われた後、前記リセット信号の供給再開によりプロセ
ッサの動作が再開されることを特徴とするICカードであ
る。また、前記リセット信号の供給再開時に供給される
リセット信号がクロック信号の切り換え前のリセット信
号と区別されることを特徴とする請求項１に記載のICカ
ードである。さらに、前記応答情報にはICカードのプロ
セッサのクロック駆動周波数情報を含むことを特徴とす
る請求項１に記載のICカードである。
〈作用〉 この発明に係るICカードでは、リーダライタから所定
周波数のクロック信号がプロセッサに供給されると、プ
ロセッサはそのクロック信号に基づいて動作する。プロ
セッサが動作しているとき、最初のリセット信号の供給
が停止されると、プロセッサの動作が停止される。そし
て、このプロセッサが停止し、最初のリセット信号に対
する応答情報に基づくクロック信号への切り換えが行わ
れた後、リセット信号の供給再開により、プロセッサの
動作が再開される。
周波数のクロック信号がプロセッサに供給されると、プ
ロセッサはそのクロック信号に基づいて動作する。プロ
セッサが動作しているとき、最初のリセット信号の供給
が停止されると、プロセッサの動作が停止される。そし
て、このプロセッサが停止し、最初のリセット信号に対
する応答情報に基づくクロック信号への切り換えが行わ
れた後、リセット信号の供給再開により、プロセッサの
動作が再開される。
〈実施例〉 以下、本発明に係るICカードの実施例を図面を参照し
て説明する。
て説明する。
第１図〜第３図は本発明の一実施例に係るICカードを
説明するための図である。
説明するための図である。
まず第１図において、11はリーダライタを、21はこの
リーダライタ11に装填されるICカードを、それぞれ示し
ている。
リーダライタ11に装填されるICカードを、それぞれ示し
ている。
ICカード21は、そのデータ入出力部（I/O）22を介し
て、リーダライタ11との間でデータの書き込み、読み出
しが可能である。
て、リーダライタ11との間でデータの書き込み、読み出
しが可能である。
すなわち、ICカード21は、周知の構成を有しており、
リーダライタ11の入出力ポートに接続されるI/O22と、
このI/O22と接続されたプロセッサMPU23と、プロセッサ
23によりデータが書き込まれるメモリPROM24と、を有し
ている。なお、このプロセッサ23は、制御部31、演算部
32、ROM33、RAM34とによって構成されている。
リーダライタ11の入出力ポートに接続されるI/O22と、
このI/O22と接続されたプロセッサMPU23と、プロセッサ
23によりデータが書き込まれるメモリPROM24と、を有し
ている。なお、このプロセッサ23は、制御部31、演算部
32、ROM33、RAM34とによって構成されている。
また、リーダライタ11の各出力端子からICカード21に
はプロセッサの動作電圧Vcc、アースGND、リセット信号
RST、クロック信号CLKが供給されている。
はプロセッサの動作電圧Vcc、アースGND、リセット信号
RST、クロック信号CLKが供給されている。
更に、このリーダライタ11は、そのCLK端子から異な
る周波数のクロック信号、例えば3.5MHzのクロック信号
と4.9MHzのクロック信号とが切り換えられてICカード21
のCLK端子に供給される構成である。ICカード21にあっ
ては、供給されたクロック信号に基づいて、プロセッサ
23が所定の処理速度で動作するものである。
る周波数のクロック信号、例えば3.5MHzのクロック信号
と4.9MHzのクロック信号とが切り換えられてICカード21
のCLK端子に供給される構成である。ICカード21にあっ
ては、供給されたクロック信号に基づいて、プロセッサ
23が所定の処理速度で動作するものである。
なお、ICカード21はリセット信号が供給されると応答
情報「ANSWER TO RESET」をリーダライタ11に応答す
るものである。そして、このICカード21にあっては、ク
ロック変更待ち（STAND BY）モードと、アクティブモ
ードと、をとり得るものである。クロック変更待ちモー
ドはプロセッサ23の内部動作を停止するもので（RAM情
報は保持している）、アクティブモードは通常の動作が
確保される状態である。
情報「ANSWER TO RESET」をリーダライタ11に応答す
るものである。そして、このICカード21にあっては、ク
ロック変更待ち（STAND BY）モードと、アクティブモ
ードと、をとり得るものである。クロック変更待ちモー
ドはプロセッサ23の内部動作を停止するもので（RAM情
報は保持している）、アクティブモードは通常の動作が
確保される状態である。
第２図はこの実施例に係るICカードのCPUの動作電圧V
ccと、そのクロック信号CLKと、リセット信号RSTとの波
形を示すタイミングチャートである。
ccと、そのクロック信号CLKと、リセット信号RSTとの波
形を示すタイミングチャートである。
この図に示すように、リーダライタ11からICカード21
に動作電圧Vccの供給開始t1後、所定周波数（例えば3.5
MHz）のクロック信号をタイミングt3で供給開始する。
に動作電圧Vccの供給開始t1後、所定周波数（例えば3.5
MHz）のクロック信号をタイミングt3で供給開始する。
そして、所定のタイミングt4でリセット信号RSTの供
給を開始する。この場合、動作電圧Vccの供給開始によ
りタイミングt2でリーダライタ11とICカード21間のリン
クが確立される。
給を開始する。この場合、動作電圧Vccの供給開始によ
りタイミングt2でリーダライタ11とICカード21間のリン
クが確立される。
この場合のデータは双方向に伝達されるもので、その
開始後所定のタイミングt5でリセット信号入力に対する
応答信号「ANSWER TO RESET」がICカード21からリー
ダライタ11に出力されることとなる。
開始後所定のタイミングt5でリセット信号入力に対する
応答信号「ANSWER TO RESET」がICカード21からリー
ダライタ11に出力されることとなる。
この応答情報にはICカード21側のプロセッサ23の駆動
周波数の規格等が含まれており、例えばこの情報に基づ
いてクロック信号（駆動周波数）を変更する場合には、
リーダライタ11は所定のクロック発生回路を選択してク
ロック信号（4.9MHz）をICカード21に供給する。すなわ
ち、タイミングt6でリセット信号RSTを「Ｌ」レベル
（「０」）にする（リセット信号の出力を停止する）。
このRST停止信号の入力の結果、ICカード21はそのプロ
セッサ23の動作を停止して、上記クロック変更待ちモー
ドに遷移する。
周波数の規格等が含まれており、例えばこの情報に基づ
いてクロック信号（駆動周波数）を変更する場合には、
リーダライタ11は所定のクロック発生回路を選択してク
ロック信号（4.9MHz）をICカード21に供給する。すなわ
ち、タイミングt6でリセット信号RSTを「Ｌ」レベル
（「０」）にする（リセット信号の出力を停止する）。
このRST停止信号の入力の結果、ICカード21はそのプロ
セッサ23の動作を停止して、上記クロック変更待ちモー
ドに遷移する。
そして、このリセット信号を「Ｌ」として状態で、リ
ーダライタ11はタイミングt7で周波数の変更をしてクロ
ック信号の供給を開始する。
ーダライタ11はタイミングt7で周波数の変更をしてクロ
ック信号の供給を開始する。
このように、リセット信号を「Ｌ」レベルとして駆動
周波数の切換を行うのは、ICカード21のプロセッサ23の
内部動作は停止されているため、切換によってそのプロ
セッサ23の暴走、誤動作を防止するためである。
周波数の切換を行うのは、ICカード21のプロセッサ23の
内部動作は停止されているため、切換によってそのプロ
セッサ23の暴走、誤動作を防止するためである。
なお、この周波数の変更が終了した後、タイミングt8
でリセット信号を「Ｈ」とする。
でリセット信号を「Ｈ」とする。
この結果、ICカード21のプロセッサ23は該変更後のク
ロック信号（4.9MHz）に基づく処理速度によって動作す
るものである。この後は通常のシーケンスにしたがって
動作するものである。
ロック信号（4.9MHz）に基づく処理速度によって動作す
るものである。この後は通常のシーケンスにしたがって
動作するものである。
第３図はICカード21のプロセッサ23におけるセッショ
ン中のクロック切換時の動作手順を示すフローチャート
である。なお、このクロック切換はリセット割り込みと
して処理される。
ン中のクロック切換時の動作手順を示すフローチャート
である。なお、このクロック切換はリセット割り込みと
して処理される。
まず、リセット信号の入力があった場合にはフラグPW
Rが０か否かをチェックする（ステップS1）。このフラ
グPWR（スタイバイパワービット）は電源投入時に０が
確定し、以降は電源が投入されている限りはリセット信
号等が入力されたとしてもその内容を保持するものであ
る。
Rが０か否かをチェックする（ステップS1）。このフラ
グPWR（スタイバイパワービット）は電源投入時に０が
確定し、以降は電源が投入されている限りはリセット信
号等が入力されたとしてもその内容を保持するものであ
る。
次にリセット入力に対する応答情報としてキャラクタ
信号、例えば「ANSWER TO RESET」信号をリーダライ
タ11に出力する（ステップS2）。
信号、例えば「ANSWER TO RESET」信号をリーダライ
タ11に出力する（ステップS2）。
更に、上記フラグPWRを１にセットする（ステップS
3）。
3）。
そして、プロセッサ23は内部動作を停止するスタンバ
イ（STAND BY）モードに遷移する（ステップS4）。
イ（STAND BY）モードに遷移する（ステップS4）。
このようにしてプロセッサ23がスタンバイ（クロック
変更待ち）モードに移行すると、リーダライタ11ではク
ロック周波数を切り換えて供給することとなる。
変更待ち）モードに移行すると、リーダライタ11ではク
ロック周波数を切り換えて供給することとなる。
この場合、再びリセット信号「Ｈ」を供給してプロセ
ッサ23にリセット割り込みをかけることとなる。
ッサ23にリセット割り込みをかけることとなる。
このシーケンスではフラグPWRが１であるため（ステ
ップS1で否定）この割り込み処理シーケンスは終了して
通常のシーケンスに戻ることとなる。すなわち、クロッ
ク切換のための最初のリセット割り込みと、切換後の動
作再開のためのリセット割り込みとがフラグPWRの内容
によって峻別されているものである。
ップS1で否定）この割り込み処理シーケンスは終了して
通常のシーケンスに戻ることとなる。すなわち、クロッ
ク切換のための最初のリセット割り込みと、切換後の動
作再開のためのリセット割り込みとがフラグPWRの内容
によって峻別されているものである。
＜効果＞ 以上説明してきたように、本発明によれば、ICカード
の駆動周波数の切換時にあって該ICカードのプロセッサ
の暴走、誤動作を防ぐことができる。
の駆動周波数の切換時にあって該ICカードのプロセッサ
の暴走、誤動作を防ぐことができる。
第１図はこの発明の一実施例に係るICカードの全体構成
を示すブロック図、第２図は一実施例に係るクロック周
波数の切換を示すタイミグチャート、第３図は一実施例
に係るプロセッサにおけるクロック切換の動作手順を示
すフローチャートである。 11……リーダライタ、 21……ICカード、 23……プロセッサ。
を示すブロック図、第２図は一実施例に係るクロック周
波数の切換を示すタイミグチャート、第３図は一実施例
に係るプロセッサにおけるクロック切換の動作手順を示
すフローチャートである。 11……リーダライタ、 21……ICカード、 23……プロセッサ。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平１−150992（ＪＰ，Ａ) 特開 昭62−111314（ＪＰ，Ａ) 特開 昭63−271513（ＪＰ，Ａ)
Claims (3)
- 【請求項１】少なくとも異なる周波数のクロック信号を
切り換えて供給可能であり、かつICカードに設定された
クロック信号に変更可能なリーダライタから供給された
クロック信号に基づいて動作するプロセッサを有するIC
カードにおいて、 前記リーダライタから供給される最初のリセット信号に
対する応答情報を出力し、クロック信号を変更するとき
には前記リーダライタの前記リセット信号の供給停止に
よる前記プロセッサの停止と、その間の前記応答情報に
基づくクロック信号への切り換えが行われた後、前記リ
セット信号の供給再開によりプロセッサの動作が再開さ
れることを特徴とするICカード。 - 【請求項２】前記リセット信号の供給再開時に供給され
るリセット信号がクロック信号の切り換え前のリセット
信号と区別されることを特徴とする請求項１に記載のIC
カード。 - 【請求項３】前記応答情報にはICカードのプロセッサの
クロック駆動周波数情報を含むことを特徴とする請求項
１に記載のICカード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1235453A JP2580789B2 (ja) | 1989-09-11 | 1989-09-11 | Ｉｃカード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1235453A JP2580789B2 (ja) | 1989-09-11 | 1989-09-11 | Ｉｃカード |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0398188A JPH0398188A (ja) | 1991-04-23 |
| JP2580789B2 true JP2580789B2 (ja) | 1997-02-12 |
Family
ID=16986329
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1235453A Expired - Lifetime JP2580789B2 (ja) | 1989-09-11 | 1989-09-11 | Ｉｃカード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2580789B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4244858A1 (de) * | 1991-09-27 | 1995-10-05 | Toshiba Kawasaki Kk | Tragbarer Rechner mit Funktion zum Umschalten des CPU-Taktes |
| EP0602422A1 (en) * | 1992-12-15 | 1994-06-22 | International Business Machines Corporation | Dynamic frequency shifting with divide by one clock generators |
| JP4318407B2 (ja) * | 2001-05-17 | 2009-08-26 | パイオニア株式会社 | 受信装置及びそのフロー制御方法、送信装置及びそのフロー制御方法 |
| JP5166927B2 (ja) * | 2007-06-12 | 2013-03-21 | ルネサスエレクトロニクス株式会社 | 処理装置 |
| US9365141B2 (en) | 2012-05-08 | 2016-06-14 | Volvo Lastvagnar Ab | Vehicle with a driver seat unit comprising a vertically suspended floor structure |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61234417A (ja) * | 1985-04-10 | 1986-10-18 | Nec Corp | マイクロコンピユ−タ |
| JPS62111314A (ja) * | 1985-11-11 | 1987-05-22 | Fujitsu Ltd | クロツク切替回路 |
| JPS62272314A (ja) * | 1986-05-21 | 1987-11-26 | Seiko Epson Corp | マイクロコンピユ−タ |
| JPS63271513A (ja) * | 1987-04-28 | 1988-11-09 | Seiko Epson Corp | クロツク信号の切り替え回路 |
| JP2541254B2 (ja) * | 1987-12-08 | 1996-10-09 | 日本電装株式会社 | Ｉｃカ―ドリ―ダライタ |
-
1989
- 1989-09-11 JP JP1235453A patent/JP2580789B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0398188A (ja) | 1991-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5410712A (en) | Computer system equipped with extended unit including power supply | |
| JP2580789B2 (ja) | Ｉｃカード | |
| JP2993466B2 (ja) | 情報処理装置 | |
| US6631467B1 (en) | Microcomputer timing control circuit provided with internal reset signal generator triggered by external reset signal | |
| JPH0792792B2 (ja) | デ−タ処理装置 | |
| JPH0358393A (ja) | Ｅｅｐｒｏｍ装置 | |
| JP2729012B2 (ja) | マイクロプロセッサの低消費電力化回路 | |
| JP3892693B2 (ja) | クロックノイズ除去回路 | |
| JPS61123916A (ja) | マイクロコンピユ−タ | |
| JPH0398186A (ja) | Ｉｃカード用リーダライタ | |
| JPS5943766B2 (ja) | 半導体集積回路 | |
| JP2647962B2 (ja) | 表示制御装置 | |
| JPH04167113A (ja) | 情報処理装置 | |
| JP2871186B2 (ja) | マイクロコンピュータ | |
| JP2580673B2 (ja) | 電源制御装置 | |
| JP2705311B2 (ja) | マイクロコンピュータ | |
| JPS5943765B2 (ja) | 半導体集積回路 | |
| JPS5870333A (ja) | ダイナミツク型ｃｍｏｓ集積回路装置 | |
| JPH0355614A (ja) | 電子機器 | |
| JPS63257995A (ja) | リフレツシユ制御回路 | |
| JPH0140433B2 (ja) | ||
| JPH04140810A (ja) | 情報処理装置 | |
| JP2001060127A (ja) | コンピュータシステム | |
| JPH09320284A (ja) | 半導体集積回路およびその端子状態設定方法 | |
| JPS63117396A (ja) | 不揮発性半導体記憶装置 |