DE4244858A1

DE4244858A1 - Tragbarer Rechner mit Funktion zum Umschalten des CPU-Taktes

Info

Publication number: DE4244858A1
Application number: DE4244858A
Authority: DE
Inventors: Nobutaka Nakamura; Ryoji Ninomiya
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1991-09-27
Filing date: 1992-09-25
Publication date: 1995-10-05
Also published as: WO1993006543A1

Description

Technisches Gebiet

Die vorliegende Erfindung betrifft einen tragbaren Personal Computer eines Laptop-Typs oder eines Notebook-Typs, insbesondere einen tragbaren Rechner mit einer CPU-Takt- Umschaltfunktion.

Technischer Hintergrund

In jüngster Zeit wurden verschiedene tragbare Personal Computer vom Laptop-Typ oder vom Notebook-Typ entwickelt. Diese Rechner lassen sich einfach tragen und können mit Batterie betrieben werden. Diese Art von Rechner besitzt eine Schlummerbetrieb-Funktion, mit deren Hilfe die Betriebsgeschwindigkeit der CPU unter einer vorbestimmten Bedin gung automatisch herabgesetzt wird, um den elektrischen Energieverbrauch zu reduzieren.

Bei der Schlummerbetrieb-Funktion wird die CPU durch einen niederfrequenten Betrieb stakt betrieben, beispielsweise dann, wenn die Tastatur von der Bedienungsperson während einer vorbestimmten Zeitspanne nicht betätigt wird.

Die Schlummerbetrieb-Funktion wird insbesondere dann wirksam eingesetzt, wenn es sich um einen batteriebetriebenen, tragbaren Rechner handelt.

Allerdings ist die herkömmliche Schlummerbetrieb-Funktion, bei der der Betriebstakt der CPU umgeschaltet wird, nicht bei jedem Typ von CPU anwendbar. Der Grund dafür ist der, daß möglicherweise eine Fehlfunktion in der CPU aufgrund des Umschaltens der Taktfrequenz auftritt, was von dem Systemaufbau eines Mikroprozessors, welcher die CPU bildet, abhängt.

Insbesondere ist es im hohen Maße möglich, daß durch das Umschalten des Takts eine Fehlfunktion stattfindet, wenn Mikroprozessoren wie der Mikroprozessor "i80486" (entwickelt und vertrieben von Intel) und der Mikroprozessor "Transputer" (entwickelt und vertrieben von Inmos) als CPUs verwendet werden, die mit einem schnelleren Takt arbeiten als ein extern zugeführter Takt.

Speziell besitzt dieser Typ von Prozessor einen interen Generator mit einer PLL-Schaltung. Ein mit einem von außen zugeführen Takt synchronisierter Hochgeschwindigkeitstakt wird von der PLL-Schaltung erzeugt, und der Hochgeschwindigkeitsbetrieb erfolgt dadurch, daß man von dem Hochgeschwindigkeitstakt Gebrauch macht. Damit der Mikroprozessor normal arbeiten kann, muß die Phase des extern zugeführten Taktsignals stabil sein. Ansonsten wird möglicherweise der Synchron-Betrieb der PLL-Schaltung abnormal.

Wenn also die herkömmliche Schlummerbetrieb-Funktion direkt auf die CPU mit dem interen, die PLL-Schaltung beinhaltenden Generator angewendet würde, so könnte der Betrieb der CPU wegen der Diskontinuität der Taktphase zur Zeit des Umschaltens der Taktfrequenz nicht gewährleistet werden.

Ferner erfolgt das Umschalten der Taktfrequenz nicht nur zur Energieeinsparung im Schlummerbetrieb, sondern außerdem auch, um Kompatibilität von Rechnersystemen zu erreichen.

Speziell gibt es den Fall, daß die Anwender-Software oder -Hardware, die für Betrieb bei niedriger Taktgeschwindigkeit ausgelegt sind, nicht bei Steuerung der CPU genutzt werden kann, welche mit einem Hochgeschwindigkeitstakt betrieben wird. In diesem Fall ist es notwendig, daß die CPU normalerweise mit einem Hochgeschwindigkeitstakt betrieben wird und mit einem Niedriggeschwindigkeitstakt nur dann betrieben wird, wenn eine derartige spezielle Software oder Hardware verwendet wird. Jedoch wird der Betrieb der CPU dann nicht sicher gewährleistet, wenn die Umschaltung des Takts zum Zweck der Erreichung der Kompatibilität bei der CPU erfolgt, die den internen Generator mit der PLL-Schaltung erhält, wie es der Fall beim Umschalten der Taktfrequenz im oben erwähn ten Schlummerbetrieb ist.

Folglich ist es Ziel der vorliegenden Erfindung, einen tragbaren Rechner zu schaffen, bei dem die Frequenz des der CPU zugeführten Takts bei Gewährleistung des Betriebs der CPU umschaltbar ist, wobei der Leistungsverbrauch reduziert werden kann und die Kompatibilität zwischen einem System mit hoher Betriebsgeschwindigkeit und einem System mit niedriger Betriebsgeschwindigkeit gewährleistet werden kann.

Offenbarung der Erfindung

Gemäß einem ersten Aspekt der Erfindung wird ein tragbarer Rechner mit einer CPU, einer Taktgeberschaltung zum Zuführen eines Takts zu der CPU, und peripheren Schaltun gen, die über einen Systembus an die CPU angeschlossen sind, geschaffen, welche aufweist: Eine Einrichtung zum Feststellen, ob eine vorbestimmte Schlummerbetrieb- Einstellbedingung zum Versetzen oder CPU in einen Schlummerbetrieb erfüllt ist, um, wenn die Bedingung erfüllt ist, Daten aus Registern der CPU in einen Speicher zu retten; eine Taktanhaltereinrichtung zum Versetzen eines an die CPU geführten Reset-Signals in den aktiven Zustand in Abhängigkeit des Rettens der Daten, um auf diese Weise die CPU zurückzusetzen und die Taktzufuhr anzuhalten; eine Einrichtung zum Wiederaufnehmen der Zufuhr des Takts in Abhängigkeit einer von den peripheren Schaltungen an die CPU gegebenen Interrupt-Anforderung, und zum Einstellen des Reset-Signals in den inaktiven Zustand, um auf diese Weise die CPU erneut zu starten; und eine Einrichtung zum Zurückbringen der Daten aus dem Speicher zu der CPU in Abhängigkeit der Einstellung des Reset-Signals in den inaktiven Zustand.

Bei diesem tragbaren Rechner wird die Zufuhr des Takts in dem Zustand angehalten, in welchem die CPU zurückgesetzt ist. Auch wenn der Takt angehalten wird, um die Lei stungsaufnahme zu verringern, wird also die CPU nicht durch das Anhalten des Takts beeinflußt. Weiterhin werden die Daten der CPU gerettet, wenn die CPU zurückgesetzt wird. Die geretteten Daten werden in die CPU zurückgebracht, wenn die Zufuhr des Takts wieder aufgenommen und der Rücksetzzustand aufgehoben wird. Damit kann die CPU aus dem vor dem Taktanhalten vorherrschenden Zustand heraus betrieben werden. Es ist also möglich, einen neuartigen Schlummerbetrieb zu erreichen, bei dem der Betrieb der CPU angehalten wird, während der Betrieb der CPU sichergestellt wird, und die Leistungsauf nahme des tragbaren Rechners spürbar reduziert werden kann.

Gemäß einem zweiten Aspekt der Erfindung wird ein tragbarer Rechner mit einer CPU, einer Taktgeberschaltung zum Zuführen eines Takts zu der CPU, und mit mit der CPU über einen Systembus verbundenen peripheren Schaltungen geschaffen, welche aufweist: eine Einrichtung zum Feststellen, ob eine vorbestimmte Schlummerbetrieb-Einstellbedin gung zum Einstellen der CPU auf einen Schlummerbetrieb erfüllt ist, und zum Retten von Daten eines Registers der CPU in einen Speicher, wenn die Bedingung erfüllt ist; eine Leistungsanhalteeinrichtung zum Einstellen eines der CPU zugeführen Reset-Signals in den aktiven Zustand in Abhängigkeit des Rettens der Daten, um auf diese Weise die CPU zurückzusetzen und die Spannungszufuhr zu der CPU anzuhalten; eine Einrichtung zum Wiederaufnehmen der Zufuhr von Spannung zu der CPU in Abhängigkeit einer von den peripheren Schaltungen an die CPU gegebenen Interrupt-Anforderung und zum Setzen des Rücksetzsignals in den aktiven Zustand, um auf diese Weise die CPU erneut zu starten; und eine Einrichtung zum Zurückbringen der Daten aus dem Speicher zu den CPU in Abhängigkeit des Einstellens des Reset-Signals in den inaktiven Zustand.

Bei diesen tragbaren Rechner wird die Leistungszufuhr zu der CPU in dem Zustand abgeschaltet, in welchem die CPU zurückgesetzt ist. Damit wird der Betrieb der CPU nicht beeinflußt, und die Leistungsaufnahme der CPU läßt sich spürbar reduzieren. Ferner werden die Daten in den Registern der CPU gerettet, wenn die CPU zurückgesetzt wird. Die geretteten Daten werden in die CPU zurückgespeichert, wenn die Stromver sorgung erneut eingeschaltet und der Rücksetzzustand aufgehoben wird. Damit kann die CPU aus dem Zustand heraus betrieben werden, den sie vor dem Anhalten des Takts eingenommen hat. Damit ist es möglich, einen neuartigen Schlummerbetrieb zu realisieren, bei dem die Stromzufuhr zu der CPU angehalten wird, während der Betrieb der CPU gewährleistet wird, und die Leistungsaufnahme der Datenverarbeitungsvorrichtung spürbar reduziert werden kann.

Gemäß einem dritten Aspekt der Erfindung wird ein tragbarer Rechner mit einer CPU, verschiedenen über einen Systembus an die CPU angeschlossenen peripheren Schaltungen, und einer Taktgeberschaltung zum Erzeugen eines ersten Takts und eines zweiten, eine niedrigere Frequenz als der erste Takt aufweisenden Takts angegeben, welcher aufweist: eine Einrichtung zum Feststellen, ob eine vorbestimmte Schlummerbetrieb-Einstellbedin gung zum Einstellen der CPU in einen Schlummerbetrieb erfüllt ist, und zum Retten von Daten aus einem Register der CPU in einen Speicher, wenn die Bedingung erfüllt ist; eine Rücksetzeinrichtung zum Einstellen eines der CPU zugeführten Reset-Signals in den aktiven Zustand in Abhängigkeit eines ersten Zeitgebersignals, um auf diese Weise die CPU zurückzusetzen; eine ersten Taktumschalteinrichtung zum Umschalten des der CPU zugeführten Takts von dem ersten Takt auf den zweiten Takt in Abhängigkeit eines zweiten Zeitgebersignals; eine erste Verzögerungsschaltung zum Erzeugen des ersten Zeitgebersignals in Abhängigkeit des Rettens der Daten und zum Verzögern des ersten Zeitgebersignals um eine vorbestimmte Zeitspanne, um so das zweite Zeitgebersignal zu erzeugen; eine zweite Taktumschalteinrichtung zum Umschalten des der CPU zugeführten Takts von dem zweiten Takt auf den ersten Takt in Abhängigkeit eines dritten Zeitgebersi gnals; eine Reset-Freigabeeinrichtung zum Einstellen des Reset-Signals in den inaktiven Zustand in Abhängigkeit eines vierten Zeitgebersignals, um auf diese Weise die CPU erneut zu starten; eine zweite Verzögerungsschaltung zum Erzeugen des dritten Zeitgeber signals in Abhängigkeit einer von den peripheren Schaltungen an die CPU geführten Interrupt-Anforderung, und zum Verzögern des dritten Zeitgebersignals um eine vorbe stimmte Zeitspanne, um dadurch das vierte Zeitgebersignal zu erzeugen; und eine Ein richtung zum Zurückbringen der Daten aus dem Speicher zu der CPU in Abhängigkeit der Einstellung des Reset-Signals in den inaktiven Zustand.

Bei diesem tragbaren Rechner werden ein erster Takt mit einer hohen Frequenz und ein zweiter Takt mit einer niedrigen Frequenz selektiv als Takt für die CPU verwendet. Der Takt wird in dem Zustand umgeschaltet, in welchem die CPU zurückgesetzt ist. In diesem Fall wird die Zeitspanne von dem Rücksetzen der CPU bis zu dem Umschalten des ersten Takts auf den zweiten Takt bestimmt durch eine Verzögerungszeit, die durch die erste Verzögerungsschaltung definiert wird. Weiterhin wird die Zeitspanne zwischen dem Umschalten des zweiten Takts auf den ersten Takt bis zu dem Einstellen des Reset-Signals in den inaktiven Zustand durch eine Verzögerungszeit bestimmt, die durch die zweite Verzögerungsschaltung definiert wird. Folglich läßt sich eine geeignete Zeitgebersteuerung nach Maßgabe der CPU-Spezifikationen dadurch realisieren, daß man die Verzögerungs zeit in diesen Verzögerungsschaltungen einstellt. Damit läßt sich die Betriebsgeschwindig keit der CPU umschalten, während der Betrieb der CPU gewährleistet ist, und man erhält einen tragbaren Rechner mit guter Kompatibilität und geringem Energieverbrauch.

Gemäß einem vierten Aspekt der Erfindung wird ein tragbarer Rechner mit einer CPU geschaffen, die mit einer einem von außen zugeführten Takt entsprechenden Geschwindig keit arbeitet, wobei der tragbare Rechner aufweist: einen spannungsgesteuerten Oszillator mit einer Schwingungsfrequenz, die sich nach Maßgabe eines Steuersignals ändert; eine Spannungssteuereinrichtung zum Erhöhen/Verringern des Werts der dem spannungs gesteuerten Oszillator zugeführten Steuerspannung in Abhängigkeit einer von der CPU kommenden Taktumschaltanforderung, wobei ein Schwingungsausgangssignal von dem spannungsgesteuerten Oszillator als Taktsignal an die CPU gegeben wird.

Bei diesem tragbaren Rechner wird ein Schwingungsausgangssignal eines spannungs gesteuerten Oszillators als Betriebstakt für die CPU verwendet. Der Betriebstakt kann beispielsweise von einer hohen Taktgeschwindigkeit auf eine niedrige Taktgeschwindigkeit dadurch umgeschaltet werden, daß man die Schwingungsfrequenz des spannungsgesteuer ten Oszillators variiert. Da in diesem Fall die Frequenz des Schwingungsausgangssignals des spannungsgesteuerten Oszillators kontinuierlich ist und nach und nach variiert wird, wird der Betrieb der CPU nicht abrupt von der hohen auf die niedrige Taktgeschwindigkeit geändert. Wenn also der Takt umgeschaltet wird von hoher Taktgeschwindigkeit auf niedrige Taktgeschwindigkeit, so entsteht kein Problem der Phasen-Diskontinuität und dergleichen und der Betrieb der CPU wird gewährleistet. Folglich läßt sich der Takt der CPU umschalten, während der Betrieb der CPU gewährleistet wird, und der Energiever brauch des tragbaren Rechners läßt sich Reduzieren und die Kompatibilität des tragbaren Rechners läßt sich gewährleisten.

Gemäß einem fünften Aspekt der Erfindung wird ein tragbarer Rechner mit einer CPU geschaffen, deren Betrieb umschaltbar ist zwischen Normalbetrieb und Betrieb mit geringer Energieaufnahme, wobei der tragbare Rechner aufweist: eine erste Zeitgebereinrichtung zum periodischen Erzeugen einer Interrupt-Anforderung mit einer ersten Zykluszeit; eine zweite Zeitgebereinrichtung zum periodischen Erzeugen einer Interrupt-Anforderung mit einer zweiten Zykluszeit, die länger ist als die erste Zykluszeit; eine Einrichtung zum Erzeugen eines Zeitgeber-Interruptsignals zum Umschalten der Betriebsart der CPU von Betrieb mit geringer Leistungsaufnahme auf Normalbetrieb in Abhängigkeit der von der ersten oder der zweiten Zeitgebereinrichtung kommenden Interrupt-Aufforderung; und eine Interrupt-Maskiereinrichtung zum selektiven Maskieren der Interrupt-Aufforderung seitens der ersten Zeitgebereinrichtung nach Maßgabe des Betriebs für geringen Leistungs verbrauch oder Normalbetriebs seitens der CPU, derart, daß die Interrupt-Anforderung von der ersten Zeitgebereinrichtung gesperrt und die Interrupt-Aufforderung von der zweiten Zeitgebereinrichtung zugelassen wird, wenn die CPU in der Betriebsart für geringe Leistungsaufnahme arbeitet.

Kurze Beschreibung der Zeichnungen

Es zeigen:

Fig. 1 ein Blockdiagramm des Systems eines tragbaren Rechners gemäß einer ersten Ausführungsform der vorliegenden Erfindung;

Fig. 2 ein Blockdiagramm eines Beispiels des speziellen Aufbaus der Taktsteuer schaltung für das System der ersten Ausführungsform;

Fig. 3 ein Flußdiagramm zum Veranschaulichen des Betriebs beim Übergang auf den Schlummerbetrieb in dem System der ersten Ausführungsform;

Fig. 4 ein Flußdiagramm zum Veranschaulichen des Betriebs bei der Rückkehr aus dem Schlummerbetrieb bei dem System nach der ersten Ausführungsform;

Fig. 5 ein Zeitdiagramm zum Veranschaulichen des zeitlichen Betriebsablaufs in dem System nach der ersten Ausführungsform;

Fig. 6 ein Blockdiagramm eines weiteren Beispiels des speziellen Aufbaus der Takt steuerschaltung in dem System nach der ersten Ausführungsform;

Fig. 7 ein Flußdiagramm zum Veranschaulichen eines weiteren Beispiels für den Betrieb beim Übergang auf den Schlummerbetrieb bei dem System nach der ersten Ausführungsform;

Fig. 8 ein Flußdiagramm zum Veranschaulichen eines weiteren Beispiels bei der Rückkehr aus dem Schlummerbetrieb in dem System nach der ersten Aus führungsform;

Fig. 9 ein Blockdiagramm, welches den Systemaufbau eines tragbaren Rechners gemäß einer zweiten Ausführungsform der Erfindung darstellt;

Fig. 10 ein Blockdiagramm eines Beispiels für den speziellen Aufbau einer Bussteue rung in dem System nach der zweiten Ausführungsform;

Fig. 11 ein Flußdiagramm zum Veranschaulichen des Betriebs beim Übergang in den Schlummerbetrieb in dem System nach der zweiten Ausführungsform;

Fig. 12 ein Flußdiagramm zu Veranschaulichen des Betriebs bei der Rückkehr aus dem Schlummerbetrieb in dem System der zweiten Ausführungsform;

Fig. 13 ein Zeitdiagramm zum Veranschaulichen des zeitlichen Betriebsablaufs in dem System der zweiten Ausführungsform;

Fig. 14 ein Blockdiagramm eines weiteren Beispiels des speziellen Aufbaus der Buss teuerung in dem System der zweiten Ausführungsform;

Fig. 15 ein Flußdiagramm zum Veranschaulichen eines weiteren Beispiels des Betriebs des Übergangs in der Schlummerbetrieb in dem System der zweiten Ausfüh rungsform;

Fig. 16 ein Flußdiagramm zum Veranschaulichen eines weiteren Beispiels für den Betrieb bei der Rückkehr aus dem Schlummerbetrieb in dem System der zweiten Ausführungsform;

Fig. 17 ein Blockdiagramm des Systemaufbaus eines tragbaren Rechners gemäß einer dritten Ausführungsform der Erfindung;

Fig. 18 ein Zeitdiagramm zum Veranschaulichen des Betriebs der Zeitgebersteuer schaltung, die in dem System der dritten Ausführungsform vorgesehen ist;

Fig. 19 ein Flußdiagramm zum Veranschaulichen des Betriebs beim Übergang in den Schlummerbetrieb in dem System der dritten Ausführungsform;

Fig. 20 ein Flußdiagramm zum Veranschaulichen des Betriebs bei der Rückkehr von dem Schlummerbetrieb in dem System der dritten Ausführungsform;

Fig. 21 ein Flußdiagramm zum Veranschaulichen des Ablaufs des Gesamtbetriebs zur Zeit des Umschaltens des Takts in dem System der dritten Ausführungsform;

Fig. 22 ein Blockdiagramm zum Beschreiben einer Modifizierung der Zeitgebersteuer schaltung in dem System der dritten Ausführungsform;

Fig. 23 ein Zeitdiagramm zum Veranschaulichen des Taktumschaltbetriebs bei der Ausführung der Zeitsteuerschaltung gemäß Fig. 22, zum Umschalten des Hochgeschwindigkeitstakts auf den Niedriggeschwindigkeitstakt;

Fig. 24 ein Zeitdiagramm zum Veranschaulichen des Taktumschaltbetriebs, durch geführt von der in Fig. 22 gezeigten Zeitgebersteuerschaltung zum Umschalten des Niedriggeschwindigkeitstakts auf den Hochgeschwindigkeitstakt;

Fig. 25 ein Flußdiagramm zum Veranschaulichen eines weiteren Beispiels des Betriebs beim Übergang in den Schlummerbetrieb in dem System der dritten Ausfüh rungsform;

Fig. 26 ein Flußdiagramm zum Veranschaulichen eines weiteren Beispiels für den Betrieb bei der Rückkehr aus dem Schlummerbetrieb in dem System der dritten Ausführungsform;

Fig. 27 ein Blockdiagramm, welches den Systemaufbau eines tragbaren Rechners gemäß einer vierten Ausführungsform der Erfindung darstellt;

Fig. 28 ein Zeitdiagramm zum Veranschaulichen des Taktumschaltbetriebs zum Um schalten des Hochgeschwindigkeitstakts auf den Niedriggeschwindigkeitstakt in dem System der vierten Ausführungsform;

Fig. 29 ein Zeitdiagramm zum Veranschaulichen des Taktumschaltbetriebs zum Um schalten des Niedriggeschwindigkeitstakts auf den Hochgeschwindigkeitstakt in dem System der vierten Ausführungsform;

Fig. 30 ein Blockdiagramm eines ersten Beispiels des Aufbaus einer Spannungsum schaltschaltung, die in dem System der vierten Ausführungsform vorgesehen ist;

Fig. 31 ein Blockdiagramm eines zweiten Beispiels für den Aufbau der Spannungs umschaltschaltung in dem System der vierten Ausführungsform;

Fig. 32 ein Blockdiagramm eines dritten Beispiels für den Aufbau der Spannungs umschaltschaltung in dem System der vierten Ausführungsform;

Fig. 33 ein Zeitdiagramm, welches ein Beispiel für den Taktumschaltbetrieb in dem System der vierten Ausführungsform zeigt;

Fig. 34 ein Zeitdiagramm, welches ein weiteres Beispiel für den Taktumschaltbetrieb in dem System der vierten Ausführungsform zeigt;

Fig. 35 ein Blockdiagramm des Systemaufbaus eines tragbaren Rechners gemäß einer fünften Ausführungsform der Erfindung;

Fig. 36 ein Flußdiagramm zum Veranschaulichen des Betriebs beim Übergang auf den CPU-Schlummerbetrieb und des Betriebs bei der Rückkehr aus dem CPU- Schlummerbetrieb bei der fünften Ausführungsform der Erfindung;

Fig. 37 ein Beispiel für den Aufbau eines ersten RTC-Registers in dem System der fünften Ausführungsform;

Fig. 38 ein Beispiel für den Aufbau eines zweiten RTC-Registers in dem System der fünften Ausführungsform;

Fig. 39 ein Beispiel für den Aufbau eines ersten Interrupt-Maskenregisters in dem System der fünften Ausführungsform;

Fig. 40 ein Beispiel für den Aufbau eines zweiten Interrupt-Maskenregisters in dem System der fünften Ausführungsform;

Fig. 41 ein Beispiel für den speziellen Aufbau einer Interrupt-Steuerung in dem System nach der fünften Ausführungsform.

Beste Wege zur Ausführungsform der Erfindung

Die vorliegende Erfindung wird nun im einzelnen unter Bezugnahme auf die begleitenden Zeichnungen beschrieben.

Fig. 1 zeigt den Systemaufbau eines tragbaren Rechners gemäß einer ersten Ausführungs form der Erfindung. Dieser tragbare Rechner wird gespeist von einer herkömmlichen Wechsel-Netzspannungsquelle oder einer Batterie, die lösbar im Körper des Rechners gelagert ist. Der tragbare Rechner enthält eine CPU (Zentrale Verarbeitungseinheit) 11, einen Taktgeber 12, eine Taktsteuerschaltung 13, einen dynamischen RAM (DRAM) 14, einen Echtzeittaktgeber (RTC) 15, einen Systemzeitgeber 16, eine Stützspannungsver sorgung 17, eine Tastatursteuerung (KBC) 18, und eine programmierbare Interrupt- Steuerung (PIT) 19.

Die CPU 11 steuert das Gesamtsystem und ist über einen Systembus 10 mit den jeweiligen Komponenten verbunden, das heißt mit der Taktsteuerschaltung 13, dem dynamischen RAM (DRAM) 14, dem Echtzeittaktgeber (RTC) 15, dem Systemzeitgeber 16, der Tastatursteuerung (KBC) 18 und der programmierbaren Interruptsteuerung (TIC) 19. Die CPU 11 enthält beispielsweise den obenerwähnten Microprozessor 80486 und besitzt einen internen Generator 111 mit einer PLL-Schaltung, um dadurch intern einen Hochgeschwin digkeitstakt zu erzeugen. Speziell wird in der CPU 11 ein Taktsignal mit einer Frequenz erzeugt, die um ein vielfaches höher ist als die Frequenz eines Takt CLK, der über die Taktsteuerschaltung 13 geliefert wird, und der Hochgeschwindigkeitsbetrieb erfolgt unter Verwendung des intern erzeugten Takts.

Die CPU 11 bestimmt, ob die Bedingung für die Einstellung eines Schlummerbetriebs erfüllt ist oder nicht, indem ein BIOS (Basic-Input-Output-System) ausgeführt wird, welches von einem derzeit laufenden Anwenderprogramm aus aufgerufen wird. Wenn die Bedingung erfüllt ist, vollzieht die CPU sukzessive die Verarbeitung zum Retten der Inhalte der Register der CPU 11 und das Verarbeiten für die Einstellung der Schlummer betrieb-Identifizierungsdaten (Taktanhalte-Flag), die den Übergang in den Schlummerbe trieb repräsentieren, und führt einen Halt-Befehl aus. Die Bedingung für die Einstellung des Schlummerbetriebs ist zum Beispiel dann erfüllt, wenn eine Tastatureingabe seitens einer Bedienungsperson für mindestens eine vorbestimmte Zeitspanne nicht erfolgt ist.

Die Daten in jedem Register der CPU 11 werden in den dynamischen RAM (DRAM) 14 gerettet. Die Schlummerbetriebs-Identifikationsdaten (Taktanhalte-Flag) werden in dem Speicher im Echtzeittaktgeber (RTC) 15 gespeichert.

Wenn die CPU 11 den Halt-Befehl ausführt, um den Lauf eines Programms anzuhalten, setzt die CPU ein Signal M/IO auf einen Pegel "L", ein Signal D/C auf einen Pegel "L" und ein Signal W/R auf einen Pegel "H", um dadurch den Halt-Zustand mitzuteilen, der in der CPU 11 eingestellt ist. Bei dem Signal M/IO handelt es sich um ein Statussignal, welches angibt, auf welches von einem Eingabegerät und einem Ausgabegerät zuzugreifen ist, das Steuersignal D/C ist ein Statussignal, welches angibt, welche Daten und welcher Befehl auszugeben sind, und das Signal W/R ist ein Statussignal, welches angibt, welche von einer Schreiboperation und einer Leseoperation auszuführen ist.

Der Taktgeber 12 erzeugt einen Takt CLK. Die Frequenz des Takts CLK beträgt zum Beispiel 32 MHz oder 16 MHz. Der Takt CLK wird von dem Taktgenerator 12 unter Steuerung durch die Taktsteuerschaltung 13 an die CPU 11 geliefert.

Die Taktsteuerschaltung 13 liefert den Takt CLK, ein Rücksetzsignal RESET und ein Interrupt-Signal INT an die CPU 11. Die Taktsteuerschaltung 13 liefert im Normalzustand den Takt CLK an die CPU 11, um die CPU 11 zu betreiben, stoppt jedoch die Zufuhr des Takts CLK zu der CPU 11 im Schlummerbetrieb. Vor dem Anhalten des Takts CLK stellt die Taktsteuerschaltung 13 das Signal RESET in den aktiven Zustand zurück, um auf diese Weise die CPU 11 in den Rücksetzzustand zu bringen. Während das Rücksetzsignal RESET sich im aktiven Zustand befindet (das heißt während der Zeitspanne, in der die CPU 11 sich im Rücksetzzustand befindet) führt die CPU 11 weder Befehle aus, noch aktiviert sie den Systembus 10.

Die Zufuhr Takts CLK wird angehalten, nachdem die CPU 11 in den Rücksetzzustand gebracht worden ist, weil möglicherweise die CPU 11 aufgrund einer Versetzung der Phase, verursacht durch das Anhalten der Zufuhr des Takts CLK, eine Fehlfunktion ausführt.

Der Umstand, daß die CPU 11 in den Zustand gesetzt wurde, in welchem die CPU 11 in den Schlummerbetrieb übergehen kann, wird erkannt durch die Zustände der Signale M/IO, D/C und W/R von der CPU 11, die auf die Pegel "L", "L" bzw. "H" eingestellt wurden.

Speziell dann, wenn die CPU 11 in einen solchen Zustand gebracht wurde, daß sie in den Schlummerbetrieb übergehen kann, führt die CPU 11 den Halt-Befehl aus, wie es oben angegeben wurde, und stellt das Signal M/IO auf den Pegel "L", das Signal D/C auf den Pegel "L" und das Signal W/R auf den Pegel "H". Damit kann die Taktsteuerschaltung 13 den Zustand der CPU 11 erkennen, der in den Schlummerbetrieb übergegangen ist, indem die Pegel dieser Signale ermittelt werden.

Wenn die Taktsteuerschaltung 13 von der Interrupt-Steuerung 19 eine Hardware-Interrupt- Aufforderung empfangen hat, führt die Taktsteuerschaltung 13 die folgende Verarbeitung durch, um die CPU 11 aus dem Schlummerbetrieb in den Normalbetrieb zurückzustellen. Speziell nimmt die Taktsteuerschaltung 13 die Zufuhr des Takts CLK wieder auf und stellt dann das Rücksetzsignal RESET in den aktiven Zustand, um den Betrieb der CPU 11 erneut zu starten. Anschließend liefert die Taktsteuerschaltung 13 das Interruptsignal INT an die CPU 11.

Der dynamische RAM (DRAM) 14 ist vorgesehen, um das Anwenderprogramm und dergleichen zu speichern, welches von der CPU 11 auszuführen ist. Während der Zeit des Übergangs in den Schlummerbetrieb werden die Daten aus jedem Register der CPU 11 in den dynamischen RAM (DRAM) 14 gerettet.

Der Echtzeittaktgeber (RTC) 15 ist ein Modul zum Realisieren einer Taktfunktion und einer Kalenderfunktion. Der interne Speicher des RTC 15 wird stets mit Leistung von einer Stützversorgung 17 versorgt, so daß er die gespeicherten Inhalte auch beim Netz abschalten nicht verliert. Weiterhin speichert der Speicher des Echtzeittaktgebers (RTC) 15 die oben erwähnte Schlummerbetrieb-Identifikationsinformation (Taktanhalte-Flag).

Die Schlummerbetrieb-Identifikationsinformation (Taktanhalte-Flag) wird dazu benutzt, festzustellen, ob der Schlummerbetrieb der CPU 11 in den Normalbetrieb zurückgestellt wurde, oder ob die Leistung für das System eingeschaltet wurde.

Speziell kann sich der aktive Zustand des Rücksetzsignals RESET in den inaktiven Zustand nicht nur dann ändern, wenn die CPU 11 aus dem Schlummerbetrieb in den Normalbetrieb übergeht, sondern auch dann, wenn das Netz eingeschaltet wird. Bei Netzeinschaltung erfolgt eine normale Bootstrap-Verarbeitung, und es ist nicht notwendig, die geretteten Daten in die Register der CPU 11 zurückzubringen. Erfolgt aber eine Änderung des Schlummerbetriebs in den Normalbetrieb, so muß man die Inhalte der Register in die CPU 11 zurückbringen. Wenn also das Rücksetzsignal RESET sich aus dem aktiven Zustand in den inaktiven Zustand geändert hat, muß die CPU 11 die Schlummerbetrieb-Identifika tionsinformation (Taktanhalte-Flag) des Echtzeittaktgebers (RTC) 15 prüfen, um so zu be stimmen, ob der Schlummerbetrieb in den Normalbetrieb geändert wurde oder nicht.

Weiterhin erzeugt der Echtzeittaktgeber (RTC) 15 eine Zeitgeberinterrupt-Anforderung IRQ8 periodisch mit einer Zykluszeit von zum Beispiel 500 ms. Die Zeitgeberinterrupt- Anforderung IRQ8 wird an die Interruptsteuerung 19 geliefert.

Der Systemzeitgeber 16 ist ein Zeitgeber zum Erzeugen eines Zeitsteuersignals IRQ0 periodisch bei einer Zykluszeit von zum Beispiel 55 ms. Die Zeitgeberinterrupt-Anforde rung IRQ0 wird an die Interruptsteuerung 19 gegeben.

Die Tastatursteuerung (KBC) 18 ist so ausgelegt, daß sie die in den Körper des tragbaren Rechners eingebaute Tastatur steuert. Die KBC 18 tastet die Tastenmatrix der Tastatur ab und erzeugt Tastendaten (Abtastcode) entsprechend der betätigten Taste. Zu dieser Zeit erzeugt die Tastatursteuerung (KBC) 18 eine Tasteneingabe-Interrupt-Anforderung IRQ1, um der CPU 11 die Tasteneingabe zu signalisieren. Die Tasteneingabe-Interrupt-Anforde rung IRQ1 wird an die Interruptsteuerung 19 gegeben.

Die Interruptsteuerung 19 liefert über die Taktsteuerschaltung 13 an die CPU 11 eine Hardware-Interrupt-Anforderung IRQ. Speziell erzeugt, wenn die Interruptsteuerung 19 irgendeine von der Zeitgeberinterrupt-Aufforderung IRQ0, Tasteneingabe-Interrupt- Aufforderung IRQ1 und Zeitgeberinterrupt-Aufforderung IRQ8 empfangen hat, die Interruptsteuerung 19 die Hardware-Interrupt-Anforderung IRQ. In diesem Fall kann ent weder die Zeitgeberinterrupt-Aufforderung IRQ0 oder die Zeitgeberinterrupt-Aufforderung IRQ8 selektiv von einem Interrupt-Maskierregister in der Interruptsteuerung 19 maskiert werden.

Fig. 2 zeigt ein Beispiel für den speziellen Aufbau der Taktsteuerschaltung 13. Die Taktsteuerschaltung 13 enthält einen Taktumschaltkreis 131, eine RESET-Signal-Erzeu gungsschaltung 132, eine Interrupt-Signal-Erzeugungsschaltung 133 und ein RS-Flipflop 135, wie in der Figur gezeigt ist.

Der Taktumschaltkreis 131 wählt und gibt aus einen von einem Takt CLK und einem Massepegelsignal GND. Wenn das Flipflop 135 zurückgesetzt ist, gibt der Schaltkreis 131 das GND-Pegelsignal aus und stoppt die Zufuhr des Takts CLK an die CPU 11. Wenn andererseits das Flipflop 135 gesetzt ist, wählt der Taktumschaltkreis 131 das Taktsignal CLK aus und liefert es an die CPU 11.

Eine Gatterschaltung 134 setzt das Flipflop 135 zurück, wenn sie erkannt hat, daß die Signale M/IO, D/C und W/R die Pegel "L", "L" bzw. "H" haben, das heißt den Umstand erkennt, daß die CPU 11 den Halt-Befehl ausgeführt hat. Das Flipflop 135 wird durch die Hardware-Interrupt-Anforderung IRQ von der Interruptsteuerung 19 gesetzt.

Die Reset-Signal-Erzeugungsschaltung 132 spricht an auf das Ausgangssignal der Gatter schaltung 134, um das Flipflop 135 zurückzustellen und dadurch das Rücksetzsignal RESET in den aktiven Zustand zu bringen. Zusätzlich spricht die Reset-Signal-Erzeu gungsschaltung 132 an auf die Interrupt-Anforderung IRQ und setzt das Rücksetzsignal RESET in den inaktiven Zustand. Die Interruptsignal-Erzeugungsschaltung 133 erzeugt das Interruptsignal INT in Abhängigkeit der Interrupt-Anforderung IRQ.

Wenn in der Taktsteuerschaltung 13 der Umstand, daß die Signale M/IO, D/C und W/R auf die Pegel "L", "L" bzw. "H" eingestellt wurden, festgestellt wird, wird das Rücksetz signal RESET durch das Ausgangssignal der Gatterschaltung 134 in den aktiven Zustand eingestellt, und das Flipflop 135 wird zurückgestellt, um das Ausgangssignal des Takt umschaltkreises 131 von dem Takt CLK auf GND umzuschalten. Wenn in diesem Zustand die Interruptanforderung IRQ eingegeben wird, wird das Flipflop 135 gesetzt, und das Ausgangssignal des Taktsignalumschaltkreises 131 wird umgeschaltet von GND auf den Takt CLK. Nach einer vorbestimmten Zeitspanne nach der Taktumschaltung (von z. B. 1 ms) wird das Rücksetzsignal RESET in den inaktiven Zustand gesetzt. Dann erzeugt die Interruptsignal-Erzeugungsschaltung 133 das Interruptsignal INT.

Bezugnehmend nunmehr auf die Fig. 3 bis 5 wird im folgendem der Betrieb des Über gangs in den Schlummerbetrieb in dem tragbaren Rechner nach Fig. 1 sowie der Betrieb der Rückkehr aus dem Schlummerbetrieb beschrieben.

Bezugnehmend auf das Flußdiagramm in Fig. 3 wird als erstes der Betrieb zum Anhalten des Takts CLK der CPU 11 im Schlummerbetrieb beschrieben.

Wenn z. B. die CPU 11 während der Ausführung eines Anwenderprogramms in den Tasteneingabe-Wartezustand gelangt ist, wird von dem Anwenderprogramm normalerweise eine Interrupt-Wartefunktions-Routine gemäß Fig. 3 ausgeführt. Die Interrupt-Wartefunk tion wird durch das Programm BIOS bereitgestellt.

In der Interrupt-Wartefunktionsroutine stellt die CPU 11 fest, ob ein Tasteneingabe- Interrupt erfolgt ist (Schritt S11). Diese Feststellungsverarbeitung erfolgt derart, daß das Interruptsignal INT an die CPU 11 geliefert wird und die CPU 11 den Faktor des Inter rupts untersucht. Es wird beispielsweise festgestellt, ob der Interrupt auf die Tasten eingabe-Interruptanforderung IRQ1 zurückzuführen ist oder nicht, indem die Statusregister der Interruptsteuerung 19 gelesen werden. Erfolgte ein Tasteneingabe-Interrupt, so liest die CPU 11 den Tastencode von der Tastatursteuerung (KBC) 18 (Schritt S12), und dann kehrt die Steuerroutine zu der Ausführung des Anwenderprogramms zurück.

Wenn andererseits der Tasteneingabe-Interrupt nicht erfolgte, erkennt die CPU, daß die Einstellbedingung für den Schlummerbetrieb erfüllt wurde, und sie führt die Subroutine für die Einstellung des Schlummerbetriebs aus. Zuerst rettet die CPU 11 die Inhalte der Register zu dieser Zeit in den dynamischen RAM (DRAM) 14 (Schritt S13) und an schließend speichert die CPU 11 die Schlummerbetriebs-Identifikationsinformation (Takt anhalte-Flag) mit dem Wert "1" im Speicher 15 des Echtzeittaktgebers (RTC) (Schritt S14). Dann führt die CPU 11 einen Halt-Befehl (HLT) zum Anhalten des Betriebs aus (Schritt S15). Der Halt-Befehl verhindert, daß die CPU 11 den Systembus 10 benutzt.

Hat die CPU 11 erst einmal den Halt-Befehl ausgeführt, setzt sie das Signal M/IO auf den Pegel "L", das Signal D/C auf den Pegel "L" und das Signal W/R auf den Pegel "H", um auf diese Weise den Halt-Zustand der CPU 11 zu signalisieren. Der Halt-Zustand wird aufrechterhalten, wenn nicht der Betrieb erneut gestartet wird.

Die Taktsteuerschaltung 13 überwacht diese Signale (M/IO, D/C, W/R). Wenn festgestellt wird, daß die CPU 11 den Halt-Befehl ausgeführt hat, aktiviert die Taktsteuerschaltung 13 das Rücksetzsignal RESET und setzt die CPU 11 zurück. Wenn das Rücksetzsignal RESET in den aktiven Zustand gesetzt worden ist, ist jeglicher Betrieb der CPU 11 beendet. Danach hält die Taktsteuerschaltung 13 die Zufuhr des Taktsignals CLK zu der CPU 11 an. Anschließend wird die CPU 11 in den Schlummerbetrieb gesetzt, in welchem die Zufuhr des Takts CKL angehalten ist.

Danach spricht die Taktsteuerschaltung 13 auf die Hardware-Interruptanforderung IRQ seitens der Interruptsteuerung 19 an und startet erneut die Zufuhr des Takts CLK. Wenn eine Zeitspanne von etwa 1 ms anschließend vergangen ist, wird der aktive Zustand des Rücksetzsignals RESET in den inaktiven Zustand geändert. Als Ergebnis wird bis zu einer Zeit von etwa 1 ms nach dem Neustart der Zufuhr des Takts CLK der aktive Zustand des Rücksetzsignals RESET aufrechterhalten. Auf diese Weise wird der aktive Zustand des Rücksetzsignals RESET für eine vorbestimmte Zeitspanne nach dem Neustart der Zufuhr des Takts CLK aufrechterhalten, um so den richtigen Betrieb der CPU 11 zu gewähr leisten.

Ist erst einmal der Zustand des Rücksetzsignals RESET in den aktiven Zustand geändert worden, so startet die CPU 11 den Betrieb neu, initialisiert die interen Register und holt einen Befehl aus einer speziellen Adresse. Dadurch wird die Routine nach Fig. 4 ausge führt. Die Routine nach Fig. 4 ist identisch mit einer Routine, die dann ausgeführt wird, wenn der Rücksetzschalter zur zwangsweisen Einstellung der CPU 11 in den Anfangs zustand eingeschaltet wurde, oder wenn die Netzspannung eingeschaltet worden ist.

Nach der Routine gemäß Fig. 4 prüft die CPU 11 zunächst die Inhalte der Schlummerbe trieb-Identifikationsinformation (Taktanhalte-Flag), die in dem Speicher des Echtzeittaktge bers (RTC) 15 gespeichert ist (Schritt S21). Wenn die Schlummerbetrieb-Identifikations information (das Taktanhalte-Flag) "0" ist, wird die Betriebweise des Systems nicht aus dem Schlummerbetrieb wieder hergestellt, und das System wird normal durch Einschalten des Netzes oder durch Betätigen des Rücksetzschalters in Gang gesetzt. Somit führt die CPU 11 eine Bootstrap-Verarbeitung aus (Schritt S22). Bei der Bootstrap-Verarbeitung werden die peripheren Schaltungen initialisiert und das Betriebssystem aktiviert.

Wenn andererseits die Schlummerbetriebs-Identifikationsinformation (das Taktanhalte-Flag) "1" ist, wird die Betriebsart des Systems aus dem Schlummerbetrieb wieder hergestellt. Damit schreibt die CPU 11 die Schlummerbetriebs-Identifikationsinformation (Taktanhalte- Flag) des Echtzeittaktgebers (RTC) 15 auf "0" zurück (Schritt S23) und lädt anschließend die geretteten Registerinhalte aus dem dynamischen RAM (DRAM) 14 in die internen Register, um auf diese Weise die Registerinhalte wiederzuerlangen (Schritt S24). Dann geht die Steuerroutine der CPU 11 über zu der Verarbeitung zum Prüfen des Tasten eingabeinterrupts, der in Bezug auf Fig. 3 beschrieben ist (Schritt S11). Auf diese Weise wird der Zustand vor der Einstellung auf den Schlummerbetrieb wiederhergestellt.

Wie oben erwähnt wurde, wird bei der Schlummerbetriebs-Funktion nach dieser Aus führungsform der Takt CLK in dem Zustand angehalten, in welchem die CPU 11 zurück gesetzt ist. Durch Anhalten des Takts CLK verringert sich der Verbrauch elektrischen Stroms durch die CPU 11.

Fig. 5 zeigt den Betriebsablauf für den oben beschriebenen Schlummerbetrieb. Wie aus Fig. 5 hervorgeht, führt die CPU 11 den Halt-Befehl aus, wenn der Normalbetrieb in den Schlummerbetrieb geändert wird. Ansprechend auf den Halt-Befehl wird das Rücksetzsi gnal RESET auf den aktiven "Hoch"-Pegel eingestellt, und dadurch wird die CPU 11 zurückgesetzt. Anschließend wird in dem zurückgesetzten Zustand der CPU 11 die Zufuhr des Takts CLK angehalten. Wenn die Betriebsart aus dem Schlummerbetrieb in den Normalbetrieb zurückgestellt wird, wird die Zufuhr des Takts CLK ansprechend auf die Hardware-Interruptanforderung IRQ wieder aufgenommen. Anschießend wird das Rück setzsignal RESET auf den inaktiven Pegel zurückgestellt. Damit ist der Betrieb der CPU 11 wieder aufgenommen.

Unter Bezugnahme auf Fig. 6 soll nun ein weiteres Beispiel des speziellen Aufbaus der Taktsteuerschaltung 13 beschrieben werden.

Die in Fig. 2 gezeigte Taktsteuerschaltung 13 erkennt den Umstand, daß die CPU 11 in den Zustand, in welchem der Takt angehalten werden kann, gesetzt worden ist, d. h. den Umstand, daß die Daten der Register gerettet worden sind, auf der Grundlage der Signale (M/IO, D/C, W/R), die als Ergebnis der Ausführung des Halt-Befehls ausgegeben werden. Andererseits erkennt die in Fig. 6 gezeigte Taktsteuerschaltung 13′ den Umstand, daß die CPU 11 in den Zustand gesetzt worden ist, in welchem der Takt angehalten werden kann, auf der Grundlage von seitens der CPU 11 ausgegebenen Nachrichtendaten. Speziell enthält die Taktsteuerschaltung 13′ einen Dekodierer 201 und ein Register 202 anstelle der Gatterschaltung 134. Der Dekodierer 201 dekodiert eine von der CPU 11 gelieferte Adresse und stellt vorbestimmte, ein Bit umfassende Nachrichtendaten auf den Bus 11 in dem Register 202 ein, wenn die Adresse einen vorbestimmten Wert besitzt. Sind erst einmal die Nachrichtendaten im Register 202 eingestellt, wird das Rücksetzsignal RESET durch die Resetsignal-Erzeugungssschaltung 132 auf den aktiven Pegel eingestellt, und das Flipflop 135 wird zurückgesetzt. Damit wird die Zufuhr des Takts CLK angehalten.

Wenn die Taktsteuerschaltung 13′ mit dem oben beschriebenen Aufbau eingesetzt wird, kann die CPU 11 den Zustand, in welchem das Retten der Daten in den Registern abge schlossen ist, erkennen, und der Takt kann angehalten werden, auch wenn die CPU 11 den Halt-Befehl nicht ausgeführt hat.

Wie oben beschrieben ist, wird bei der ersten Ausführungsform des tragbaren Rechners die Zufuhr des Takts CLK in dem Zustand angehalten, in welchem die CPU 11 zurückgesetzt ist. Damit kann eine Fehlfunktion des CPU 11 durch das Anhalten des Takts CLK verhin dert werden. Zusätzlich läßt sich die Leistungsaufnahme spürbar reduzieren, weil der Takt CLK angehalten ist, im Gegensatz zum regulären Schlummerbetrieb, bei dem die Frequenz des Takts CLK verringert wird.

Außerdem werden, wenn die CPU 11 zurückgesetzt ist, die Registerinhalte der CPU 11 gerettet, und die geretteten Registerinhalte werden zurückgespeichert, wenn die Zufuhr des Takts CLK wieder aufgenommen und das Rücksetzsignal auf den inaktiven Pegel einge stellt ist. Folglich kann der Betrieb der CPU 11 aus dem Zustand vor dem Anhalten des Takts CLK heraus wiederaufgenommen werden, und der Normalbetrieb der CPU 11 kann gewährleistet werden.

Das obige Taktumschaltsystem ist insbesondere geeignet zum Realisieren der Schlummer betrieb-Funktion der CPU mit interem Taktgenerator. Selbstverständlich tritt auch bei Anwendung auf eine CPU, die keinen internen Taktgenerator mit einer PLL-Schaltung aufweist, und die synchron mit einem externen Takt arbeitet, keine Fehlfunktion der CPU auf, und der Leistungsverbrauch läßt sich reduzieren.

Bei der ersten Ausführungsform wird die Schlummerbetrieb-Identifikationsinformation in der CPU 11 durch Software-Maßnahmen eingestellt, um festzustellen, ob die Betriebsweise der CPU 11 aus dem Schlummerbetrieb zurückgekehrt ist, oder ob die Netzspannung des Systems eingeschaltet wurde. Es ist jedoch möglich, ein Flipflop oder dergleichen in der Taktsteuerschaltung 13 einzurichten und die Schlummerbetrieb-Identifikationsinformation durch Hardware-Maßnahmen in diesem Flipflop einzustellen.

Um weiterhin den Schlummerbetrieb für eine lange Zeitspanne aufrechtzuerhalten, ist es wünschenswert, die Systemzeitgeber-Interruptanforderung IRQ0 während des Schlummer betriebs durch die Interruptsteuerung 19 zu maskieren. Dadurch wird die in Einheiten von 55 ms erzeugte Systemzeitgeber-Interruptanforderung IRQ gesperrt. Damit kann die Schlummerbetrieb-Zeitspanne auf 55 ms oder darüber eingestellt werden, und man kann Energieverbrauch verringern.

In diesem Fall führt die CPU 11 die Verarbeitung für den Übergang der Betriebsweise aus dem Normalbetrieb in den Schlummerbetrieb gemäß Fig. 7 durch.

Schritte S100 und S101 sind zu den Subroutinen-Schritten S13 bis S15 gemäß Fig. 3 für den Übergang in den Schlummerbetrieb hinzugefügt. Im Schritt S100 stellt die CPU 11 den Zeitgeberinterruptzyklus des Echtzeittaktgebers (RTC) 15 auf 500 ms ein, indem sie Daten, die für 500 ms repräsentativ sind, in vorbestimmte Register innerhalb des Echt zeittaktgebers (RTC) 15 einschreibt. Im Schritt S101 sperrt die CPU 11 den Zeitgeber interrupt des Systemzeitgebers 14 und ermöglicht den Zeitgeberinterrupt für den Echt zeittaktgeber (RTC) 15. Dies wird dadurch erreicht, daß vorbestimmte Maskierdaten in ein Interrupt-Maskierregister der Interruptsteuerung (PIC) 15 eingeschrieben werden.

Als Ergebnis wird in der Schlummerbetriebsart die in Einheiten von 55 ms erzeugte Systemzeitgeber-Interruptanforderung IRQ0 gesperrt, und die Zeitgeber-Interruptanforde rung IRQ8 seitens des Echtzeitgebers (RTC) 15, die in einer von 500 ms erzeugt wird, wird zugelassen. Folglich läßt sich die Schlummerbetriebszeitspanne auf 55 ms oder darüber einstellen, und der Leistungsverbrauch läßt sich reduzieren.

Der Zeitgeber-Interruptzyklus des Echtzeittaktgebers (RTC) 15 wurde auf 500 ms einge stellt, um die Taktfunktion des Anwenderprogramms zu unterstützen. Speziell dann, wenn ein Anwenderprogramm mit einer Funktion der digitalen Anzeige der Zeit auf dem Anzeigebildschirm läuft, ist es notwendig, den Zeitzählvorgang innerhalb von höchstens 1 s zu aktualisieren. Bei dieser Ausführungsform, bei der Gebrauch von dem Zeitgeber- Interrupt in Einheiten von 500 ms gebraucht wird, ist die maximale Schlummerbetrieb- Periode auf 500 ms begrenzt.

Wenn die Systemzeitgeber-Interruptanforderung IRQ0 gesperrt und die Betriebsart in dem Schlummerbetrieb geändert wird, führt die CPU 11 die Verarbeitung für den Übergang aus dem Normalbetrieb in den Schlummerbetrieb gemäß Fig. 18 durch.

In diesem Fall wird der Schritt S102 zusätzlich zu den Schritten S23 und S24 nach Fig. 4 ausgeführt. Im Schritt S102 gibt die CPU 11 den Zeitgeberinterrupt des Systemzeitge bers 16 frei und sperrt den Zeitgeberinterrupt durch den Echtzeittaktgeber (RTC) 15. Dies kann dadurch erreicht werden, daß vorbestimmte Maskierdaten in das Interrupt-Maskier register der Interruptsteuerung (PIC) 19 eingeschrieben werden. Dadurch wird im Normal betrieb der Zeitgeberinterrupt in der Einheit von 55 ms wirksam gemacht.

Im folgenden wird eine zweite Ausführungsform der vorliegenden Erfindung beschrieben.

Fig. 9 zeigt den Systemaufbau eines tragbaren Rechners gemäß der zweiten Ausführungs form der Erfindung. Bei dem tragbaren Rechner nach der zweiten Ausführungsform wird die Spannungsversorgung für die CPU im Schlummerbetrieb angehalten.

Speziell wird dieser tragbare Rechner gespeist durch eine übliche Wechsel-Netzspannung oder eine abnehmbar in dem Rechnerkörper gelagerte Batterie. Wie in Fig. 9 gezeigt ist, enthält der Rechner eine CPU 11A, einen Schaltkreis 12A, eine Bussteuerung 13A, ein ROM 14A, einen dynamischen RAM (DRAM) 15A, einen Echtzeittaktgeber (RTC) 16A, eine Tastatursteuerung (KBC) 17A, eine Spannungsversorgungsschaltung 18A, einen Wechselspannungsadapter 19A, eine Batterie 20A, eine Stützversorgung 21A, einen Taktumschaltkreis 22A, einen Taktgenerator 23A, eine programmierbare Interruptsteuerung (PIC) 24A und einen Systemzeitgeber 25A.

Die CPU 11A zur Steuerung des Gesamtsystems ist über einen Systembus 10b an die Komponenten der peripheren Schaltungen, das heißt den ROM 14A, den dynamischen RAM (DRAM) 15A, den Echtzeittaktgeber (RTC) 16A, die Tastatursteuerung (KBC) 17A, die Interruptsteuerung (PIC) 24A und den Systemzeitgeber 25A angeschlossen. Die CPU 11A wird zum Beispiel durch einen Microprozessor (80486) gebildet und besitzt einen internen Generator 111A mit einer PLL-Schaltung für die interne Erzeugung eines Hoch geschwindigkeitstakts. Speziell wird innerhalb der CPU 11A ein Taktsignal, dessen Frequenz um ein Vielfaches höher liegt als die Frequenz des von dem Taktgenerator 23A über den Taktumschaltkreis 22A gelieferten Takts, von dem internen Generator 111A intern erzeugt und der Hochgeschwindigkeitsbetrieb erfolgt unter Benutzung des intern erzeugten Takts.

Die CPU 11A stellt fest, ob die Bedingung zur Einstellung eines Schlummerbetriebs erfüllt wird oder nicht, indem es BIOS (Basic-Input-Output-System) durchführt, welches von einem derzeit laufenden Anwenderprogramm aufgerufen wird. Wenn die Bedingung erfüllt wird, führt die CPU 11A sukzessive die Verarbeitung zum Retten der Inhalte jedes Registers der CPU 11A zur Verarbeitung der Einstellung eines Schlummerbetrieb-Iden tifikations-Flags durch, welches den Übergang in den Schlummerbetrieb repräsentiert, und führt den Halt-Befehl aus. Die Schlummerbetrieb-Einstellbedingung wird beispielsweise da durch erfüllt, daß während mindestens einer vorbestimmten Zeitspanne seitens einer Bedienungsperson kein Tasteneingabevorgang durchgeführt wurde.

Die Daten in den Registern der CPU 11A werden in den dynamischen RAM (DRAM) 15A gerettet. Das Schlummerbetrieb-Identifikations-Flag wird in den Speicher des Echtzeittakt gebers (RTC) 16A gespeichert.

Wenn die CPU 11A einen Halt-Befehl zum Anhalten des Laufs eines Programms oder einen Bus-Zugriff durchführt, stellt die CPU 11A ein Signal M/IO auf einen Pegel "L", ein Signal D/C auf einen Pegel "L" und ein Signal W/R auf einen Pegel "H", um dadurch den in der CPU 11A eingestellten Haltezustand zu signalisieren. Wie oben beschrieben wurde, bedeutet das Signal M/IO, welches von einem Eingabegerät und einem Ausgabe gerät zu benutzen ist, während das Steuersignal D/C angibt, welche Daten oder welcher Befehl auszugeben ist, und das Signal W/R angibt, welcher von einem Schreibvorgang und einem Lesevorgang auszuführen ist.

Der Taktgenerator 22A erzeugt einen Takt von zum Beispiel 32 MHz oder 16 MHz als an die CPU 11a gelieferten Takt. Der Takt CLK von dem Taktgenerator 22A wird an den Taktumschaltkreis 22A gesendet. Der Taktumschaltkreis 22A liefert an die CPU 11A den Takt CLK oder den GND-Pegelausgang als Betriebstaktsignal.

Die Bussteuerung 13A steuert das Verbinden/Trennen zwischen dem CPU-BUS (örtlichen BUS) 10a und dem System-BUS 10b sowie das Steuern der Zufuhr des Rücksetzsignals RESET und des Interruptsignals INT an die CPU 11A, die Zufuhr des Takts CLK und die Spannungszufuhr zu der CPU 11A.

Normalerweise schaltet die Bussteuerung 13A den Umschaltkreis 13A so, daß die CPU 11A betrieben wird, und sie liefert ein Spannungsversorgungssignal Vcc an die CPU 11A, und sie steuert den Taktumschaltkreis 22A für die Zufuhr des Takts CLK an die CPU 11A. Wenn allerdings die CPU 11A auf den Schlummerbetrieb eingestellt ist, hält die Bussteuerung 13A die Zufuhr des Takts CLK an, und sie hält außerdem die Zufuhr der Versorgungsspannung Vcc an. Wenn die Zufuhr des Takts CLK und der Versorgungs spannung Vcc angehalten wird, setzt die Steuerung 13A das Rücksetzsignal RESET vor dem Halt auf den aktiven Pegel, um die CPU 11A zurückzusetzen. Die Zufuhr des Taktsi gnals CLK und der Versorgungsspannung Vcc wird nach dem Zurücksetzen der CPU 11A angehalten, da möglicherweise eine Fehlfunktion der CPU 11A aufgrund eines Versatzes der Taktphase, bedingt durch das Anhalten der Zufuhr des Takts CLK oder ein Ausfallen der Spannungsversorgung, auftritt.

Wenn die Zufuhr des Takts CLK und der Versorgungsspannung Vcc angehalten wird, trennt die Bussteuerung 13A den CPU-BUS 10a und den System-BUS 10b, um dadurch einen nutzlosen Stromfluß zu der CPU 11A aus den verschiedenen an den Systembus 10b angeschlossenen peripheren Schaltungen zu unterbinden.

Die Bussteuerung 13A erkennt den Zustand, in welchem die Betriebsart der CPU 11A in den Schlummerbetrieb geändert werden kann, auf der Grundlage der Busstatussignale M/IO, D/C und W/R, die von der CPU 11A geliefert werden.

Wenn die CPU 11A in den Zustand eingestellt ist, in dem ihr Betrieb in den Schlummerbe trieb geändert werden kann, führt die CPU 11A speziell den Halt-Befehl aus, wie es oben angegeben wurde, und sie setzt das Signal M/IO auf den Pegel "L", das Signal D/C auf den Pegel "L" und das Signal W/R auf den Pegel "H". Damit kann durch Feststellung der Pegel dieser Signale erkannt werden, daß die CPU 11A in den Zustand versetzt worden ist, in welchem der Betrieb der CPU 11A in den Schlummerbetrieb geändert werden kann.

Wenn die Bussteuerung 13A die Hardware-Interrupt-Anforderung IRQ seitens der Inter ruptsteuerung (PIC) 24A während des Schlummerbetriebs feststellt (wobei die Zufuhr des Takts CLK und der Versorgungsspannung Vcc angehalten ist), nimmt die Bussteuerung 13A die Zufuhr der Versorgungsspannung Vcc und Takts CLK wieder auf und ändert den Pegel des Rücksetzsignals RESET aus dem aktiven Pegel in den inaktiven Pegel, um die Betriebsart der CPU 11A aus dem Schlummerbetrieb zurückzustellen auf den Normalbe trieb. Anschließend liefert die Steuerung 13A das Interruptsignal INT an die CPU 11A.

Der ROM 14A speichert ein BIOS-(Basic-Input-Output-System)-Programm, welches eine Tasteneingabe-Wartefunktion-Subroutine und dergleichen enthält. Der dynamische RAM (DRAM) 15A speichert ein Anwenderprogramm und dergleichen, welches von der CPU 11A auszuführen ist. Wenn der Betrieb aus dem Normalbetrieb in den Schlummerbetrieb zu ändern ist, werden die Registerinhalte der CPU 11A in den dynamischen RAM (DRAM) 15A gerettet.

Bei dem Echtzeittaktgeber (RTC) 16A handelt es sich um ein Modul zum Realisieren einer Taktfunktion und einer Kalenderfunktion. Sein Speicher wird stets mit Spannung von einer Stützversorgung 17A versorgt, so daß auch beim Ausschalten der Netzspannung die gespeicherten Inhalte nicht verlorengehen. Der Speicher des Echtzeittaktgebers (RTC) 16A speichert das oben erwähnte Schlummerbetrieb-Identifikations-Flag.

Das Schlummerbetrieb-Identifikations-Flag wird dazu benutzt, festzustellen, ob der Betrieb aus dem Schlummerbetrieb in den Normalbetrieb zurückkehrt. Wenn der Zustand des Rücksetzsignals RESET aus dem aktiven Zustand in den inaktiven Zustand geändert wird, wird speziell der interne Zustand der CPU 11A initialisiert. Im Fall des normalen An schaltens der Netzspannung erfolgt lediglich die Bootstrap-Verarbeitung, und es besteht kein Bedarf an der Rückspeicherung von geretteten Registerinhalten. Wenn aber der Betrieb aus dem Schlummerbetrieb zurückkehrt, ist es notwendig, die Registerinhalte der CPU 11A zurückzuspeichern. Wenn also der Zustand des Rücksetzsignals RESET aus dem aktiven in den inaktiven Zustand geändert und der Betrieb der CPU 11A wieder aufgenom men wird, prüft die CPU 11A das Schlummerbetrieb-Identifikations-Flag des Echtzeittakt gebers (RTC) 16A, um so festzustellen, ob der Betrieb aus dem Schlummerbetrieb heraus wieder hergestellt wird.

Der Echtzeittaktgeber (RTC) 16A erzeugt die Zeitgeber-Interrupt-Anforderung IRQ8 periodisch bei einer Zykluszeit von zum Beispiel 500 ms. Die Zeitgeber-Interrupt-Anforde rung IRQ8 wird an die Interruptsteuerung (PIC) 24A gegeben.

Wenn über eine (nicht dargestellte) Tastatur eine Tasteneingabe erfolgt, stellt die Tastatur steuerung (KBC) 17A die Tasteneingabe-Interrupt-Anforderung IRQ1 für die CPU 11A auf den aktiven Pegel. Die Tasteneingabe-Interrupt-Anforderung IRQ1 für die CPU 11A wird an die Interruptsteuerung (PIC) 24A gegeben.

Der Systemzeitgeber 25A erzeugt die Zeitgeber-Interrupt-Anforderung IRQ0 periodisch bei einer Zykluszeit von zum Beispiel 55 ms. Die Zeitgeber-Interrupt-Anforderung IRQ0 wird an die Interruptsteuerung (PIC) 24A gegeben.

Die Interruptsteuerung (PIC) 24A liefert die Hardware-Interrupt-Anforderung IRQ an die Bussteuerung 13A. Wenn die Interruptsteuerung (PIC) 24A irgendeine der Zeitgeber- Interrupt-Anforderung IRQ0, der Kasteneingabe-Interrupt-Anforderung IRQ1 und der Zeitgeber-Interrupt-Anforderung IRQ8 empfangen hat, gibt speziell die PIC 24A die Hardware-Interrupt-Anforderung IRQ an die Bussteuerung 13A. In diesem Fall kann entweder die Zeitgeber-Interrupt-Anforderung IRQ0 oder die Zeitgeber-Interrupt-Anforde rung IRQ8 selektiv durch ein Interrupt-Maskierregister innerhalb der Interruptsteuerung (PIC) 24A maskiert werden.

Die Spannungsversorgungsschaltung 18A enthält einen Gleichstromwandler. Der Gleich stromwandler empfängt von einem Wechselspannungsadapter 19A, der eine übliche Netz- Wechselspannung in eine Gleichstrom-Versorgungsspannung umsetzt, eine Gleich-Ver sorgungsspannung, oder empfängt von der Batterie 20 eine Gleichstrom-Versorgungs spannung, um die empfangene Gleichspannung in eine gewünschte Gleichstrom-Ver sorgungsspannung Vcc umzusetzten.

Fig. 10 zeigt ein Beispiel für den speziellen Aufbau der Bussteuerung 13A. Wie in Fig. 10 gezeigt ist, enthält die Bussteuerung 13A einen Versorgungsumschaltkreis 131A, eine RESET- Signal-Erzeugungsschaltung 132A, eine Interruptsignal-Erzeugungsschaltung 133A, ein RS-Flipflop 135A und eine BUS-Verbinde/Trenn-Schaltung 136A.

Der Versorgungsumschaltkreis 131A schaltet den Umschaltkreis 12A ein/aus, um auf diese Weise die Zufuhr der Versorgungsspannung Vcc für die CPU 11A zu steuern. Wenn das Flipflop 135A zurückgesetzt ist, wird ein Schaltsignal SW1 auf den "H"-Pegel gesetzt und der Schaltkreis 12A ausgeschaltet. Wenn andererseits das Flipflop 135A gesetzt ist, stellt der Versorgungsumschaltkreis 131A das Schaltsignal SW1 auf den "L"-Pegel, um dadurch den Schaltkreis 12A einzuschalten.

Der Ausgang des Flipflops 135A gelangt als Steuersignal SW2 zu dem Taktumschaltkreis 22A. Wenn das Flipflop 135A zurückgesetzt ist, hält der Taktumschaltkreis 22A die Zufuhr des Takts CLK zu der CPU 11A an. Wenn das Flipflop 135A gesetzt ist, wird die Zufuhr des Takts CLK wieder aufgenommen.

Die Gattersteuerschaltung 134A setzt das Flipflop 135A zurück, wenn sie den Umstand erkennt, daß die Signale M/IO, D/C und W/R auf den Pegel "L", den Pegel "L" bzw. den Pegel "H" gesetzt worden sind, das heißt den Umstand erkennt, daß die CPU 11A den Halt-Befehl ausgeführt hat. Das Flipflop 135A wird von der Interrupt-Anforderung IRQ seitens der Interruptsteuerung (PIC) 24A gesetzt.

Die RESET-Signal-Erzeugungsschaltung 132A spricht auf das Ausgangssignal "1" der Gatterschaltung 134A an, indem es das Flipflop 135A zurücksetzt und das Rücksetzsignal RESET auf den aktiven Pegel einstellt. Die RESET-Signal-Erzeugungsschaltung 132A stellt das Rücksetzsignal RESET abhängig von der Interrupt-Anforderung IRQ auf den inaktiven Pegel. Die Interruptsignal-Erzeugungsschaltung 133A erzeugt ansprechend auf die Interrupt-Anforderung IRQ ein Interruptsignal INT.

Die Bus-Verbindungs-Trenn-Schaltung 136A steuert das Verbinden/Trennen zwischen den CPU-Bus 10a und dem Systembus 10b. Wenn das Flipflop 135A zurückgesetzt ist, wird der CPU-Bus 10a von dem System-Bus 10b getrennt, um zu verhindern, daß ein Strom aus der peripheren Schaltung beim Ausschalten der Versorgungsspannung für die CPU 11a in die CPU 11a fließt. In diesem Trennzustand ist der CPU-Bus 11a von dem Systembus 10b getrennt, und der mit der CPU 11a verbundene CPU-Bus 10a wird auf den GND-Pegel gesetzt. Da der Fluß von nutzlosem Strom zu der CPU 11 verhindert wird, läßt sich der Energieverbrauch durch die CPU 11a spürbar reduzieren. Tatsächlich ist es wünschens wert, sämtliche Signalleitungen, die nicht nur mit dem CPU-Bus 10a, sondern auch mit der CPU verbunden sind, auf den GND-Pegel zu setzen.

Wenn in der den obigen Aufbau aufweisenden Bussteuerung 13a festgestellt wird, daß die Signale M/IO, D/C und W/R auf die Pegel "L", "L" bzw. "H" gesetzt worden sind, wird das Rücksetzsignal RESET ansprechend auf das Ausgangssignal "1" der Gatterschaltung 134 auf den aktiven Pegel gesetzt. Ferner wird das Flipflop 135A zurückgesetzt, und dadurch wird das Steuersignal SW2 zum Anhalten des Takts CLK erzeugt, außerdem wird das Steuersignal SW1 zum Ausschalten des Versorgungsspannungs-Schaltkreises 12A von dem Versogungsumschaltkreis 131A erzeugt.

Wenn in diesem Zustand eine Interrupt-Anforderung (IRQ) eingegeben wird, wird das Flipflop 135A gesetzt, und es wird das Steuersignal SW2 zur Wiederaufnahme der Zufuhr des Takt CLK erzeugt. Außerdem wird von dem Versorgungsumschaltkreis 131A das Steuersignal SW1 zum Einschalten des Stromversorgungsschaltkreises 12R erzeugt. Nach einer vorbestimmten Zeitspanne (z. B. 1 ms) nach dem Einschalten des Stromversorgungs- Schaltkreises 12A wird das Rücksetzsignal RESET auf den aktiven Pegel eingestellt, und von der Interruptsignal-Erzeugungsschaltung 131A wird ein Interruptsignal INT erzeugt.

Unter Bezugnahme auf die Fig. 11 bis 13 wird nun der Betrieb beim Übergang in dem Schlummerbetrieb sowie der Betrieb bei der Rückkehr aus dem Schlummerbetrieb in den tragbaren Rechner nach Fig. 9 beschrieben.

Als erstes wird der Betrieb des Übergangs in den Schlummerbetrieb, durch den der Energieverbrauch der CPU 11A reduziert wird, unter Bezugnahme auf das Flußdiagramm in Fig. 11 erläutert.

Wenn die CPU 11A in beispielsweise den Tasteneingabe-Wartezustand gelangt, während gerade ein Anwenderprogramm läuft, so wird eine Interrupt-Wartefunktionsroutine des BIOS gemäß Fig. 11 von dem Anwenderprogramm aufgerufen. Die Interrupt-Warte funktion ist durch das BIOS-Programm gegeben.

In der Interrupt-Wartefunktionsroutine stellt die CPU 11A fest, ob der Tasteingabe- Interrupt erfolgt ist (Schritt S11-1). Wenn das Interruptsignal INT an die CPU 11A geliefert wird, überprüft die CPU 11A den Faktor des Interrupts, um dadurch den Fest stellungsprozeß auszuführen. Ob die Unterbrechung auf die Tasteneingabe-Interruptanfor derung IRQ1 zurückzuführen ist oder nicht, wird beispielsweise dadurch ermittelt, daß die Inhalte des Statusregisters der Interruptsteuerung 24A gelesen werden. Erfolgte der Tasteneingabe-Interrupt, so liest die CPU 11A aus der Tastatursteuerung (KBC) 117A einen Tastencode (Schritt S12-1), und anschießend kehrt die Steuerroutine zu der Aus führung des Anwenderprogramms zurück.

Wenn andererseits der Tasteneingabe-Interrupt nicht während einer vorbestimmten Zeit erfolgt ist, erkennt die CPU 11A, daß die Bedingung für die Einstellung des Schlummer betriebs erfüllt ist, und sie führt die Subroutine für die Einstellung des Schlummerbetriebs aus. Die CPU 11A rettet die Daten der Register in den dynamischen RAM (DRAM) 15A (Schritt S13-1). Dann speichert die CPU 11A die Schlummerbetrieb-Identifikationsinforma tion "1" in dem Echtzeittaktgeber (RTC) 16A (Schritt S14-1). Anschließend wird der Halt- Befehl zum Anhalten des Betriebs der CPU 11A ausgeführt (Schritt S15-1). Der Halt- Befehl verhindert, daß die CPU 11A den Systembus 10 benutzt.

Hat die CPU 11A erst einmal den Halt-Befehl ausgeführt, sind die Signale M/IO, D/C und W/R auf den Pegel "L", den Pegel "L" bzw. den Pegel "H" eingestellt, was über den Umstand informiert, daß die CPU 11A auf den Halt-Zustand eingestellt ist. Der Halt- Zustand wird solange aufrechterhalten, bis der Betrieb erneut gestartet wird.

Die Bussteuerung 13A überwacht die Signale M/IO, D/C und W/R. Wenn festgestellt wird, daß die CPU 11A den Halt-Befehl ausgeführt hat, wird das Rücksetzsignal RESET auf den aktiven Pegel eingestellt, um dadurch die CPU 11A zurückzusetzen. Dann wird die Zufuhr des Takt CLK angehalten, und die Zufuhr der Versogungsspannung Vcc wird angehalten. Die Bussteuerung 13A trennt den CPU-Bus 10a vom System-Bus 10b und stellt ihn auf den GND-Pegel ein, um dadurch zu verhindern, daß von dem peripheren Schaltun gen elektrischer Strom zu der CPU 11A fließt. Damit wird die CPU 11A in den Schlum merbetrieb gebracht, in welchem die Zufuhr der Spannungsversorgung Vcc angehalten ist.

Danach nimmt die Bussteuerung 13A die Zufuhr der Versorgungsspannung Vcc zu der CPU 11A ansprechend auf die Hardware-Interruptanforderung IRQ seitens der Interruptsteue rung 19 wieder auf und nimmt die Zufuhr des Taktsignals CLK wieder auf. Dann wird der CPU-Bus 10a mit dem System-Bus 10b verbunden.

Nach einer Wartezeit von etwa 1 ms nach Beendigung der obigen Verarbeitung ändert die Bussteuerung 13A den Zustand des Rücksetzsignals RESET aus dem aktiven in den inaktiven Zustand.

Wenn der aktive Zustand des Rücksetzsignals RESET in den inaktiven Zustand geändert worden ist, startet die CPU 11A den Betrieb und initialisiert die interen Register. Dann holt die CPU 11A einen Befehl aus einer speziellen Adresse. Damit wird die Routine nach Fig. 12 ausgeführt. Die Routine nach Fig. 12 ist identisch mit einer Routine, die ausge führt wird, wenn der Rücksetzschalter zur zwangsweisen Einstellung der CPU 11A in den Anfangszustand eingeschaltet worden ist, oder wenn die Netzspannung eingeschaltet wurde.

Gemäß der in Fig. 12 gezeigten Routine prüft die CPU 11A zunächst die Inhalte des im Speicher des Echtzeittaktgebers (RTC) 16A gespeicherten Schlummerbetrieb-Identifika tionsflags (Schritt S21-1). Wenn das Schlummerbetrieb-Identifikationsflag "0" ist, wird die Betriebsart des Systems nicht aus dem Schlummerbetrieb zurückgestellt, und das System wird in üblicher Weise in Gang gesetzt, indem das Netz eingeschaltet oder der Rücksetzschalter betätigt wird. Damit führt die CPU 11A die Bootstrap-Verarbeitung aus (Schritt S22-1).

Wenn andererseits das Schlummerbetrieb-Identifikationsflag "1" ist, wird die Betriebsart des Systems aus dem Schlummerbetrieb heraus wieder hergestellt. Somit schreibt die CPU 11A erneut das Schlummerbetrieb-Identifikationsflag des Echtzeittaktgebers (RTC) 16A auf "0" (Schritt S23-1) und lädt anschließend die geretteten Registerinhalte aus dem dynami schen RAM (DRAM) 15A in die interen Register, um dadurch die Registerinhalte (Schritt S24-1) wiederzuerlangen. Damit ist der Zustand der CPU 11A vor der Einstellung auf den Schlummerbetrieb wiederhergestellt, und es erfolgt die vorbestimmte Verarbeitung be züglich des Interruptsignals INT.

Wie oben beschrieben wurde, wird bei der Schlummerbetriebsfunktion nach dieser Aus führungsform die Zufuhr der Versorgungsspannung Vcc zu der CPU 11A in dem Zustand, in welchem die CPU 11A zurückgesetzt ist, angehalten. Durch Anhalten der Zufuhr der Versorgungsspannung Vcc reduziert sich der Verbrauch elektrischen Stroms durch die CPU 11A.

Fig. 13 zeigt den zeitlichen Betriebsablauf beim Schlummerbetrieb, wie er oben beschrie ben wurde. Wie in Fig. 13 gezeigt ist, führt, wenn eine Änderung vom Normalbetrieb in den Schlummerbetrieb stattfindet, die CPU 11A den Halt-Befehl aus, und das Rücksetzsi gnal RESET wird auf den aktiven Pegel eingestellt. Dadurch wird in dem Zustand, in welchem die CPU 11A zurückgesetzt ist, die Zufuhr des Takts CLK angehalten, und außerdem wird die Zufuhr der Versorgungsspannung Vcc zu der CPU 11A angehalten.

Wenn der Betriebszustand aus dem Schlummerbetrieb in den Normalbetrieb wieder hergestellt wird, wird nach der Erzeugung der Hardware-Interrupt-Anforderung (IRQ) die Versorgungsspannung Vcc wieder an die CPU 11A gelegt, und es wird die Zufuhr des Takts CLK wieder aufgenommen. Dann wird das Rücksetzsignal RESET auf den inaktiven Pegel eingestellt und dadurch der Betrieb der CPU 11A wieder aufgenommen.

In dem Zeitraum des Anhaltens der Zufuhr der Versorgungsspannung Vcc zu der CPU 11A kann das Rücksetzsignal RESET verübergehend auf den inaktiven Pegel gesetzt werden, wie in Fig. 13 durch eine gestrichelte Linie dargestellt ist. Dies kann z. B. folgendermaßen erreicht werden: die Bussteuerung 13A gibt einen Rücksetzimpuls ab, um den aktiven Zustand für eine vorbestimmte Zeitspanne ansprechend auf die Ausführung des Halt-Befehls seitens der CPU 11A aufrechtzuerhalten, oder sie gibt einen Rücksetzimpuls ab, um den aktiven Zustand für eine vorbestimmte Zeitspanne in Abhängigkeit der Hard ware-Interrupt-Anforderung IRQ aufrechtzuerhalten.

Ein weiteres Beispiel für den speziellen Aufbau der Bussteuerung 13A wird im folgenden unter Bezugnahme auf Fig. 14 beschrieben.

Die in Fig. 10 gezeigte Bussteuerung 13A ist so ausgelegt, daß sie den Zustand, in welchem die Versorgung für die CPU 11A angehalten werden kann, anhand der Signale (M/IO, D/C, W/R) erkennt, die als Ergebnis der Ausführung des Halt-Befehls ausgegeben werden, d. h. anhand des Zustands erkennt, in welchem die Daten der Register gerettet worden sind. Eine Bussteuerung 13A′ gemäß Fig. 14 ist so ausgelegt, daß sie den Zustand erkennt, in welchen die Versorgung der CPU 11A angehalten werden kann, und zwar auf der Grundlage von Nachrichtendaten, die von der CPU 11A ausgegeben werden.

Speziell enthält die Bussteuerung 13A′ einen Dekodierer 201A und ein Register 202A anstelle der Gatterschaltung 134A. Der Dekodierer 201A dekodiert eine Adresse von der CPU 11A, und wenn die Adresse einen vorbestimmten Wert besitzt, setzt er einen vor bestimmten, ein Bit umfassenden Nachrichtendatenwert auf den Bus 10b in dem Register 202A. Wenn die Nachrichtendaten in dem Register 202A eingestellt sind, wird das Rücksetzsignal RESET durch die Reset-Signal-Erzeugungsschaltung 132A auf den aktiven Pegel gesetzt. Anschließend wird das Flipflop 135A zurückgestellt, um dadurch ein Steuersignal SW1 zum Anhalten der Zufuhr der Versorgungsspannung Vcc sowie ein Steu ersignal SW2 zum Anhalten des Takts CLK zu erzeugen.

Wenn die Bussteuerung 13A′ mit den oben beschriebenen Aufbau eingesetzt wird, kann man den Zustand erkennen, in welchem die Versorgung für die CPU 11A angehalten werden kann, auch wenn die CPU 11A den Halt-Befehl nicht ausgeführt hat.

Wie oben beschrieben wurde, kann bei dem tragbaren Rechner nach der zweiten Aus führungsform die Fehlfunktion des CPU 11A durch ein Anhalten der Spannungsversorgung verhindert werden, da die Zufuhr der Versogungsspannung Vcc zu der CPU 11A in dem Zustand ausgeschaltet wird, in welchem die CPU 11A zurückgesetzt ist. Da außerdem die Zufuhr der Versorgungsspannung VCC zu der CPU 11A ausgeschaltet ist, wird anders als bei dem herkömmlichen Schlummerbetrieb, bei dem die Frequenz des Takts CLK ver ringert wird, die Energieaufnahme spürbar reduziert.

Wenn die CPU 11A zurückgesetzt ist, werden weiterhin die Registerinhalte der CPU 11A gerettet und die geretteten Registerinhalte werden zurückgespeichert, wenn die Zufuhr der Spannung Vcc wiederaufgenommen und das Rücksetzsignal RESET auf den inaktiven Pegel eingestellt ist. Damit kann der Betrieb der CPU 11A aus dem Zustand vor dem Anhalten des Takts CLK wieder aufgenommen und der Normalbetrieb der CPU 11A ge währleistet werden.

Das Spannungsversorgung-Steuersystem der CPU ist insbesondere geeignet zur Realisie rung der Schlummerbetriebsfunktion der CPU mit interem Generator. Aber auch wenn dieses System bei der CPU Einsatz findet, die keinen interen Generator mit der PLL- Schaltung aufweist, und die synchron mit dem externen Takt arbeitet, läßt sich eine Fehlfunktion der CPU verhindern und läßt sich ihre Energieaufnahme reduzieren.

Bei der zweiten Ausführungsform wird die Schlummerbetrieb-Identifikationsinformation in der CPU 11A durch Softwaremaßnahmen eingestellt, um festzustellen, ob die Betriebsart der CPU 11A aus dem Schlummerbetrieb zurückgelangt ist oder die Stromversorgung für das System eingeschaltet wurde. Es ist jedoch beispielsweise möglich, ein Flipflop oder dergleichen in der Taktsteuerschaltung 13A vorzusehen und die Schlummerbetrieb-Identifi kationsinformation in diesem Flipflop einzustellen, was eine Hardware-Maßnahme dar stellt.

Gemäß dem Schlummerbetrieb der zweiten Ausführungsform wird nicht nur die Ver sorgungsspannung Vcc für die CPU 11A abgeschaltet, sondern es wird auch die Zufuhr des Takts CLK angehalten. Man kann allerdings lediglich die Versorgungsspannung Vcc ausschalten.

Um weiterhin den Schlummerbetrieb für eine lange Zeitspanne aufrechtzuerhalten, ist es wünschenswert, daß die Systemzeitgeber-Interruptanforderung IRQ0 während der Schlum merbetriebszeit durch die Interrupt-Steuerung 24A maskiert wird. Deshalb wird die Systemzeitgeber-Interruptanforderung IRQ0, welche in Einheiten von 55 ms erzeugt wird, gesperrt. Damit kann die Schlummerbetriebszeit auf 55 ms oder darüber eingestellt und der Energieverbrauch reduziert werden.

In diesem Fall führt die CPU 11A die Verarbeitung für den Übergang des Betriebs aus dem Normalbetrieb in den Schlummerbetrieb gemäß Fig. 15 aus.

Schritte S100-1 und S101-1 sind den Subroutinen-Schritten S13-1 bis S15-1 gemäß Fig. 11 für den Übergang in den Schlummerbetrieb hinzugeführt. Im Schritt S100-1 setzt die CPU 11A den Zeitsteuerinterrupt-Zyklus des Echtzeittaktgebers (RTC) 16A auf 500 ms, indem sie Daten in ein vorbestimmtes Register innerhalb des Echtzeittaktgebers (RTC) 16A einschreibt, welche 500 ms repräsentieren. Im Schritt S101-1 sperrt die CPU 11A den Zeitgeberinterrupt seitens des Systemzeitgebers 25A und ermöglicht den Zeitgeberinterrupt seitens des Echtzeittaktgebers (RTC) 15A. Dies wird dadurch erreicht, daß vorbestimmte Maskierdaten in ein Interrupt-Maskierregister der Interruptsteuerung (PIC) 24A einge schrieben werden.

Als Ergebnis wird im Schlummerbetrieb die Systemzeitgeber-Interrupt-Anforderung IRQ0, die in Einheiten von 55 ms erzeugt wird, gesperrt, und die Zeitgeber-Interrupt-Anforde rung IRQ8 des Realzeittaktgebers (RTC) 16A, die in Einheiten von 500 ms erzeugt wird, wird zugelassen. Folglich läßt sich die Schlummerbetriebszeitspanne auf 55 ms oder darüber einstellen, und der Energieverbrauch läßt sich reduzieren.

Der Zeitgeber-Interrupt-Zyklus des Echtzeittaktgebers (RTC) 16A wurde auf 500 ms eingestellt, um die Taktfunktion des Anwenderprogramms zu unterstützen. Speziell ist es, wenn ein Anwenderprogramm läuft mit einer Funktion der digitalen Zeitanzeige auf dem Anzeigeschirm, notwendig, den Zeitzähler innerhalb von höchstens 1 s zu aktualisieren. Bei dieser Ausführungsform wird dadurch, daß von dem Zeitgeber-Interrupt in der Einheit von 500 ms Gebrauch gemacht wird, die maximale Schlummerbetriebszeitspanne auf 500 ms begrenzt.

Wenn die Systemzeitgeber-Interrupt-Anforderung IRQ0 gesperrt und der Betrieb in den Schlummerbetrieb geändert wird, führt die CPU 11A die Verarbeitung für den Übergang vom Normalbetrieb in den Schlummerbetrieb durch, wie in Fig. 16 dargestellt ist.

In diesem Fall wird der Schritt S 102-1 zusätzlich zu den Schritten S23-1 und S24-1 in Fig. 12 durchgeführt. Im Schritt S102-1 ermöglicht die CPU 11A den Zeitgeber-Interrupt des Systemzeitgebers 25A und sperrt den Zeitgeber-Interrupt seitens des Echtzeittaktgebers (RTC) 16A. Dies läßt sich dadurch erreichen, daß vorbestimmte Maskierdaten in die Interrupt-Maskierregister der Interruptsteuerung (PIC) 24A eingeschrieben werden. Dadurch wird im Normalbetrieb der Zeitgeber-Interrupt von 55 ms wirksam.

Im folgenden wird eine dritte Ausführungsform der Erfindung beschrieben.

Fig. 17 zeigt den Systemaufbau eines tragbaren Rechners nach der dritten Ausführungs form. Dieser tragbare Rechner verwendet zwei Verzögerungsschaltungen zur optimalen Steuerung des zeitlichen Ablaufs beim Übergang von dem aktiven Pegel in den inaktiven Pegel des Rücksetzsignals, und der zeitlichen Steuerung beim Umschalten der Frequenz des Taktgebers CLK nach dem Einstellen des Rücksetzsignals auf den aktiven Pegel.

Versorgt wird der tragbare Rechner durch die Netz-Wechselspannung oder eine am Rechnerkörper gehalterte Batterie. Der tragbare Rechner umfaßt eine CPU 11B, eine RESET-Signal-Erzeugungsschaltung 12B, einen Taktumschaltkreis 13B, eine Zeitgeber steuerschaltung 14B, einen Taktgenerator 15B, einen Teiler 16B, eine Triggerschaltung 17B, eine Zwischenspeicherschaltung 18B, einen dynamischen RAM (DRAM) 19B, eine programmierbare Interruptsteuerung (PIC) 20B, eine Tastatursteuerung (KBC) 21B, einen Systemzeitgeber 22B und einen Echtzeittaktgeber (RTC) 23B.

Die CPU 10B steuert das gesamte System. Verbunden ist die CPU 11B über einen System bus 11B mit den jeweiligen Bauteilen, das heißt der Zeitsteuerschaltung 14B, dem DRAM 19B, der Interruptsteuerung 20B, der Tastatursteuerung (KBC) 21B, dem Systemzeitgeber 22B und dem Echtzeittaktgeber (RTC) 23B. Die CPU 11B wird zum Beispiel gebildet von einem Mikroprozessor 80486 und enthält einen eine PLL-Schaltung beinhaltenden internen Generator 111B. Insbesondere erzeugt innerhalb der CPU 11B der interne Generator 12B intern einen Takt mit einer Frequenz, die um ein vielfaches höher ist als die Frequenz des Takts CLK, der über den Taktumschaltkreis 13B geliefert wird, und der Hochgeschwindig keitsbetrieb erfolgt unter Verwendung des intern erzeugten Takts.

Die CPU 11B führt das BIOS-(Basic-Input-Output-System)-Programm aus, welches von einem derzeit laufenden Anwenderprogramm aufgerufen wird, um dadurch festzustellen, ob die Bedingung für die Einstellung des Schlummerbetriebs erfüllt ist. Ist die Bedingung erfüllt, werden die Daten in jedem Register der CPU 11B gesichert, und es wird der Halt- Befehl ausgeführt. Die Bedingung für die Einstellung des Schlummerbetriebs ist beispiels weise dann erfüllt, wenn die Tasteneingabe seitens der Bedienungsperson während einer vorbestimmten Zeitspanne oder länger nicht erfolgt ist. Die Registerinhalte der CPU 11B werden in den DRAM 19B gerettet.

Wenn die CPU 11B den Halt-Befehl zum Anhalten der Ausführung des Programms und den BUS-Zugriff ausgeführt hat, signalisiert die CPU 11B gegenüber der Zeitsteuer schaltung 14B die Tatsache, daß die CPU 11B auf den Halt-Zustand eingestellt worden ist.

Die RESET-Signal-Erzeugungsschaltung 12B liefert das Rückstellsignal RESET an die CPU 11B, und sie setzt das Rückstellsignal RESET auf den aktiven oder den inaktiven Pegel unter Steuerung seitens der Zeitsteuerschaltung 14B. Wenn das Rücksetzsignal RESET auf den aktiven Pegel eingestellt wird, wird die CPU 11B zurückgesetzt, und der gesamte Betrieb der CPU 11B wird angehalten. Wenn der aktive Zustand des Rückstell signals RESET auf den inaktiven Zustand geändert wird, wird der Betrieb der CPU 11B wieder aufgenommen.

Der Taktumschaltkreis 13B wählt entweder einen Hochgeschwindigkeitstakt CLK1 mit einer hohen Frequenz oder einen Niedriggeschwindigkeitstakt CLK2 mit einer niedrigen Frequenz aus und liefert den ausgewählten Takt CLK an die CPU 11B. Der Taktum schaltkreis 13B wählt den Hochgeschwindigkeitstakt 1 im Normalzustand aus, um die CPU 11B mit hoher Geschwindigkeit zu betreiben, und schaltet den Hochgeschwindigkeitstakt CLK1 um auf den Niedriggeschwindigkeitstakt CLK1 unter der Steuerung der Zeitsteuer schaltung 14B, wenn die CPU 11B auf den Schlummerbetrieb eingestellt wird. Die Frequenz des Niedriggeschwindigkeitstakts CLK2 beträgt zum Beispiel 1/2 der Frequenz des Hochgeschwindigkeitstakts CLK1.

Der Hochgeschwindigkeitstakt CLK wird durch den Taktgenerator 15B erzeugt, und der Niedriggeschwindigkeitstakt CLK2 wird durch die Teilerschaltung 14B erhalten, welche den Hochgeschwindigkeitstakt CLK1 teilt.

Die Zeitsteuerschaltung 14B steuert den zeitlichen Betriebsablauf der RESET-Signal- Erzeugungsschaltung 12B und des Taktumschaltkreises 13B. Speziell dann, wenn die CPU 11B auf den Schlummerbetrieb eingestellt ist, steuert die Zeitsteuerschaltung 14B die Rücksetz-Erzeugungsschaltung 12B und den Taktumschaltkreis 13B derart, daß der Hochgeschwindigkeitstakt CLK1 auf den Niedriggeschwindigkeitstakt CKL2 umgeschaltet wird, nachdem das Rücksetzsignal RESET auf den aktiven Pegel eingestellt und dabei die CPU 11B zurückgesetzt ist. Zusätzlich steuert, wenn die Betriebsart der CPU 11B aus dem Schlummerbetrieb in den Normalbetrieb zurückgestellt wird, die Zeitsteuerschaltung 14B den Taktumschaltkreis 13B und die Reset-Signal-Erzeugungsschaltung 12B derart, daß das Rücksetzsignal RESET aus dem aktiven Zustand in den inaktiven Zustand zurückgeändert wird, nachdem der Niedriggeschwindigkeitstakt CLK2 auf den Hochgeschwindigkeitstakt CKL1 umgeschaltet wurde, um dadurch den Betrieb der CPU 11B wieder aufzunehmen.

Die Zeitsteuerschaltung 14B enthält ein Register 141B und zwei Verzögerungsschaltungen 142B und 143b, wie in Fig. 17 gezeigt ist. Nachrichtendaten, die den Halt-Zustand repräsentieren und von der CPU 11B gesendet werden, werden in dem Register 141B eingestellt. Sind die Nachrichtendaten erst einmal eingestellt, wird ein RESET-Ein-Signal zum Einstellen des Rücksetzsignals RESET in den aktiven Pegel an die Reset-Erzeugungs schaltung 12B gesendet. Anschießend wird mit einer Verzögerung einer vorbestimmten Zeitspanne, die durch die Verzögerungsschaltung 143B geschaffen wird, der Schalter SW1 zum Umschalten des Takts CLK1 auf den langsamen Takt CLK2 an den Taktumschaltkreis 13B gegeben.

Wird ein Triggersignal eingegeben, wird das Schaltsignal SW2 zum Umkehren des Takts CLK auf den Hochgeschwindigkeitstakt CLK1 aus dem langsamen Takt CLK2 an den Taktumschaltkreis 13B gegeben. Anschließend wird mit einer Verzögerung einer vor bestimmten, durch die Verzögerungsschaltung 142B gebildeten Zeitspanne ein RESET- Aus-Signal zum Einstellen der Rücksetzsignals RESET auf den inaktiven Pegel an die Reset-Signal-Erzeugungsschaltung 12B gegeben.

Die Triggerschaltung 17B gibt ein Triggersignal in Abhängigkeit eines von der Interrupt steuerung (PIT) 20B ausgegebenen Hardware-Interruptsignals INT aus. Das von der Interruptsteuerung (PIT) 20B kommende Interruptsignal INT wird auch in einen Zwischen speicher 18B gegeben. Der Zwischenspeicher 18B ist ein Zwischenspeicher vom Trans parent-Typ, welcher direkt von der Interruptsteuerung (PIT) 20B gesendete Interruptsignal ausgibt. Anschließend hält der Zwischenspeicher das Interruptsignal INT für eine vor bestimmte Zeitspanne.

Der DRAM 19B speichert ein von der CPU 11B auszuführendes Anwenderprogramm und dergleichen. Wenn die Betriebsart auf den Schlummerbetrieb geändert wird, werden die Registerinhalte der CPU 11B in den DRAM 19B gespeichert.

Wenn die Interruptsteuerung (PIT) 20B eine von der Tasteneingabe-Interruptanforderung IRQ seitens der Tastatursteuerung (KBC) 21B der Zeitgeber-Interruptanforderung IRQ0 seitens des Systemzeitgebers 22B und der Zeitgeber-Interruptanforderung IRQ8 seitens des Echtzeittaktgebers (RTC) 23B empfangen hat, gibt sie das Hardware-Interruptsignal INT aus.

Wenn auf einer (nicht gezeigten) Tastatur ein Tasteneingabevorgang ausgeführt wird, erzeugt die Tastatursteuerung (KBC) 21B die Tasteingabe-Interruptanforderung IRQ1, um der CPU 11B den Tasteneingabe-Interrupt zu signalisieren. Die Tasteneingabe-Inter ruptanforderung IRQ1 wird an die Interruptsteuerung (PIT) 20B geliefert.

Der Systemzeitgeber 22B erzeugt die Zeitgeber-Interruptanforderung IRQ0 periodisch bei einer Zykluszeit von z. B. 55 ms. Die Zeitgeber-Interruptanforderung IRQ0 wird an die Interruptsteuerung 20B geliefert.

Der Echtzeittaktgeber (RTC) 23B ist ein Modul zur Realisierung einer Taktfunktion und einer Kalenderfunktion. Der intere Speicher der RTC 23B wird stets von einer Stützver sorgung VBK mit Spannung versorgt, so daß auch beim Ausschalten der Netzleistung die gespeicherten Inhalte nicht verloren gehen. Ferner speichert der Speicher des Echtzeittakt gebers (RTC) 23B das oben erwähnte Schlummerbetrieb-Identifikationsflag. Das Schlum merbetrieb-Identifikationsflag dient zum Feststellen, ob die Schlummerbetriebsart der CPU 11B in den Normalbetrieb zurückgegangen ist, oder ob der Netzanschluß des Systems eingeschaltet wurde. Speziell kann der aktive Zustand des Rückstellsignals RESET in den inaktiven Zustand nicht nur dann wechseln, wenn die CPU 11B aus dem Schlummerbetrieb in den Normalbetrieb zurückkehrt, sondern auch dann, wenn der Netzschalter des Systems eingeschaltet wird. Wenn das Netz eingeschaltet wird, erfolgt lediglich eine normale Bootstrap-Verarbeitung, und man muß die geretteten Daten nicht zurückspeichern. Wenn allerdings der Schlummerbetrieb in den Normalbetrieb geändert wird, ist es notwendig, die Inhalte der Register in die CPU 11B zurückzuspeichern. Wenn somit das Rücksetzsignal RESET aus dem aktiven in den inaktiven Zustand geändert wurde, muß die CPU 11B das Schlummerbetrieb-Identifikationsflag des Echtzeittaktgebers (RTC) 23B prüfen und so bestimmen, ob der Schlummerbetrieb in den Normalbetrieb geändert wurde oder nicht.

Ferner erzeugt der Echtzeitgeber (RTC) 23B eine Zeitgeber-Interruptanforderung IRQ8 periodisch mit einer Zykluszeit von z. B. 500 ms. Die Zeitgeber-Interrupt IRQ8 wird an die Interruptsteuerung 20B gegeben.

Fig. 18 zeigt den zeitlichen Betriebsablauf der Zeitsteuerschaltung 14B für den Fall der Einstellung der CPU 11B auf den Schlummerbetrieb.

Wie aus Fig. 18 hervorgeht, wird, wenn der Normalbetrieb der CPU 11B auf den Schlum merbetrieb geändert wird, ein RESET-Ein-Signal erzeugt und dadurch das Rückstellsignal RESET auf den aktiven Pegel gesetzt. Als Ergebnis wird die CPU 11B in den Rücksetzzu stand gestellt. Zu dieser Zeit bleibt der Takt CLK der Hochgeschwindigkeitstakt CLK1. Während das Rücksetzsignal RESET den aktiven Pegel besitzt, hält die CPU 11B sämtli che Operationen an. Dann wird mit einer durch die Verzögerungsschaltung 143B bestimm ten Zeitverzögerung das Schaltsignal SW1 erzeugt und dadurch der Takt CLK der CPU 11B umgeschaltet von dem Hochgeschwindigkeitstakt CLK1 auf den langsamen Takt CLK2. Während der langsame Takt CLK2 an die CPU 11B gegeben wird, ist der Ener gieverbrauch der CPU 11B auf ein Minimum begrenzt.

Wenn anschließend ein Hardware-Interrupt auftritt und das Triggersignal eingegeben wird, wird das Schaltsignal SW2 ausgegeben und dadurch der Takt CLK von der CPU 11B umgeschaltet von dem niedrigen Takt CLK2 auf den schnellen Takt CLK1.

Anschließend wird mit einer durch die Verzögerungsschaltung 142B definierten Ver zögerungszeit das RESET-Aus-Signal erzeug 56587 00070 552 001000280000000200012000285915647600040 0002004244858 00004 56468t und dadurch das Rücksetzsignal RESET auf den inaktiven Pegel eingestellt. Als Ergebnis wird der Betrieb CPU 11B wiederaufgenom men. Man muß entsprechend den Spezifikationen der CPU 11B exakt die Zeitspanne von dem Umschalten des Takts CLK von dem niedrigen Takt CLK2 auf den schnellen Takt CLK1 bis zu der Änderung des Rücksetzsignals RESET vom aktiven auf den inaktiven Pegel bestimmen. Ist diese Zeitspanne zu kurz, kann möglicherweise eine Fehlfunktion der CPU 11B erfolgen. Ist sie zu lang, verzögert sich möglicherweise der Betriebs-Startzeit punkt der CPU 11B, mit dem Ergebnis, daß die Leistungsfähigkeit des Systems abnimmt.

Bei dem dritten Ausführungsbeispiel wird die Zeitspanne vom Umschalten des Takts CLK von langsamem Takt CLK2 auf schnellen Takt CLK1 bis zum Ändern des aktiven Pegels des Rücksetzsignals RESET auf den inaktiven Pegel in geeigneter Weise durch Hardware- Maßnahmen in Form der Verzögerungsschaltung 142B gesteuert. Damit kann der Startzeit punkt des Betriebs der CPU 11B vorverlegt werden in einen Bereich, in welchem keine Fehlfunktion der CPU 11B stattfindet.

Bezugnehmend auf die Flußdiagramme der Fig. 19 bis 21 wird nun der Betrieb für den Übergang in den Schlummerbetrieb und der Betrieb für die Rückkehr aus dem Schlummer betrieb bei dem tragbaren Rechner nach der dritten Ausführungsform beschrieben.

Das Flußdiagramm nach Fig. 19 veranschaulicht den Betrieb der CPU 11B für den Fall des Übergangs in den Schlummerbetrieb. Das Flußdiagramm nach Fig. 20 veranschaulicht den Betrieb der CPU 11B für den Fall der Rückkehr aus dem Schlummerbetrieb, und das Flußdiagramm nach Fig. 21 veranschaulicht den gesamten Verarbeitungsvorgang ein schließlich des Betriebs der Zeitsteuerschaltung 14B.

Im folgenden wird unter Bezugnahme auf das Flußdiagramm nach Fig. 19 der Betrieb beim Übergang in den Schlummerbetrieb, durch den der Energieverbrauch der CPU 11B verringert wird, beschrieben.

Wenn die CPU 11B z. B. in den Tasteneingabe-Wartezustand gelangt, während gerade ein Anwenderprogramm läuft, so wird von dem Anwenderprogramm gemäß Fig. 19 eine Interrupt-Wartefunktionsroutine aufgerufen. Die Interrupt-Wartefunktion wird durch das BIOS-Programm bereitgestellt.

In der Interrupt-Wartefunktionroutine stellt die CPU 11B fest, ob der Tasteneingabe- Interrupt stattgefunden hat (Schritt S11-2). Wenn das Interruptsignal INT an die CPU 11B geliefert wird, überprüft die CPU 11B den Faktor des Interrupts um so die Verarbeitung für die Feststellung auszuführen. Es wird bestimmt, ob der Interrupt aufgrund einer Ta steneingabe-Interruptanforderung IRQ1 zurückzuführen ist, indem die Inhalte der Statusre gister der Interruptsteuerung 20B gelesen werden. Erfolgte der Tasteneingabe-Interrupt, so liest die CPU 11B einen Tastencode von der Tastatursteuerung (KBC) 21 (Schritt S12-2), und anschließend geht die Steuerroutine zur Ausführung des Anwenderprogramms zurück.

Wenn andererseits der Tasteneingabe-Interrupt für eine vorbestimmte Zeitspanne nicht stattgefunden hat, erkennt die CPU 11B, daß die Bedingung zur Einstellung des Schlum merbetriebs erfüllt ist, und sie führt dann die Subroutine zur Einstellung des Schlummerbe triebs durch. Die CPU 11B rettet die Daten der Register in den dynamischen RAM (DRAM) 19B (Schritt S13-2). Dann speichert die CPU 11B des Schlummerbetrieb-Iden tifikationsflag "1" in den Echtzeittaktgeber (RTC) 23B (Schritt S14-2). Anschließend wird der Halt-Befehl zum Anhalten des Betriebs der CPU 11B ausgeführt (Schritt 15-2). Der Halt-Befehl verhindert, daß die CPU 11B Gebrauch von dem Systembus 10B macht.

Hat die CPU 11B erst den Halt-Befehl ausgeführt, werden Nachrichtendaten in das Register 141B der Zeitsteuerschaltung 14B eingeschrieben, um den Halt-Zustand der CPU 11B zu signalisieren.

Die Zeitsteuerschaltung 14B steuert gemäß Fig. 21 die RESET-Signal-Erzeugungsschaltung 12B in Abhängigkeit der Einstellung der Nachrichtendaten im Register 141B, und setzt das Rücksetzsignal RESET auf den aktiven Pegel (Schritt S21-2). Dadurch wird die CPU 11B in den Rücksetzzustand gebracht, und der gesamte Betrieb der CPU 11B wird angehalten.

Wenn die Verzögerungszeit der Verzögerungsschaltung 143B verstrichen ist, steuert die Zeitsteuerschaltung 14B den Taktumschaltkreis 13B, um den schnellen Takt CLK1 in den langsamen Takt CLK2 zu ändern. (Schritt S22-2). Dadurch wird die CPU 11B in den Schlummerbetrieb gebracht, bei dem der Betrieb mit dem langsamen Takt CLK2 erfolgt.

Wenn danach das Hardware-Interruptsignal INT von der Interruptsteuerung 20B erzeugt wird (Schritt S23-2), wird das Triggersignal in die Zeitsteuerschaltung 14B eingegeben. Auf den Erhalt des Triggersignals hin steuert die Zeitsteuerschaltung 14B den Taktum schaltkreis 13B, um den langsamen Takt CLK2 umzuschalten auf den schnellen Takt CLK1 (Schritt 24-2). Nach einer Verzögerungszeit (von z. B. 1 ms), die durch die Ver zögerungsschaltung 142B definiert wird, stellt die Zeitsteuerschaltung 14B das Rückstell signal RESET auf den inaktiven Pegel, um dadurch den Betrieb der CPU 11B wiederauf zunehmen.

Wenn der aktive Zustand der Rückstellsignals RESET in den aktiven Zustand geändert wurde, startet die CPU 11B den Betrieb und initialisiert die internen Register. Dann holt die CPU 11B einen Befehl aus einer speziellen Adresse. Damit wird die Routine nach Fig. 20 ausgeführt. Die Routine nach Fig. 20 ist identisch mit der Routine, die ausgeführt wird, wenn der Rückstellschalter zur zwangsweisen Einstellung der CPU 11B auf den Anfangs zustand eingeschaltet worden ist, oder wenn der Netzschalter eingeschaltet wurde.

Gemäß der in Fig. 20 gezeigten Routine prüft die CPU 11 zunächst die Inhalte des in dem Speicher dies Echtzeitgebers (RTC 23B) gespeicherten Schlummerbetrieb-Identifikations flags (Schritt S31-2). Ist das Schlummerbetrieb-Identifikationsflag "0", wird die Betriebsart des Systems nicht aus dem Schlummerbetrieb zurückgeführt, und das System wird normal in Gang gesetzt, indem der Netzschalter oder der Rücksetzschalter eingeschaltet wird. Somit führt die CPU 11B die Bootstrap-Verarbeitung aus (Schritts 532-2). Bei der Boots trap-Verarbeitung werden die Peripherieschaltungen initialisiert und das Betriebssystem aktiviert.

Wenn andererseits das Schlummerbetrieb-Identifikationsflag "1" ist, wird die Betriebsart des Systems aus dem Schlummerbetrieb zurückgeführt. Damit schreibt die PCU 11B in das Schlummerbetrieb-Identifikationsflag des Echtzeitgebers (RTC) 23B eine "0" (Schritt S33-2), und lädt dann die geretteten Registerinhalte aus dem dynamischen RAM (DRAM) 19B in die internen Register, um dadurch die Registerinhalte wieder zu erlangen (Schritt S34-2). Die CPU 11B empfängt von dem Zwischenspeicher 18B das Interruptsignal INT und führt einen vorbestimmten Interruptprozeß durch.

Wie oben beschrieben wurde, wird bei der Schlummerbetriebsfunktion des dritten Aus führungsbeispiels der schnelle Takt CLK1 in den langsamen Takt CLK2 dann geändert, wenn die CPU 11B zurückgestellt wird. Dadurch, daß als Takt CLK der CPU 11B der langsame Takt CLK2 zugeführt wird, reduziert sich die Aufnahme elektrischen Stroms durch die CPU 11B.

Bezugnehmend auf Fig. 22 wird nun ein weiteres Beispiel für den speziellen Aufbau der Zeitsteuerschaltung 14B beschrieben.

Eine in Fig. 22 dargestellt Zeitsteuerschaltung 14B′ besitzt drei Betriebsarten zum Steuern der RESET-Signal-Erzeugungsschaltung 12B und des Taktumschaltkreises 13B. In der ersten Betriebsart wird die CPU 11B automatisch auf den Schlummerbetrieb eingestellt. In der zweiten Betriebsart wird der Hochgeschwindigkeitsbetrieb der CPU 11 umgeschaltet auf Betrieb niedriger Geschwindigkeit als Antwort auf eine Anforderung seitens der Bedienungsperson. In der dritten Betriebsart wird der langsame Betrieb der CPU 11B durch eine Umschaltanforderung seitens der Bedienungsperson umgeschaltet auf den schnellen Betrieb. Die Umschaltanforderung wird an die CPU 11B durch eine vorbestimm te Tastaturbetätigung seitens der Bedienungsperson bei einem beispielsweise Aufbau- oder Pop-up-Prozesses gegeben, oder durch die Betätigung eines Tauchschalters, der am Körper des Rechners vorgesehen ist.

Die Zeitsteuerschaltung 14B′ enthält ein Register 210B, ein Register 202B, eine erste Zeitsteuerschaltung 203B, eine zweite Zeitsteuerschaltung 204B, eine dritte Zeitsteuer schaltung 205B und einen Rücksetzzeitgeber 206B. Nachrichtendaten, die anzeigen, daß die CPU 11B auf den Halt-Zustand eingestellt ist, werden im Register 201B eingestellt. Daten zum Signalisieren einer der Betriebsarten der Zeitsteuerschaltung 14B werden im Register 202B eingestellt. Die erste Zeitsteuerschaltung 203B ist so ausgelegt, daß sie die Zeitsteuerung in der ersten Betriebsart übernimmt, und sie dient für den Übergang in den Schlummerbetrieb und für die Rückkehr aus dem Schlummerbetrieb. Die zweite Zeit steuerschaltung 204B ist so ausgelegt, daß sie die Zeitsteuerung in der zweiten Betriebsart übernimmt und sie wird dazu verwendet, den schnellen Betrieb der CPU 11B in den langsamen Betrieb umzuschalten. Die dritte Zeitsteuerschaltung 205B dient zum Um schalten des langsamen Betriebs der CPU 11B in den schnellen Betrieb. Der Rücksetzzeit geber 206 bestimmt die Zeitspanne, innerhalb der das Rücksetzsignal RESET auf den aktiven Pegel während der zweiten oder der dritten Betriebsart gehalten wird.

Wenn die erste Betriebsart (Schlummerbetrieb) festgelegt ist, stellt die CPU 11B die Daten D1 im Register 202B ein. Ist die zweite Betriebsart (Umschalten vom schnellen auf langsamen Betrieb) festgelegt, stellt die CPU 11B Daten D2 im Register 202B ein. Wenn weiterhin die dritte Betriebsart (Umschalten von langsamen auf schnellen Betrieb) festge legt ist, stellt die CPU 11B Daten D3 im Register 202B ein. Wenn Daten D1 eingestellt werden, wird die erste Zeitsteuerschaltung 203B in den Betriebszustand eingestellt. In ähnlicher Weise wird, wenn die Daten D2 eingestellt sind, die zweite Zeitsteuerschaltung 204 in den betriebsbereiten Zustand gebracht. Beim Einstellen der Daten D3 wird die dritte Zeitsteuerschaltung 205B in den betriebsbereiten Zustand gebracht.

Von diesen drei Zeitsteuerschaltungen 203B, 204B und 205B startet die in den betriebs bereiten Zustand gebrachte Zeitsteuerschaltung den Betrieb, wenn die CPU 11B die Daten, welche das Anhalten des Betriebs der CPU 11B kennzeichnen, in dem Register 201B eingestellt hat.

Ähnlich wie die in Verbindung in Fig. 17 beschriebene Zeitsteuerschaltung 14B enthält die erste Zeitsteuerschaltung 203B eine erste und eine zweite Verzögerungsschaltung. Deren zeitlicher Betriebsablauf ist ähnlich dem zeitlichen Betriebsablauf der Zeitsteuerschaltung 14B. Speziell wenn Daten, die den Betriebshalt der CPU 11B bedeuten, im Register 201B eingestellt sind, steuert die erste Zeitsteuerschaltung 203B die RESET-Signal-Erzeugungs schaltung 12B durch ein Signal S1, indem das Rücksetzsignal RESET auf den aktiven Pegel eingestellt wird. Dann steuert mit einer durch die erste Zeitverzögerungsschaltung definierten Zeitverzögerung nach dem Setzen des Rücksetzsignals RESET auf den aktiven Pegel die erste Zeitsteuerschaltung 203B den Taktumschaltkreis 13B durch ein Signal T1, um dadurch den Takt CLK umzuschalten von dem schnellen Takt CLK1 auf den lang samen CLK2.

Auf den Erhalt eines Triggersignals hin steuert die erste Zeitsteuerschaltung 203B den Taktumschaltkreis 13B durch das Signal T1, und schaltet den Takt CLK vom langsamen Takt CLK2 auf den schnellen Takt CLK1. Dann, mit einer durch die zweite Verzöge rungsschaltung definierten Zeitverzögerung nach dem Umschalten des Takts stellt die erste Zeitsteuerschaltung 203B das Rücksetzsignal RESET durch das Signal S1 auf den aktiven Pegel ein.

Im folgenden wird unter Bezugnahme auf Fig. 23 der Betrieb der zweiten Zeitsteuer schaltung 204B erläutert.

Wenn die zweite Betriebsart von der Bedienungsperson durch Betätigen eines Tauch schalters oder eine Tastenbetätigung in einem Aufbauprozeß oder einem Pop-up-Prozeß gekennzeichnet wird, stellt die CPU 11B die Daten D1 in dem Register 202 ein und rettet die Registerinhalte, und führt die Halt-Befehl aus. Anschließend werden Daten zur Kennzeichnung des Halt-Zustand im Register 201B eingestellt. Dadurch wird die zweite Zeitsteuerschaltung 204B in Gang gesetzt.

Wie in dem Zeitablaufdiagramm in Fig. 23 gezeigt ist, steuert die zweite Zeitsteuer schaltung 205B die RESET-Signal-Erzeugungsschaltung 12B durch ein Signal S2 und setzt dadurch das Rücksetzsignal RESET auf den aktive Pegel. Dann steuert die zweite Zeit steuerschaltung 204B den Taktumschaltkreis 13B durch ein Signal T1, um so den Takt CLK umzuschalten vom schnellen Takt CLK1 auf langsamen Takt CLK2. Nach einer vor bestimmten, durch den Rückzeitgeber 206B eingestellten Zeitspanne wird das Rücksetzsi gnal RESET auf den inaktiven Pegel eingestellt.

Wenn der Pegel des Rücksetzsignal RESET auf den inaktiven Pegel geändert wird, speichert die CPU 11B die geretteten Registerinhalte in den ursprünglichen Betriebszustand zurück und arbeitet auf der Grundlage des Takts CLK2 bei niedriger Geschwindigkeit.

Nunmehr bezugnehmend auf Fig. 24 wird der Betrieb der zweiten Zeitsteuerschaltung 204B beschrieben.

Wenn durch die Bedienungsperson mittels Betätigung eines Tauchschalters oder einer Tastaturbetätigung in einem Aufbauprozeß oder einem Pop-up-Prozeß die dritte Betriebsart gekennzeichnet wird, stellt die CPU 11B Daten D3 im Register 202B ein und rettet die Registerinhalte in der CPU 11B, und führt den Halt-Befehl aus. Anschließend werden den Halt-Zustand kennzeichnende Daten im Register 201B eingestellt. Dadurch wird die dritte Zeitsteuerschaltung 205B in Gang gesetzt.

Wie durch den Zeitablaufplan in Fig. 24 dargestellt, steuert die dritte Zeitsteuerschaltung 205B die RESET-Signal-Erzeugungsschaltung 12B durch ein Signal S3, um dadurch das Rücksetzsignal RESET auf den aktiven Pegel einzustellen. Dann steuert die dritte Zeit steuerschaltung 205B den Taktumschaltkreis 13B durch ein Signal T3, um so den Takt CLK umzuschalten vom niedrigen Takt CLK2 auf schnellen Takt CLK1. Nach einer durch den Rückstellzeitgeber 206B eingestellten vorbestimmten Zeitspanne wird das Rücksetzsi gnal RESET auf den inaktiven Pegel eingestellt.

Wenn der Pegel des Rückstellsignals RESET auf den inaktive Pegel geändert wird, speichert die CPU 11B die geretteten Registerinhalte in den ursprünglichen Betriebszustand zurück und arbeitet auf der Grundlage des Takts CLK1 mit hoher Geschwindigkeit.

Wie oben beschrieben wurde, wird in dem tragbaren Rechner gemäß der dritten Aus führungsform einer von dem schnellen Takt CLK1 und dem langsamen Takt CLK2 selektiv als der Takt CLK der CPU 11B verwendet.

Da in diesem Fall der Takt CLK im zurückgesetzten Zustand der CPU 11B umgeschaltet wird, wird der Betrieb der CPU 11B nicht durch eine Diskontinuität der Phase des Takts im Zeitpunkt der Taktumschaltung beeinflußt. Ferner werden beim Zurücksetzen der CPU 11B die Registerinhalte der CPU 11 gerettet. Die geretteten Registerinhalte werden zurückgespeichert, wenn die Taktumschaltung abgeschlossen ist und das Rückstellsignal auf den inaktiven Pegel eingestellt ist. In diesem Fall wird die Zeitspanne zwischen dem Umschalten des Takts CLK bis zum Ändern des aktiven Pegels des Rückstellsignals RESET auf den inaktiven Pegel durch die Verzögerungsschaltung in geeigneter Weise gesteuert.

Damit kann eine Fehlfunktion der CPU 11B wegen zu kurzer Zeitspanne, innerhalb der das Rückstellsignal nach der Taktumschaltung auf dem aktiven Pegel gehalten wird, verhindert werden, und außerdem kann eine Beeinträchtigung der Betriebsleistung verhin dert werden, die möglicherweise eintritt, wenn die Zeitspanne zu lang ist.

Das oben beschriebene Taktumschaltsystem ist insbesondere geeignet zum Realisieren der Schlummerbetriebsfunktion der CPU mit internem Generator. Selbstverständlich tritt auch dann, wenn es bei einer CPU eingesetzt wird, die keinen internen Generator aufweist, und die synchron mit einem externen Takt arbeitet, keine Fehlfunktion der CPU auf, und man kann den Energieverbrauch verringern.

Das Umschalten zwischen zwei Takten, d. h. schnellem Takt CLK1 und langsamen CLK2, wurde beschrieben. Allerdings können auch drei oder noch mehr Takte mit unterschiedli chen Betriebsgeschwindigkeiten verwendet werden, und der Betriebstakt kann zwischen ihnen umgeschaltet werden. In diesem Fall ist die Leistungsaufnahme um so geringer, desto niedriger die Taktfrequenz ist. Es ist also wünschenswert, während des Schlum merbetriebs den langsamsten Takt zu verwenden. Im Schlummerbetrieb kann ein Gleich spannungssignal mit GND-Pegel an die CPU 11B gelegt werden, so wie beim ersten Ausführungsbeispiel, um dadurch die Zufuhr des Takts zu der CPU 11B anzuhalten. Hierdurch kann man den Energieverbrauch weiter verringern.

Um den Schlummerbetrieb außerdem für eine lange Zeitspanne aufrechtzuerhalten, ist es wünschenswert, daß die Systemzeitgeber-Interruptanforderung IRQ0 während der Zeit spanne des Schlummerbetriebs von der Interruptsteuerung 20B maskiert wird. Dadurch wird die Systemzeitgeber-Interruptanforderung IRQ0, die in einer 55 ms erzeugt wird, gesperrt. Damit läßt sich die Zeitspanne des Schlummerbetriebs auf 55 ms oder darüber einstellen und der Energieverbrauch läßt sich reduzieren.

In diesem Fall führt die CPU 11B die Verarbeitung für den Übergang der Betriebsart aus dem Normalbetrieb in den Schlummerbetrieb durch, wie es in Fig. 25 gezeigt ist.

Den Schritten S13-2 bis S15-2 gemäß Fig. 19 der Unterroutine sind Schritte S102 und S101-2 hinzufügt für den Übergang in den Schlummerbetrieb. Im Schritt 100-2 stellt die CPU 11B die Zykluszeit des Zeitgeberinterrupts des Echtzeittaktgebers (RTC) 23B auf 500 ms ein, indem sie für 500 ms repräsentative Daten in ein vorbestimmtes Register innerhalb des Echtzeittaktgebers (RTC) 23B einschreibt. Im Schritt S101-2 sperrt die CPU 11B den Zeitgeberinterrupt des Systemzeitgebers 22B und ermöglicht den Zeitgeberinterrupt des Echtzeittaktgebers (RTC) 23B. Dies wird dadurch erreicht, daß vorbestimmte Maskier daten in ein Interrupt-Maskierregister der Interruptsteuerung (PIC) 20B eingeschrieben werden.

Als Ergebnis werden im Schlummerbetrieb die Systemzeitgeber-Interruptanforderung IRQ0, die in Einheiten von 55 ms erzeugt wird, verhindert, und die Zeitgeber-Inter ruptanforderung IRQ8 des Echtzeittaktgebers (RTC) 23, die in Einheiten von 500 ms erzeugt wird, zugelassen. Folglich läßt sich die Schlummerbetriebs-Zeitspanne auf 55 ms oder darüber einstellen, und der Energieverbrauch läßt sich reduzieren.

Die Zeitgeber-Interrupt-Zykluszeit des Echtzeittaktgebers (RTC) 23B wurde auf 500 ms eingestellt, um die Taktfunktion des Anwenderprogramms zu unterstützen. Besonders dann, wenn ein Anwenderprogramm mit einer Funktion einer digitalen Zeitanzeige auf dem Anzeigeschirm läuft, ist es notwendig, die Zeitzählung innerhalb von höchstens 1 s zu aktualisieren. Bei dieser Ausführungsform wird durch Verwendung eines Zeitgeber- Interrupts mit einer Einheit von 500 ms die maximale Schlummerbetriebs-Zeitspanne auf 500 ms begrenzt.

Wenn die Systemzeitgeber-Interruptanforderung IRQ0 gesperrt und der Betrieb in dem Schlummerbetrieb geändert wird, führt die CPU 11 eine Verarbeitung für den Übergang aus dem Normalbetrieb in den Schlummerbetrieb durch, wie in Fig. 26 veranschaulicht ist.

In diesem Fall wird zusätzlich zu den in Fig. 20 dargestellten Schritten S23-2 und S24-2 der Schritt S102-2 durchgeführt. Beim Schritt S102-2 gibt die CPU 11B den Zeitgeber-In terrupt für den Systemzeitgeber 22B frei und sperrt den Zeitgeber-Interrupt für den Echtzeittaktgeber (RTC) 23B. Dies kann dadurch erreicht werden, daß vorbestimmte Maskierdaten in das Interrupt-Maskierregister der Interruptsteuerung (PIC) 20B einge schrieben werden. Dadurch wird im Normalbetrieb der Zeitgeber-Interrupt mit einer Einheit von 55 ms wirksam.

Im folgendem wird eine vierte Ausführungsform der Erfindung beschrieben.

Fig. 27 zeigt den Systemaufbau eines tragbaren Rechners gemäß der vierten Ausführungs form der Erfindung. Dieser tragbare Rechner verwendet einen spannungsgesteuerten Oszillator (VCO), um so die Taktfrequenz für die CPU gleitend zu verändern. Speziell enthält dieser tragbare Rechner einen Systembus 10C, eine CPU 11C, einen Spannungs umschaltkreis 12C, einen spannungsgesteuerten Oszillator (VCO) 13C, einen Echtzeit taktgeber (RTC) 14C, eine Tastatursteuerung (KBC) 15C, einen Systemzeitgeber 16C, eine programmierbare Interruptsteuerung (PIC) 16C und einen dynamischen RAM (DRAM) 18C. Die CPU 11C steuert das Gesamtsystem des tragbaren Rechners und ist über einen Systembus 10C verbunden mit dem Spannungsumschaltkreis 10C, dem Echtzeitgeber (RTC) 14C, der Tastatursteuerung (KBC) 15C, dem Systemzeitgeber 16C, der Interrupt steuerung (PIC) 17C und dem dynamischen RAM (DRAM) 18C.

Die CPU 11C wird z. B. gebildet durch eine Mikroprozessor 80486, und sie enthält einen eine PLL-Schaltung beinhaltenden interen Generator 111C. Speziell erzeugt innerhalb der CPU 11C der interne Generator 111C intern einen Takt mit einer Frequenz, die um ein vielfaches höher liegt als die Frequenz eines von der spannungsgesteuerten Oszillator (VCO) 13C gelieferten Takts CLK, und der Hochgeschwindigkeitsbetrieb erfolgt unter Verwendung des intern erzeugten Takts.

Die CPU 11C gibt eine Anforderung zum Umschalten des Takts CLK an den Spannungs umschaltkreis 12B. Diese Anforderung zum Umschalten des Takts wird zu einem Zeit punkt ausgegeben, zu dem der Normalbetrieb, bei dem die CPU 11C mit einem schnellen Takt arbeitet, umgeschaltet wird in einen Schlummerbetrieb, bei dem die CPU 11C mit einem langsamen Takt arbeitet, oder dann, wenn der Schlummerbetrieb in den Normalbe trieb zurückgeändert wird.

Die CPU 11C führt das BIOS-(Basic-Input-Output-System)-Programm aus, welches von dem derzeit ausgeführten Anwenderprogramm aufgerufen wird, um zu bestimmen, ob die Bedingung für die Einstellung des Schlummerbetriebs erfüllt worden ist. Ist die Bedingung erfüllt, wird in den Spannungsumschaltkreis 12C ein Befehl zum Umschalten des schnellen Takts auf den langsamen Takt gegeben. Die Bedingung zum Einstellen des Schlummerbe triebs wird zum Beispiel erfüllt, wenn der Tasteneingabebetrieb seitens der Bedienungs person für eine vorbestimmte Zeitspanne oder darüber hinaus nicht durchgeführt wurde, oder wenn die CPU 11C sich im Wartezustand befindet.

Wenn ein Hardware-Interruptsignal INT von der Interruptsteuerung 17C innerhalb der Zeitspanne des Schlummerbetriebs, in welchem der Betrieb mit dem langsamen Takt erfolgt, in die CPU 11C eingegeben wird, gibt die CPU 11C an den Spannungsumschalt kreis 20C einen Befehl zum Umschalten des langsamen Takts auf den schnellen Takt, um den Schlummerbetrieb wieder auf den Normalbetrieb zurückzustellen.

Der Befehl zum Schalten des Takts wird nicht nur ausgegeben, wenn die Schlummerbe triebsfunktion ausgeführt wird, sondern auch dann, wenn Anwender-Software- oder Hardware-Optionen verwendet werden, die für beispielsweise Niedriggeschwindigkeits betrieb ausgelegt sind. In diesem Fall wird über eine Eingabeoperation und dergleichen seitens der Bedienungsperson eine Taktumschaltanforderung an die CPU 11C gegeben, und es wird entsprechend ein Umschaltbefehl von der CPU 11C an den Spannungsumschalt kreis 12C gegeben.

Der Spannungsumschaltkreis 12C verändert die dem spannungsgesteuerten Oszillator (VCO) 13C zugeführte Steuerspannung nach Maßgabe des von der CPU 11C kommenden Taktumschaltbefehls. In diesem Fall erhöht der Spannungsumschaltkreis 12C allmählich oder verringert allmählich die Steuerspannung, um die Schwingungsfrequenz des span nungsgesteuerten Oszillators (VCO) 13C allmählich zu ändern. Der spezielle Aufbau des Spannungsumschaltkreises 12C wird später unter Bezugnahme auf Fig. 30 bis 32 erläutert.

Der spannungsgesteuerte Oszillator (VCO) 13C verändert die Schwingungsfrequenz nach Maßgabe des Werts der vom Spannungsumschaltkreis 12C zugeführten Steuerspannung, und als Takt CLK wird von ihm ein Schwingungsausgangssignal geliefert.

Fig. 28 zeigt den Änderungsverlauf des Zyklus des Takts CLK in Relation zu der Steuer spannung, die von dem Spannungsumschaltkreis 12C erzeugt wird. Bei diesem Beispiel wird angenommen, daß der spannungsgesteuerte Oszillator (VCO) 13C so aufgebaut ist, daß er bei zunehmender Steuerspannung die Schwingungsfrequenz verringert.

Wenn der Takt CLK der CPU 11C umgeschaltet wird von schnellem Takt auf langsamen Takt, ist die Steuerspannung bei einer niedrigen Spannung V1 zu Beginn stabil (Zeitspanne A). Innerhalb dieser Zeitspanne A erzeugt der spannungsgesteuerte Oszillator (VCO) 13C den schnellen Takt CLK.

Wenn die Steuerspannung in diesem Zustand allmählich erhöht wird, nimmt die Frequenz des Takts CLK allmählich ab, und die Zykluszeit des Takts CLK steigt langsam an (Zeitspanne B). Wenn schließlich die Steuerspannung bei einem konstanten hohen Span nungspegel V2 stabilisiert ist, ist der Takt CLK, der vom spannungsgesteuerten Oszillator (VCO) 13C ausgegeben wird, bei einer niedrigen Frequenz stabilisiert, und der CPU 11C wird der langsame Takt zugeführt (Zeitspanne C).

Wichtig ist, daß die Frequenz und die Phase des Takts CLK sich innerhalb der Zeitspanne B kontinuierlich ändern. Insbesondere wird die Frequenz des Takts CLK nicht abrupt geändert, sondern glatt und kontinuierlich von der hohen Frequenz auf die niedrige Frequenz von beispielsweise 1/2 der hohen Frequenz geändert.

Wenn ferner der langsame Takt der CPU 11C umgeschaltet wird auf den hohen Takt, ändern sich die Frequenz und die Phase des Takts CLK glatt und kontinuierlich, wie in Fig. 29 gezeigt ist.

Fig. 30 zeigt ein erstes spezielles Beispiel für den Spannungsumschaltkreis 12C.

Ein Spannungsumschaltkreis 12C-1 ist so aufgebaut, daß er die Steuerspannung ändert, indem von einem D/A-Umsetzer Gebrauch gemacht wird, und der Schaltkreis enthält ein Register 121C und einen D/A-Umsetzer 122C, wie in Fig. 30 gezeigt ist. Das Register 121C speichert Taktfrequenz-Kennzeichnungsdaten, die von der CPU 11C ausgegeben werden. Der D/A-Umsetzer 122C setzt den Wert der Kennzeichnungsdaten im Register 121C aus einem Digitalwert in einen Analogwert um. Wenn zum Beispiel die Kennzeich nungsdaten die Daten D sind, die einen schnellen Takt bezeichnen, so erzeugt der D/A- Umsetzer 122C eine Analogspannung von V1 entsprechend den Daten D1. Wenn weiterhin die Kennzeichnungsdaten Daten D2 (D1 < D2) sind, was einen langsamen Takt angibt, so erzeugt der D/A-Umsetzer 122C eine dem Datenwert D2 entsprechende Analogspannung V2.

Wenn die Daten im Register 121C von D1 nach D2 durch die CPU 11C geändert werden, ändert sich die von dem D/A-Umsetzer 122C abgegebene Analogspannung allmählich von V1 auf V2. Wenn ferner die Daten im Register 121C von D2 auf D1 aktualisiert werden, ändert sich die von dem D/A-Umsetzer 122C ausgegebene Analogspannung allmählich von V2 auf V1.

Fig. 31 zeigt ein zweites spezielles Beispiel für den Spannungsumschaltkreis 12.

Ein Spannungsumschaltkreis 12C-2 ist so ausgelegt, daß er die Steuerspannung unter Verwendung einer integrierten Schaltung mit einer relativ großen Zeitkonstanten variiert, und er enthält gemäß Fig. 31 einen Dekodierer 132C, ein D-Flipflop 124C und eine Integrierschaltung 125C.

In dem Spannungsumschaltkreis 12C-2 wird eine Adresse auf dem BUS 12C von dem Dekodierer 123C dekodiert. Hat die dekodierte Adresse einen vorbestimmten Wert, so wird ein vorbestimmter, ein Bit umfassender Datenwert auf dem BUS 12C in dem D- Flipflop 124C zwischengespeichert. Der Ein-Bit-Datenwert kennzeichnet die Frequenz des Takts CLK. Der Datenwert "0" bedeutet schnellen Takt, der Datenwert "1" bedeutet langsamen Takt. Wenn der zwischengespeicherte Datenwert im D-Flipflop 124C vom Wert "0" auf den Datenwert "1" geändert wird, erzeugt das D-Flipflop 124C ein Q- Ausgangssignal mit "H" -Pegel. In diesem Fall wird die Steuerspannung des spannungs gesteuerten Oszillators (VCO) 13C allmählich von V1 auf V2 geändert, nach Maßgabe der Zeitkonstanten der Integrierschaltung 125C. Wenn der zwischengespeicherte Datenwert im D-Flipflop 124C vom Wert "1" auf den Datenwert "0" geändert wird, wird die Steuer spannung des spannungsgesteuerten Oszillators (VCO) 13C allmählich von V2 auf V1 geändert, nach Maßgabe der Zeitkonstanten der Integrierschaltung 125C.

Fig. 32 zeigt ein drittes spezielles Beispiel des Spannungsumschaltkreises 12C.

Ein Spannungsumschaltkreis 12C-3 bildet eine PLL-Schaltung mit einer großen Zeitkon stanten aufgrund der Gegenkopplung eine Schwingungsausgangssignals des spannungs gesteuerten Oszillators (VCO) 13C.

Speziell enthält der Spannungsumschaltkreis 12C-3 ein Register 126C, einen D/A-Umset zer 127C, einen spannungsgesteuerten Oszillator (VCO) 128C und einen Vergleicher 129C. Das Register 126C speichert Taktfrequenz-Kennzeichnungsdaten, die von der CPU 11C ausgegeben werden. Der D/A-Umsetzer 127C setzt die Kennzeichnungsdaten im Register 126 aus einem Digitalwert in einen Analogwert um.

Der analoge Ausgangswert wird als Steuerspannung an den spannungsgesteuerten Oszilla tor (VCO) 128C gegeben. Die Schwingungsausgangsfrequenz des spannungsgesteuerten Oszillators 128C wird nach Maßgabe der Zunahme der Analog-Ausgangsspannung ver ringert. Die Schwingungsausgangsfrequenz des spannungsgesteuerten Oszillators (VCO) 128C wird von dem Vergleicher 129C verglichen mit der Frequenz eines Taktsignals CLK, welches von dem spannungsgesteuerten Oszillator (VCO) 13C zurückgeführt wird. Der Vergleicher 129C ändert die Steuerspannung für den spannungsgesteuerten Oszillator (VCO) 13C derart, daß das Schwingungsausgangssignal des spannungsgesteuerten Oszilla tors (VCO) 128C mit der Phase des von dem spannungsgesteuerten Oszillators (VCO) 13C zurückgeführten Takts CLK übereinstimmt. Durch die Phasenregelschleifen-(PLL)-Steue rung wird das von dem spannungsgesteuerten Oszillator (VCO) 13C ausgegebene Taktsi gnal CLK verändert von dem schnellen Takt auf den langsamen Takt, und zwar mit kontinuierlicher Frequenz und Phase.

Bezugnehmend auf das Flußdiagramm in Fig. 33 wird der Betrieb für den Übergang in den Schlummerbetrieb und der Betrieb für die Rückkehr aus dem Schlummerbetrieb in dem tragbaren Rechner gemäß der vierten Ausführungsform erläutert.

Wenn die CPU 11 zum Beispiel in den Kasteneingabe-Wartezustand gelangt, während ein Anwenderprogramm läuft, wird normalerweise von dem Anwenderprogramm eine Inter rupt-Wartefunktionsroutine aufgerufen. Die Interrupt-Wartefunktion ist durch das BIOS- Programm gegeben.

In der Interrupt-Wartefunktionsroutine stellt die CPU 11C fest, ob der Tasteneingabe- Interrupt stattgefunden hat (Schritt S11-3). Wenn das Interruptsignal INT an die CPU 11C geliefert wird, prüft die CPU 11C den Faktor des Interrupts und führt dadurch den Bestimmungsvorgang aus. Es wird ermittelt, ob der Interrupt zurückzuführen ist auf eine Tasteneingabe-Interrupt-Anforderung IRQ1, in dem beispielsweise die Inhalte des Statusre gisters der Interruptsteuerung 17C gelesen werden. Ist der Tasteneingabe-Interrupt erfolgt, so liest die CPU 11C aus der Tastatursteuerung (KBC) 15C einen Tastencode (Schritt S 12-3), und anschließend kehrt die Steuerroutine zur Ausführung des Anwenderprogramms zurück.

Wenn andererseits der Tasteneingabe-Interrupt nicht stattgefunden hat, erkennt die CPU 11C, daß die Bedingung für die Einstellung des Schlummerbetriebs erfüllt ist, und sie führt die Subroutine zur Einstellung des Schlummerbetriebs aus. Die CPU 11C sendet an den Spannungsumschaltkreis 12C Daten zur Kennzeichnung des langsamen Takts, um auf diese Weise den Takt CLK umzuschalten, von dem schnellen Takt auf den langsamen Takt (S13-3). Dadurch wird die von dem Spannungsumschaltkreis 12C ausgegebene Steuer spannung allmählich geändert von der dem schnellen Takt entsprechenden Spannung V1 in die dem langsamen Takt entsprechende Spannung V2, und folglich wird die Frequenz des von dem spannungsgesteuerten Oszillator (VCO) 13C ausgegebenen Takts CLK allmählich verringert. Als Ergebnis macht die CPU 11C einen Übergang in den Schlummerbetrieb, bei dem sie mit dem langsamen Takt CLK betrieben wird.

Anschließend, wenn das Hardware-Interruptsignal INT von der Interruptsteuerung 17C an die CPU 11C gegeben wird (Schritt S14-3), sendet die CPU 11C an den Spannungs umschaltkreis 12C Daten zur Kennzeichnung des schnellen Takts, um dadurch den Takt CLK umzuschalten vom langsamen Takt auf den schnellen Takt (Schritt S15-3). Dadurch wird die von dem Spannungsumschaltkreis 12C ausgegebene Steuerspannung allmählich von der dem langsamen Takt entsprechenden Spannung V2 verringert auf die dem schnel len Takt entsprechende Spannung V1, und folglich wird die Frequenz des von dem spannungsgesteuerten Oszillator (VCO) 13C ausgegebenen Takts langsam erhöht. Als Er gebnis wird der Takt CLK auf den schnellen Takt umgestellt, und der Betrieb der CPU 11C wird aus dem Schlummerbetrieb in den Normalbetrieb zurückgestellt. Die CPU 11C führt den Interruptprozeß nach Maßgabe des Hardware-Interruptsignals INT aus (Schritt S16-3). Wie oben beschrieben wurde, wird bei dem tragbaren Rechner nach der vierten Ausführungsform das Schwingungsausgangssignal von dem spannungsgesteuerten Oszil lator (VCO) 13C als der Takt CLK der CPU 11C verwendet. Der Takt CLK wird umge schaltet, beispielsweise vom schnellen Takt auf den langsamen Takt, indem die Schwin gungsfrequenz des spannungsgesteuerten Oszillators (VCO) 13C geändert wird. In diesem Fall wird die Frequenz des Schwingungsausgangssignals des spannungsgesteuerten Oszilla tors (VCO) 13C allmählich unter Steuerung des Spannungsumschaltkreises 12C variiert. Wenn somit der Takt CLK umgeschaltet wird von schnellem Takt auf langsamen Takt, entsteht kein Problem der Diskontinuität der Phase und dergleichen, und der Betrieb der CPU 11C kann gewährleistet werden. Folglich kann der Takt der CPU 11C umgeschaltet werden, während der Betrieb der CPU 11C gewährleistet wird, und der Energieverbrauch des tragbaren Rechners läßt sich reduzieren und die Kompatibilität gewährleisten.

Das oben beschriebene Taktumschaltsystem ist insbesondere geeignet zur Realisierung der Schlummerbetriebsfunktion der einen internen Generator aufweisenden CPU. Selbstver ständlich entsteht auch dann, wenn es bei einer CPU angewendet wird, die keinen internen Generator aufweist, und die synchron mit einem externen Takt arbeitet, keine Fehlfunktion der CPU, und der Energieverbrauch läßt sich reduzieren.

Das Umschalten zwischen zwei Takten, das heißt dem schnellen Takt und dem langsamen Takt, wurde beschrieben. Es können jedoch auch drei oder mehrere Takte mit unter schiedlichen Betriebsgeschwindigkeiten innerhalb der Variationsbreite der Schwingungs frequenz des verwendeten spannungsgesteuerten Oszillators benutzt werden. In diesem Fall ist der Energieverbrauch um so geringer, je niedriger die Taktfrequenz ist. Damit ist es wünschenswert, den langsamsten Takt im Schlummerbetrieb zu benutzen.

Um weiterhin den Schlummerbetrieb für eine lange Zeitspanne aufrechtzuerhalten, ist es erwünscht, daß die Systemzeitgeber-Interrupt-Anforderung IRQ0 während der Zeitspanne des Schlummerbetriebs von der Interruptsteuerung 17C maskiert wird. Damit wird eine Systemzeitgeber-Interrupt-Anforderung IRQ0, die in Einheiten von 55 ms erzeugt wird, gesperrt. Damit läßt sich die Zeitspanne für den Schlummerbetrieb auf 55 ms oder darüber einstellen, und der Energieverbrauch läßt sich reduzieren.

In diesem Fall vollzieht die CPU 11C den Betrieb des Übergangs zum Schlummerbetrieb und für die Rückkehr aus dem Schlummerbetrieb gemäß Fig. 34.

Insbesondere werden die Schritte S100-3 und S101-3 vor dem Schritt S13-3 für den Übergang in den Schlummerbetrieb durchgeführt, was in Fig. 33 gezeigt. Im Schritt 100-3 stellt die CPU 11C die Zykluszeit für den Zeitgeber-Interrupt seitens des Echtzeittaktge bers (RTC) 14C auf 500 ms ein, indem sie für 500 ms repräsentative Daten in ein vor bestimmtes Register innerhalb des Echtzeittaktgebers (RTC) 14C einschreibt. Im Schritt 101-3 sperrt die CPU 11C den Zeitgeber-Interrupt des System-Zeitgebers 16C und gibt den Zeitgeber-Interrupt für den Echtzeittaktgeber (RTC) 14C frei. Dies wird dadurch erreicht, daß vorbestimmte Maskierdaten in ein Interrupt-Maskierregister der Interruptsteuerung (PIC) 17C eingeschrieben werden.

Als Ergebnis wird im Schlummerbetrieb die Systemzeitgeber-Interruptanforderung IRQ0, die in Einheiten von 55 ms erzeugt wird, gesperrt, während die Zeitgeber-Interruptanfor derung IRQ8 seitens des Echtzeittaktgebers (RTC) 14C, die in Einheiten von 500 ms erzeugt wird, zugelassen wird. Folglich läßt sich die Zeitspanne für den Schlummerbetrieb auf 500 ms und darüber einstellen, und der Energieverbrauch läßt sich reduzieren.

Der Zyklus des Zeitgeber-Interrupts des Echtzeittaktgebers (RTC) 14C wurde auf 500 ms eingestellt, um die Taktfunktion des Anwenderprogramms zu stützen. Insbesondere dann, wenn ein Anwenderprogramm mit einer Funktion der digitalen Anzeige der Zeit auf dem Anzeigeschirm läuft, ist es notwendig, die Zeitzählung innerhalb von höchstens 1 s zu aktualisieren. Bei dieser Ausführungsform wird, indem von dem Zeitgeberinterrupt mit der Einheit von 500 ms Gebrauch gemacht wird, die maximale Zeitspanne für den Schlummer betrieb auf 500 ms begrenzt.

Wenn ferner der Normalzustand in den Schlummerbetrieb geändert wird, wird zwischen den Schritten S15-3 und S16-3 der Schritt 102-3 durchgeführt. Im Schritt 102-3 gibt die CPU 11C den Zeitgeberinterrupt durch den Systemzeitgeber 16C frei und sperrt den Zeitgeberinterrupt seitens des Echtzeittaktgebers (RTC) 14C. Dies kann dadurch erreicht werden, daß man vorbestimmte Maskierdaten in das Interrupt-Maskierregister der In terruptsteuerung (PIC) 17C einschreibt. Dadurch wird im Normalbetrieb der Zeitgeber interrupt mit der Einheit von 55 ms wirksam.

Im folgenden wird eine fünfte Ausführungsform der Erfindung beschrieben.

In dem CPU-Schlummerbetrieb eines tragbaren Rechners nach der fünften Ausführungs form erfolgt das Umschalten des Takts CLK nicht, und der Halt-Zustand der CPU wird aufrechterhalten. Im Halt-Zustand wird der Bus-Zugriff durch die CPU nicht ausgeführt. Dadurch läßt sich der Energieverbrauch auch dann reduzieren, wenn man die Frequenz des Takts CLK nicht verringert.

Fig. 35 zeigt einen Aufbau des tragbaren Rechners nach der fünften Ausführungsform. Der tragbare Rechner wird gespeist durch eine übliche Netz-Wechselspannungsquelle oder eine lösbar an dem Rechnerkörper angebrachte Batterie. Der tragbare Rechner enthält eine CPU 11D, einem BIOS-ROM 12D, einen Systemzeitgeber 13D, einen Echtzeittaktgeber (RTC) 14D, einen Tastatursteuerung (KBC) 15D, einen programmierbare Interruptsteuerung (PIC) 16D und einen dynamischen RAM (DRAM) 17D.

Die CPU 11D steuert das gesamte System und ist über einen Systembus 10D mit den jeweiligen Bauteilen verbunden, d. h. mit den BIOS-ROM 12D, dem Systemzeitgeber 13D, dem Echtzeittaktgeber 14D, der Tastatursteuerung (KBC) 15D, der programmierbaren Interruptsteuerung (PIC) 16D und dem dynamischen RAM (DRAM) 17D. Die CPU 11D wird gebildet durch beispielsweise einen Mikroprozessor 80486 und enthält einen interen Generator 101D mit einer PLL-Schaltung, um intern einen schnellen Takt zu generieren. Speziell erzeugt innerhalb der CPU 11D der interne Generator 111D einen Takt mit einer Frequenz, die um ein vielfaches höher ist als die Frequenz des Takts CLK, und der Hochgeschwindigkeitsbetrieb erfolgt unter Verwendung des intern erzeugten Takts.

Die CPU 11D führt das BIOS-(Basic Input Output System)-Programm aus, welches durch das laufend ausgeführte Anwenderprogramm aufgerufen wird, um dadurch festzustellen, ob die Bedingung für die Einstellung in den Schlummerbetrieb erfüllt worden ist. Ist die Bedingung erfüllt, wird ein Halt-Befehl zum Anhalten des Betriebs ausgeführt. Die Bedingung zum Einstellen des Schlummerbetriebs ist beispielsweise erfüllt, wenn die Tasteneingabeoperation seitens der Bedienungsperson für eine vorbestimmte Zeitspanne oder länger nicht durchgeführt worden ist.

Der Systemzeitgeber 13D erzeugt die Zeitgeber-Interruptanforderung IRQ0 periodisch mit einer Zykluszeit von z. B. 55 ms. Die Zeitgeber-Interruptanforderung IRQ0 wird an die Interruptsteuerung 16D gegeben. Der Echtzeittaktgeber (RTC) 14D ist ein Modul zur Realisierung einer Taktfunktion und einer Kalenderfunktion. Der interne Speicher des RTC 14D wird stets von einer Stützversorgung gespeist, so daß auch beim Ausschalten der Stromversorgung die gespeicherten Inhalte nicht verloren gehen. Der Echtzeittaktgeber (RTC) 14D generiert periodisch mit einer Zykluszeit von z. B. 500 ms eine Zeitsteuer- Interruptanforderung IRQ8. Die Zeitgeber-Interruptanforderung IRQ8 wird an die Inter ruptsteuerung 16D gegeben. Die Tastatursteuerung (KBC) 15D steuert eine in den Compu terkörper eingebaute Tastatur und tastet die Tastenmatrix der Tastatur ab, um der betätig ten Taste entsprechende Tastendaten (Abtastcode) zu erzeugen. Nun generiert die Tastatur steuerung (KBC) 15D eine Tasteneingabe-Interruptanforderung IRQ1, um die Tasten eingabe der CPU 11D zu signalisieren. Die Tasteneingabe-Interruptanforderung IRQ1 wird an die Interruptsteuerung 16D gegeben.

Die Interruptsteuerung 16D liefert das Hardware-Interruptsignal INT an die CPU 11D. Speziell dann, wenn die Interruptsteuerung 16D irgendeine von der Zeitgeber-Interruptan forderung IRQ0, der Tasteneingabe-Interruptanforderung IRQ1 und der Zeitgeber-Inter ruptanforderung IRQ8 empfangen hat, gibt sie das Hardware-Interruptsignal INT aus. In diesem Fall kann eine von der Zeitgeber-Interruptanforderung IRQ0 und der Zeitgeber- Interruptanforderung IRQ8 selektiv durch ein Interrupt-Maskierregister 61C maskiert werden, welches innerhalb der Interruptsteuerung 16D vorhanden ist. Der dynamische RAM (DRAM) 17D speichert ein Anwenderprogramm und dergleichen, welches von der CPU 11D auszuführen ist.

Bezugnehmend auf das Flußdiagramm in Fig. 36 wird nun der Betrieb für den Übergang in den Schlummerbetrieb sowie der Betrieb für die Rückkehr aus dem Schlummerbetrieb in diesem tragbaren Rechner beschrieben.

Wenn die CPU 11D in beispielsweise den Tasteneingabe-Wartezustand gelangt, während ein Anwenderprogramm läuft, wird von dem Anwenderprogramm eine Interrupt-Warte funktionsroutine aufgerufen. Die Interrupt-Wartefunktion wird von dem BIOS-Programm bereitgestellt.

Innerhalb der Interrupt-Wartefunktionsroutine stellt die CPU 11D fest, ob der Tasten eingabe-Interrupt stattgefunden hat (Schritt S11-4). Wenn das Interruptsignal INT an die CPU 11D geliefert wird, untersucht die CPU 11D den Faktor des Interrupts und führt dadurch die Feststellungsverarbeitung aus. Es wird festgestellt, ob der Interrupt auf die Tasteneingabe-Interruptanforderung IRQ1 zurückzuführen ist oder nicht, indem beispiels weise die Inhalte des Statusregisters der Interruptsteuerung 16D gelesen werden. Ist der Tasteneingabe-Interrupt erfolgt, so liest die CPU 11D von der Tastatursteuerung (KBC) 15D einen Tastencode (Schritt S12-4), und anschließend kehrt die Steuerroutine zur Ausführung des Anwenderprogramms zurück.

Wenn andererseits der Tasteneingabe-Interrupt nicht stattgefunden hat, erkennt die CPU 11D, daß die Schlummerbetrieb-Einstellbedingung erfüllt ist, und sie führt den Prozeß zum Einstellen des Schlummerbetriebs aus. Die CPU 11D stellt den Zyklus des Zeitgeber- Interrupts des Echtzeittaktgebers (RTC) 14D auf 500 ms ein, (Schritt S13-4) indem für 500 ms repräsentative Daten in ein RTC-Register 41D innerhalb des Echtzeittaktgebers (RTC) 14D eingeschrieben werden. Dann sperrt die CPU 11D den Zeitgeber-Interrupt für den Systemzeitgeber 13D und gibt den Zeitgeber-Interrupt für den Echtzeittaktgeber (RTC) 14D frei (Schritt S14-4). Dies wird erreicht, indem ein vorbestimmter Maskierdatenwert in das Interrupt-Maskierregister 61D der Interruptsteuerung (PIC) 16D eingeschrieben wird.

Anschießend führt die CPU 11D den Halt-Befehl (HLT) zum Anhalten des Betriebs aus (Schritt S15-4). Der Halt-Befehl hindert die CPU 11D an der Benutzung des Systembusses 10D. Der Halt-Zustand der CPU 11D wird solange aufrechterhalten, bis von der Interrupt steuerung 16D das Hardware-Interruptbefehl INT eingegeben wird.

Im Halt-Betriebszustand der CPU 11D wird die Systemzeitgeber-Interruptanforderung IRQ0, die in Einheiten von 55 ms erzeugt wird, gesperrt, und die Zeitgeber-Interruptanfor derung IRQ8 seitens des Echtzeittaktgebers (RTC) 16D, die in Einheiten von 500 ms erzeugt wird, wird ermöglicht. Folglich kann der Halt-Zustand der CPU 11D für eine Zeitspanne von 55 ms oder darüber aufrechterhalten werden.

Die Zykluszeit des Zeitgeberinterrupts für den Echtzeittaktgeber (RTC) 14D wurde auf 500 ms eingestellt, um die Taktfunktion des Anwenderprogramms zu unterstützen. Speziell dann, wenn ein Anwenderprogramm mit einer Funktion der digitalen Anzeige der Zeit auf dem Anzeigeschirm läuft, ist es notwendig, die Zeitzählung innerhalb von höchstens 1 s zu aktualisieren. Indem bei dieser Ausführungsform Gebrauch von dem Zeitgeberinterrupt mit der Einheit von 500 ms gemacht wird, ist die maximale Schlummerbetriebszeitspanne auf 500 ms begrenzt.

Anschießend gibt, wenn das Hardware-Interruptsignal INT von der Interruptsteuerung 16D in die CPU 11D eingegeben wird, (Schritt S16-3), die CPU 11D den Zeitgeberinterrupt durch den Systemzeitgeber 13D frei und sperrt den Zeitgeberinterrupt seitens des Echt zeittaktgebers (RTC) 14D (Schritt S17-4). Dann führt die CPU 11D einen vorbestimmten Interruptprozeß entsprechend dem Interruptsignal INT durch (Schritt S18-4).

Im folgenden wird ein Beispiel für den Aufbau der RTC-Register 41D des Echtzeittaktge bers (RTC) 14D gegeben. Das RTC-Register 41D enthält zwei Acht-Bit-Register 411 und 412, die in Fig. 37 und 38 gezeigt sind.

In dem Register 411 bedeutet der Datenwert UIP von MSB, ob eine Aktualisierung des Zeitgebers erfolgt, und "1" bedeutet, daß die Aktualisierung des Zeitgebers durchgeführt wird, oder im Begriff ist, durchgeführt zu werden, während "0" bedeutet, daß die Aktuali sierung nicht durchgeführt wird. Dateneinheiten RS3 bis RS0 entsprechend dem dritten bis nullten Bit sind Einstelldaten, die die Zykluszeit des Zeitgeberinterrupts des Echtzeittaktge bers RTC 14D repräsentieren. Wenn RS3, RS2, RS1 und RS0 = "1111" sind, beträgt die Interrupt-Zykluszeit 500 ms.

Im Register 412 ist der Datenwert SET des siebten Bits ein Bit-Datenwert, welcher darstellt, ob der Aktualisierungszyklus durchgeführt wird. Ist er "1", ist der Akualisie rungszyklus ausgesetzt, und die Einstellung der Daten ist möglich. Der Datenwert PIE des sechsten Bits ist ein Bit-Datenwert zum Zulassen/Sperren der Zykluszeitgeber-Interruptan forderung. Ist er "1", wird die Zyklus-Interruptanforderung zugelassen, ist er "0", wird die Zyklus-Interruptanforderung gesperrt. Der Datenwert AIE des fünften Bits ist ein Bit- Datenwert zum Zulassen/Sperren einer Alarm-Interruptanforderung. Der Datenwert UIE des vierten Bits ist ein Bit-Datenwert zum Zulassen/Verhindern der Aktualisierungs- Interruptanforderung. Die Einzelheiten der anderen Bit-Daten können hier fortgelassen werden.

Ein Beispiel für den Aufbau des Interrupts-Maskierregister 41D der Interruptsteuerung 16D wird im folgenden beschrieben. Das Interrupt-Maskierregister 61D umfaßt zwei Acht- Bit-Register 611 und 612, die in den Fig. 39 und 49 gezeigt sind.

Im Register 611 ist der erste Bitdatenwert KB ein Bit-Datenwert zum Zulassen/Sperren der Interruptanforderung IRQ1 seitens der Tastatursteuerung 15D. Ist der Datenwert KB = 1, ist eine Interruptanforderung IRQ1 möglich, wenn der Wert KB = 0 ist, ist die Inter ruptanforderung IRQ1. Der Datenwert STMR des nullten Bits ist ein Bit-Datenwert zum Zulassen/Sperren der Interruptanforderung IRQ0 seitens des Systemzeitgebers 13D. Ist der Datenwert STMR = "1", wird die Interruptanforderung IRQ0 zugelassen, wenn der Datenwert STRM = "0" ist, wird das Interruptsignal IRQ0 gesperrt.

Im Register 612 ist der nullte Bitdatenwert RTC ein Datenwert zum Zulassen/Sperren der Zeitgeber-Interruptanforderung IRQ8 seitens des Echtzeittaktgebers (RTC) 14D. Ist der Datenwert RTC = "1", wird die Zeitgeber-Interruptanforderung IRQ8 zugelassen, ist der Datenwert RTC = "0", wird die Zeitgeber-Interruptanforderung IRQ8 gesperrt.

Fig. 41 zeigt ein Beispiel für den Aufbau der Interruptsteuerung 16D. Fig. 41 zeigt lediglich den Aufbau zum Maskieren einer der zwei Zeitgeber-Interruptanforderungen IRQ0 und IRQ8.

Die Interruptsteuerung 16D besitzt UND-Gatter G1 und G2 und ein ODER-Gatter G3. Ein erster Eingang des UND-Gatters G1 empfängt die Zeitgeber-Interruptaufforderung IRQ0 von dem Systemzeitgeber 13D, und ein zweiter Eingang des UND-Gatters G1 ist mit einem vorbestimmten Bit (dem nullten Bit des Registers 611 in Fig. 39) des Interrupt- Maskierregisters 61D verbunden. Der Ausgang des UND-Glieds G1 gelang an einen ersten Eingang des ODER-Glieds G3. Ein erster Eingang des UND-Glieds G2 empfängt die Zeitgeber-Interruptanforderung IRQ8 von dem Echtzeittaktgeber 14D, und ein zweiter Eingang des UND-Glied G2 wird mit einem vorbestimmten Bit (dem nullten Bit des Re gisters 612 in Fig. 40) des Interrupt-Markierregisters 61D verbunden. Der Ausgang des UND-Glieds G2 gelangt auf einem zweiten Eingang des ODER-Glied G3.

Wie beschrieben wurde, wird bei der fünften Ausführungsform die Zeit des Halt-Zustands der CPU 11D erhöht. Dadurch kann ohne Umschaltung des Takts der Energieverbrauch der CPU 11D mit einem einfachen Aufbau wirksam reduziert werden.

Der Aufbau der RTC-Register nach Fig. 37 und 38, der Interruptregister nach Fig. 39 und 40 und der Interruptsteuerung gemäß Fig. 41 ist anwendbar bei Systemen der ersten und vierten Ausführungsformen.

Die Ausführungsformen der vorliegenden Erfindung wurden oben beschrieben, es erübrigt sich jedoch zu sagen, daß der technischen Umfang der Erfindung nicht auf diese Aus führungsbeispiele beschränkt ist und verschiedene Modifizierungen der Erfindung möglich sind.

Industrielle Anwendbarkeit

Gemäß der vorliegenden Erfindung läßt sich der Energieverbrauch der CPU wirksam verringern, ohne eine Fehlfunktion der CPU zu veranlassen. Damit ist die Erfindung insbesondere anwendbar bei batteriebetriebenen, tragbaren Rechnern.

Claims

1. Tragbarer Rechner, umfassend:
eine zentrale Verarbeitungseinheit (CPU), deren Takt nicht direkt geändert wer den kann;
eine Taktgeberschaltung zum Zuführen eines Taktes zu der CPU; und
eine Einrichtung zum Feststellen, ob eine vorbestimmte Schlummerbetrieb- Einstellbedingung zum Einstellen der CPU auf Schlummerbetrieb erfüllt ist, um, wenn die Bedingung erfüllt ist, Daten aus Registern der CPU in einen Speicher zu retten;
gekennzeichnet durch
eine Leistungs-Anhalteeinrichtung zum Einstellen eines Umschaltsignals zum Ändern des der CPU zugeführten Taktes auf den aktiven Zustand und zum Anhalten der Leistungszufuhr zu der CPU in Antwort auf das Retten der Daten; und
eine Einrichtung zum Wiederaufnehmen der Leistungszufuhr zu der CPU in Antwort auf einen inaktiven Zustand des Schaltsignals, um die CPU neu zu starten, und zum Rückspeichern der Daten aus einem Speicher in die CPU.

2. Rechner nach Anspruch 1, dadurch gekennzeichnet, daß die Ein richtung zur Wiederaufnahme der Leistungszufuhr die Leistungszufuhr zu der CPU ansprechend auf eine Interrupt-Aufforderung wiederaufnimmt, die von mit der CPU verbundenen peripheren Schaltungen an die CPU gegeben wird.

3. Rechner nach Anspruch 1 oder 2, gekennzeichnet durch eine Einrichtung zum elektrischen Trennen der CPU von dem Systembus, um den elektrischen Strom, der von den peripheren Schaltungen über den Systembus zu der CPU fließt, ansprechend auf das Anhalten der Stromzufuhr zu der CPU abzuschalten.

4. Rechner nach Anspruch 1, 2 oder 3, bei dem die peripheren Schaltungen ei nen Zeitgeber zum periodischen Ausgeben einer Interrupt-Anforderung an die CPU mit ei ner ersten Zykluszeit enthalten.

5. Rechner nach Anspruch 1, dadurch gekennzeichnet, daß das Um schaltsignal zum Ändern des Taktes ein an die CPU gegebenes Rücksetzsignal aufweist.

6. Rechner mit einer CPU, verschiedenen peripheren Schaltungen, die mit der CPU über einen Systembus verbunden sind, und einer Taktgeberschaltung zum Erzeugen eines ersten Taktes und eines zweiten Taktes, der eine niedrigere Frequenz hat als der er ste Takt, umfassend:
eine Einrichtung zum Feststellen, ob eine vorbestimmte Schlummerbetrieb-Ein stellbedingung zum Einstellen der CPU auf Schlummerbetrieb erfüllt ist, um, wenn die Be dingung erfüllt ist, Daten aus Registern der CPU in einen Speicher zu retten;
eine Rückstelleinrichtung zum Rücksetzen der CPU dadurch, daß ein an die CPU geliefer tes RESET-Signal in den aktiven Zustand gesetzt wird, ansprechend auf ein erstes Zeit steuersignal;
eine erste Taktumschalteinrichtung zum Umschalten des an die CPU gelieferten Taktes von dem ersten Takt auf den zweiten Takt, ansprechend auf ein zweites Zeitsteuer signal;
einen erste Verzögerungsschaltung zum Generieren des ersten Zeitsteuersignals in Abhängigkeit des Rettens der Daten und zum Verzögern des ersten Zeitsteuersignals um eine vorbestimmte Zeitspanne, um dadurch das zweite Zeitsteuersignal zu erzeugen;
eine zweite Taktumschalteinrichtung zum Umschalten des an die CPU gelieferten Taktes von dem zweiten Takt in den ersten Takt, ansprechend auf ein drittes Zeitsteuersignal;
eine Rücksetz-Freigabeeinrichtung zum Neustarten der CPU durch Einstellen des RESET- Signals in den inaktiven Zustand, ansprechend auf ein viertes Zeitsteuersignal;
eine zweite Verzögerungsschaltung zum Erzeugen des dritten Zeitsteuersignals in Abhängigkeit einer Interrupt-Anforderung, die von den peripheren Schaltungen an die CPU gelangt, und zum Verzögern des dritten Zeitsteuersignals um eine vorbestimmte Zeitspanne, um dadurch das vierte Zeitsteuersignal zu erzeugen; und
eine Einrichtung zum Rückspeichern der Daten aus dem Speicher in die CPU, ansprechend auf das Einstellen des RESET-Signals in den inaktiven Zustand.

7. Rechner nach Anspruch 6, bei dem die peripheren Schaltungen einen Zeitgeber enthalten, der periodisch mit einer ersten Zykluszeit eine Interrupt-Anforderung an die CPU gibt.

8. Rechner nach Anspruch 7, gekennzeichnet durch eine Einrichtung zum Ändern der Zykluszeit der von dem Zeitgeber ausgegebenen Interrupt-Anforderung von der ersten Zykluszeit in eine zweite Zykluszeit, die länger ist als die erste Zykluszeit, ansprechend auf das Retten der Daten.

9. Tragbarer Rechner, mit einer CPU, die mit einer Geschwindigkeit ent sprechend einem extern zugeführten Takt arbeitet, umfassend:
eine spannungsgesteuerten Oszillator mit einer Schwingungsfrequenz, die nach Maßgabe einer Steuerspannung variiert wird; und
eine Spannungssteuereinrichtung zum Erhöhen/Verringern des Werts der dem spannungsgesteuerten Oszillator zugeführten Steuerspannung in Abhängigkeit einer Takt umschaltanforderung seitens der CPU,
wobei ein Schwingungsausgangssignal des spannungsgesteuerten Oszillators der CPU als der Takt zugeführt wird.

10. Rechner nach Anspruch 9, bei dem das Schwingungsausgangssignal des spannungsgesteuerten Oszillators über eine Gegenkopplung der Spannungssteuereinrichtung zugeführt wird, so daß eine Phasenregelschleife durch den spannungsgesteuerten Oszillator und die Spannungssteuereinrichtung gebildet wird.

11. Tragbarer Rechner, mit einer CPU, in der eine Normalbetriebsart und eine Betriebsart für niedrige Leistungsaufnahme einstellbar sind, umfassend:
eine erste Zeitsteuereinrichtung zum periodischen Erzeugen einer Interruptan forderung mit einer ersten Zykluszeit;
eine zweite Zeitsteuereinrichtung zum periodischen Erzeugen einer Interrupt- Anforderung mit einer zweiten Zykluszeit, die länger ist als die erste Zykluszeit;
eine Einrichtung zum Erzeugen eines Zeitgeber-Interrupt-Signals für das Umschalten der Betriebsart der CPU von der Betriebsart für geringe Leistungsaufnahme auf die Normal betriebsart in Abhängigkeit der Interruptanforderung seitens der ersten oder der zweiten Zeitsteuereinrichtung; und
eine Interrupt-Maskiereinrichtung zum selektiven Maskieren der Interruptanfor derung seitens der ersten Zeitgebereinrichtung nach Maßgabe der Betriebsart für geringe Leistungsaufnahme oder der Normalbetriebsart der CPU, derart, daß die Interruptanforde rung seitens der ersten Zeitsteuereinrichtung gesperrt und die Interruptanforderung seitens der zweiten Zeitgebereinrichtung zugelassen wird, wenn die CPU in der Betriebsart für ge ringe Leistungsaufnahme arbeitet.