JPS61182123A - スタンバイ機能を有する半導体論理回路 - Google Patents
スタンバイ機能を有する半導体論理回路Info
- Publication number
- JPS61182123A JPS61182123A JP60021105A JP2110585A JPS61182123A JP S61182123 A JPS61182123 A JP S61182123A JP 60021105 A JP60021105 A JP 60021105A JP 2110585 A JP2110585 A JP 2110585A JP S61182123 A JPS61182123 A JP S61182123A
- Authority
- JP
- Japan
- Prior art keywords
- information
- stand
- standby
- function
- mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Sources (AREA)
- Direct Current Feeding And Distribution (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体論理回路、特に消費電力の削減を目的
とするスタンバイ機能を有する半導体論理回路に関する
。
とするスタンバイ機能を有する半導体論理回路に関する
。
従来、論理大規模集積回路、特に０ＭＯ８ｆｉｔ埋回路
では、機能動作時以外は消費電力を極力削減する目的で
、スタンバイ・モードと呼ばれる機能を有してｈる。
では、機能動作時以外は消費電力を極力削減する目的で
、スタンバイ・モードと呼ばれる機能を有してｈる。
高密度の論理大規模集積回路を実現させる几めには、ダ
イナミック方式が有効であるが、前記スタンバイモード
の場合にはクロック停止時に各ハードウェアの状態を保
持するためにはスタティック回路構成が必要になる。
イナミック方式が有効であるが、前記スタンバイモード
の場合にはクロック停止時に各ハードウェアの状態を保
持するためにはスタティック回路構成が必要になる。
ま几、処理として、回路全体の状態をスタンバイ時に保
存する必要がなく、元の状態に復帰するに必要なだけの
情報のみ保存すればよい場合が多い。
存する必要がなく、元の状態に復帰するに必要なだけの
情報のみ保存すればよい場合が多い。
本発明の目的は、上記の事情に鑑み、特別にスタティッ
ク回路構成にせず、また回路全体の状態でなく、復帰す
るに必要な情報のみを保存するようなスタンバイ機能を
有する半導体論理回路を提供することにある。
ク回路構成にせず、また回路全体の状態でなく、復帰す
るに必要な情報のみを保存するようなスタンバイ機能を
有する半導体論理回路を提供することにある。
本発明の半導体論理回路は、スタンバイ要求発生時に、
スタンバイ終了時に元の状態に復帰するに必要な情報全
退避させる制御手段と、前記情報を保持しておく手段と
、スタンバイ終了時に、前記の保持されている情報を復
帰させる制御手段とを有している。
スタンバイ終了時に元の状態に復帰するに必要な情報全
退避させる制御手段と、前記情報を保持しておく手段と
、スタンバイ終了時に、前記の保持されている情報を復
帰させる制御手段とを有している。
後述の実施例で説明するが、スタンバイ時には、論理演
算部の必要な情報のみを記憶部のスタティックＲＡＭ
に転送しておき、スタンバイ終了時に前記情報を復帰さ
せることで、簡単に元の状態に復帰できる。半導体論理
回路自体をスタティック回路構成にする必要はない。
算部の必要な情報のみを記憶部のスタティックＲＡＭ
に転送しておき、スタンバイ終了時に前記情報を復帰さ
せることで、簡単に元の状態に復帰できる。半導体論理
回路自体をスタティック回路構成にする必要はない。
以下、図面を参照して本発明の詳細な説明する。
第１図は一実施例のブロック図で、１が論理演算部で、
２がデータバスを介して連結するスタティックＲＡＭで
ある。論理演算部１はＲＯＭ３゜制御部４．フラグ５．
レジスタ６、ＡＬｔ１７ ｊりなる。本発明の制御手
段、すなわちスタンバイ要求発生時に必要情報を退避さ
せる手段とスタンバイ終了時に前記情報を復帰させる手
段とは、順序制御情報としてＲＯＭＡ内にマイクロプロ
グラム３１として書きこんでおく。ま友記憶部のスタテ
ィックＲＡＭＺ内には前記必要情報を保存するスタック
エリア２１ヲ設けている。
２がデータバスを介して連結するスタティックＲＡＭで
ある。論理演算部１はＲＯＭ３゜制御部４．フラグ５．
レジスタ６、ＡＬｔ１７ ｊりなる。本発明の制御手
段、すなわちスタンバイ要求発生時に必要情報を退避さ
せる手段とスタンバイ終了時に前記情報を復帰させる手
段とは、順序制御情報としてＲＯＭＡ内にマイクロプロ
グラム３１として書きこんでおく。ま友記憶部のスタテ
ィックＲＡＭＺ内には前記必要情報を保存するスタック
エリア２１ヲ設けている。
本発明において、スタンバイ要求があると、論理演算部
１０制御部１はマイクロプログラム３１により駆動され
、７ラグ５．レジスタ６、人ＬＵ７などの情報をデータ
バス全弁してスタックエリア２１に退避し、スタンバイ
終了時にはもとに復帰させる。本実施例のスタンバイ要
求に対する動作は、従来のマイクロプログラムで制御さ
れる割込み処理機能と全く同様に行なわれる。
１０制御部１はマイクロプログラム３１により駆動され
、７ラグ５．レジスタ６、人ＬＵ７などの情報をデータ
バス全弁してスタックエリア２１に退避し、スタンバイ
終了時にはもとに復帰させる。本実施例のスタンバイ要
求に対する動作は、従来のマイクロプログラムで制御さ
れる割込み処理機能と全く同様に行なわれる。
本実施例では順序制御情報を書きこむマイクロプログラ
ム３１ヲユーザーに開放し、制御手順全自由に記述可能
にすることもできる。これによって、ユーザーのシステ
ムごとに効率の良いプログラムを組むことが可能になる
。
ム３１ヲユーザーに開放し、制御手順全自由に記述可能
にすることもできる。これによって、ユーザーのシステ
ムごとに効率の良いプログラムを組むことが可能になる
。
次に別の実施例を第２図に示す。この実施例では、ＲＯ
Ｍ５に順序制御情報を命令群３２として書きこんでおく
。制御部４はスタンバイ要求があると、ＲＯＭ３から命
令群３２ヲ読みだし、命令をデコードし、必要とするフ
ラグ５．レジスタ６、ＡＬｔ１７などの情報をスタック
エリア２１に退避させる。復帰も前実施例と同じである
。
Ｍ５に順序制御情報を命令群３２として書きこんでおく
。制御部４はスタンバイ要求があると、ＲＯＭ３から命
令群３２ヲ読みだし、命令をデコードし、必要とするフ
ラグ５．レジスタ６、ＡＬｔ１７などの情報をスタック
エリア２１に退避させる。復帰も前実施例と同じである
。
命令群３２の記述は、半導体装置の設計者、ユーザーの
どちらでもなしうるようにすれば、自由な手順でスタン
バイモードをきめることができる。
どちらでもなしうるようにすれば、自由な手順でスタン
バイモードをきめることができる。
ま几、論理演算部１にマイクロプログラムで直接に制御
されていないハードウェアがあっても、簡単な回路を追
加することでそのハードウェアについても本発明のスタ
ンバイ機能を実現できる。
されていないハードウェアがあっても、簡単な回路を追
加することでそのハードウェアについても本発明のスタ
ンバイ機能を実現できる。
以上、詳しく説明したように、本発明の半導体論理回路
は、論理演算部として、クロック停止時に各ハードウェ
アの状態を保持する之めに特にスタティック回路構成に
する必要がない。
は、論理演算部として、クロック停止時に各ハードウェ
アの状態を保持する之めに特にスタティック回路構成に
する必要がない。
したがって、高集積度のダイナミック方式の構成とする
ことで、論理演算部を面積最小の集積回路として実現す
ることができ、しかもスタンバイ機能をもつことができ
る。また、設計者・ユーザーが自由にスタンバイの手順
をきめることも可能であるから、システムごとに最適の
スタンバイ機能をもたせることができる。
ことで、論理演算部を面積最小の集積回路として実現す
ることができ、しかもスタンバイ機能をもつことができ
る。また、設計者・ユーザーが自由にスタンバイの手順
をきめることも可能であるから、システムごとに最適の
スタンバイ機能をもたせることができる。
図面は本発明の実施例を示すブロック図で、第１図は制
御手段をマイクロプログラムとして、第２図は命令群と
してそれぞれＲＯＭは格納しておく場合を示す。 １・・・論理演算部、 ２・・・スタティックＲ
ＡＭ１３・−・ＲＯＭ、 ４°°°制御部
−５・・・フラグ、 ６・・・レジスタ、
７・・・ＡＬυ、２１・・・スタックエリア、３１・・
・マイクロプログラム、 ３２・・・命令群。
御手段をマイクロプログラムとして、第２図は命令群と
してそれぞれＲＯＭは格納しておく場合を示す。 １・・・論理演算部、 ２・・・スタティックＲ
ＡＭ１３・−・ＲＯＭ、 ４°°°制御部
−５・・・フラグ、 ６・・・レジスタ、
７・・・ＡＬυ、２１・・・スタックエリア、３１・・
・マイクロプログラム、 ３２・・・命令群。
Claims (1)
- 論理演算部と記憶部とからなる半導体論理回路において
、スタンバイ要求発生時に、スタンバイ終了時に元の状
態に復帰するに必要な情報を退避させる制御手段と、前
記情報を保持しておく手段と、スタンバイ終了時に、前
記の保持されている情報を復帰させる制御手段とを有す
ることを特徴とするスタンバイ機能を有する半導体論理
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60021105A JPS61182123A (ja) | 1985-02-06 | 1985-02-06 | スタンバイ機能を有する半導体論理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60021105A JPS61182123A (ja) | 1985-02-06 | 1985-02-06 | スタンバイ機能を有する半導体論理回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61182123A true JPS61182123A (ja) | 1986-08-14 |
Family
ID=12045592
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60021105A Pending JPS61182123A (ja) | 1985-02-06 | 1985-02-06 | スタンバイ機能を有する半導体論理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61182123A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1993006543A1 (en) * | 1991-09-27 | 1993-04-01 | Kabushiki Kaisha Toshiba | Portable computer having function of switching over cpu clock |
| US6535985B1 (en) | 1990-03-23 | 2003-03-18 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
| US6782483B2 (en) | 1990-03-23 | 2004-08-24 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
| JP2008070934A (ja) * | 2006-09-12 | 2008-03-27 | Matsushita Electric Ind Co Ltd | マイクロコントローラおよびその関連技術 |
-
1985
- 1985-02-06 JP JP60021105A patent/JPS61182123A/ja active Pending
Cited By (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7006181B2 (en) | 1990-03-23 | 2006-02-28 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
| US7548235B2 (en) | 1990-03-23 | 2009-06-16 | Panasonic Corporation | Data processing apparatus |
| US6782483B2 (en) | 1990-03-23 | 2004-08-24 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
| US6792552B2 (en) | 1990-03-23 | 2004-09-14 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
| US6795929B2 (en) | 1990-03-23 | 2004-09-21 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
| US6804791B2 (en) | 1990-03-23 | 2004-10-12 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
| US6839855B2 (en) | 1990-03-23 | 2005-01-04 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
| US6882389B2 (en) | 1990-03-23 | 2005-04-19 | Matsushita Electric Industrial Co., Ltd. | Transflective LCD device with different transmission parts each having a particular transmittance |
| US6909483B2 (en) | 1990-03-23 | 2005-06-21 | Matsushita Electric Industrial Co., Ltd. | Transflective LCD device with different transmission parts each having a particular transmittance |
| US6941481B2 (en) | 1990-03-23 | 2005-09-06 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
| US6952787B2 (en) | 1990-03-23 | 2005-10-04 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
| US6952248B2 (en) | 1990-03-23 | 2005-10-04 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
| US6971037B2 (en) | 1990-03-23 | 2005-11-29 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
| US6535985B1 (en) | 1990-03-23 | 2003-03-18 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
| US7080272B2 (en) | 1990-03-23 | 2006-07-18 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
| US7024572B2 (en) | 1990-03-23 | 2006-04-04 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
| US7062667B2 (en) | 1990-03-23 | 2006-06-13 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
| US7073084B2 (en) | 1990-03-23 | 2006-07-04 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
| US7821489B2 (en) | 1990-03-23 | 2010-10-26 | Panasonic Corporation | Data processing apparatus |
| US7079108B2 (en) | 1990-03-23 | 2006-07-18 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
| US7120809B2 (en) | 1990-03-23 | 2006-10-10 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
| US7213162B2 (en) | 1990-03-23 | 2007-05-01 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
| US6990595B2 (en) | 1990-03-23 | 2006-01-24 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
| US7432921B2 (en) | 1990-03-23 | 2008-10-07 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
| US7464281B2 (en) | 1990-03-23 | 2008-12-09 | Panasonic Corporation | Data processing apparatus |
| WO1993006543A1 (en) * | 1991-09-27 | 1993-04-01 | Kabushiki Kaisha Toshiba | Portable computer having function of switching over cpu clock |
| JP2008070934A (ja) * | 2006-09-12 | 2008-03-27 | Matsushita Electric Ind Co Ltd | マイクロコントローラおよびその関連技術 |
| US7930575B2 (en) | 2006-09-12 | 2011-04-19 | Panasonic Corporation | Microcontroller for controlling power shutdown process |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5515539A (en) | Apparatus and method for reducing power consumption by peripheral devices after downloading a program therefrom | |
| US20070006002A1 (en) | Information processing apparatus with central processing unit and main memory having power saving mode, and power saving controlling method | |
| US5163143A (en) | Enhanced locked bus cycle control in a cache memory computer system | |
| US5659763A (en) | Apparatus and method for reducing power consumption by peripheral devices by controlling the interconnection of power supplies | |
| JPS61182123A (ja) | スタンバイ機能を有する半導体論理回路 | |
| KR950009271B1 (ko) | 정보처리시스템 | |
| JP2000242473A (ja) | コンピュータ | |
| JPH117344A (ja) | 省電力パソコン | |
| JPH11282685A (ja) | 情報処理装置 | |
| JPS59231666A (ja) | マイクロプロセツサ周辺素子 | |
| JPS62168497A (ja) | 交換処理プログラムにおけるデ−タベ−ス処理方式 | |
| EP0425843A2 (en) | Enhanced locked bus cycle control in a cache memory computer system | |
| JPH08255034A (ja) | 低消費電力型データ処理装置 | |
| JPH1020959A (ja) | 低消費電力マイクロプロセッサ | |
| JPS6381537A (ja) | コンピユ−タシステム | |
| JPH0876876A (ja) | マイクロプロセッサのクロック供給制御回路 | |
| EP0369407A2 (en) | Central processing unit for data processor having emulation function | |
| JP2839631B2 (ja) | パーソナルコンピュータシステムおよびその構成変更方法 | |
| JPH06103154A (ja) | 共有メモリ制御装置 | |
| JPH07110772A (ja) | データ処理装置 | |
| JPH04296954A (ja) | メモリシステム | |
| JPS62194545A (ja) | デ−タフロ−型計算機のプログラム書換装置 | |
| JPS5875250A (ja) | デジタル情報処理装置 | |
| JPH01279353A (ja) | 拡張ボード初期設定方式 | |
| JPS61184644A (ja) | 仮想計算機システム制御方式 |