JP2835224B2 - クロック切り替え制御装置 - Google Patents
クロック切り替え制御装置Info
- Publication number
- JP2835224B2 JP2835224B2 JP3278635A JP27863591A JP2835224B2 JP 2835224 B2 JP2835224 B2 JP 2835224B2 JP 3278635 A JP3278635 A JP 3278635A JP 27863591 A JP27863591 A JP 27863591A JP 2835224 B2 JP2835224 B2 JP 2835224B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- cpu
- voltage
- switching
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】この発明はデータ処理装置のクロ
ック切替え方式に関し、特にポータブルコンピュータに
おけるＣＰＵへのクロック切替え方式に関する。
ック切替え方式に関し、特にポータブルコンピュータに
おけるＣＰＵへのクロック切替え方式に関する。
【０００２】
【従来の技術】近年、携行が容易でバッテリにより動作
可能なラップトップタイプのポータブルコンピュータが
種々開発されている。この種のポータブルコンピュータ
に於いては、無駄な消費電力を低減するために、所定の
条件下においてはＣＰＵの動作速度を自動的に低下させ
るスリープモード機能が設けられている。
可能なラップトップタイプのポータブルコンピュータが
種々開発されている。この種のポータブルコンピュータ
に於いては、無駄な消費電力を低減するために、所定の
条件下においてはＣＰＵの動作速度を自動的に低下させ
るスリープモード機能が設けられている。
【０００３】このスリープモード機能は、例えば、一定
時間の間オペレータによるキーボード操作が実行されな
かった場合に、ＣＰＵを低周波数の動作クロックによっ
て駆動させるものである。
時間の間オペレータによるキーボード操作が実行されな
かった場合に、ＣＰＵを低周波数の動作クロックによっ
て駆動させるものである。
【０００４】このようなスリープモード機能は、特にバ
ッテリ駆動タイプのポータプルコンピュータに有効に利
用されている。
ッテリ駆動タイプのポータプルコンピュータに有効に利
用されている。
【０００５】しかしながら、このようにＣＰＵの動作ク
ロックを切り替える従来のスリープモード機能は、すべ
ての種類のＣＰＵに対して適用できるものではない。な
ぜなら、ＣＰＵを構成するマイクロプロセッサのシステ
ム構成によっては、クロック切替えにより、ＣＰＵ内で
の誤動作が引き起こされる場合があるからである。
ロックを切り替える従来のスリープモード機能は、すべ
ての種類のＣＰＵに対して適用できるものではない。な
ぜなら、ＣＰＵを構成するマイクロプロセッサのシステ
ム構成によっては、クロック切替えにより、ＣＰＵ内で
の誤動作が引き起こされる場合があるからである。
【０００６】特に、米インテル社により開発され製造販
売されているマイクロプロセッサ（ｉ８０４８６）や、
インモス社により開発され製造販売されているマイクロ
プロセッサ（トランスピュータ）のように、外部から供
給される外部クロックよりも速いクロックで動作するマ
イクロプロセッサをＣＰＵとして使用する場合について
は、クロックの切り替えによって誤動作が引き起こされ
る危険が高い。これは、次のような理由によるものであ
る。
売されているマイクロプロセッサ（ｉ８０４８６）や、
インモス社により開発され製造販売されているマイクロ
プロセッサ（トランスピュータ）のように、外部から供
給される外部クロックよりも速いクロックで動作するマ
イクロプロセッサをＣＰＵとして使用する場合について
は、クロックの切り替えによって誤動作が引き起こされ
る危険が高い。これは、次のような理由によるものであ
る。
【０００７】すなわち、このようなプロセッサは、ＰＬ
Ｌ回路を含む内部発振器を持ち、外部から供給されるク
ロックにＰＬＬ回路を同期させ、そのＰＬＬ回路で内部
的に速いクロックを発生させてそれを利用して高速動作
を実現している。このため、このようなマイクロプロセ
ッサが正常に動作するためには、外部から供給されるク
ロックの位相が確定していることが必要とされる。さも
ないと、ＰＬＬ回路の同期動作に異常が来たされるから
である。
Ｌ回路を含む内部発振器を持ち、外部から供給されるク
ロックにＰＬＬ回路を同期させ、そのＰＬＬ回路で内部
的に速いクロックを発生させてそれを利用して高速動作
を実現している。このため、このようなマイクロプロセ
ッサが正常に動作するためには、外部から供給されるク
ロックの位相が確定していることが必要とされる。さも
ないと、ＰＬＬ回路の同期動作に異常が来たされるから
である。
【０００８】したがって、もし、このように内部発振器
を持つＣＰＵに対して従来のスリープモード機能をその
まま適用すると、高速クロックから低速クロックへのク
ロック切り替え時におけるクロック位相の不連続によっ
て、ＣＰＵの動作が保証されなくなるという不具合が生
じる。
を持つＣＰＵに対して従来のスリープモード機能をその
まま適用すると、高速クロックから低速クロックへのク
ロック切り替え時におけるクロック位相の不連続によっ
て、ＣＰＵの動作が保証されなくなるという不具合が生
じる。
【０００９】また、クロック切り替えはこのようなスリ
ープモードによる省電力化の目的のみならず、コンピュ
ータシステムの互換性確保の目的でも利用されている。
ープモードによる省電力化の目的のみならず、コンピュ
ータシステムの互換性確保の目的でも利用されている。
【００１０】すなわち、遅いクロックで動作するように
構成されたアプリケーションソフトやハードウェアオプ
ション類は、高速クロックで動作するＣＰＵの下では利
用できない事がある。この場合、通常時はＣＰＵを高速
クロックで動作させ、これら特定のアリケーションソフ
トやハードウェアオプション類を使用する場合だけ、Ｃ
ＰＵを低速クロックで動作させるといった利用形態が必
要となる。
構成されたアプリケーションソフトやハードウェアオプ
ション類は、高速クロックで動作するＣＰＵの下では利
用できない事がある。この場合、通常時はＣＰＵを高速
クロックで動作させ、これら特定のアリケーションソフ
トやハードウェアオプション類を使用する場合だけ、Ｃ
ＰＵを低速クロックで動作させるといった利用形態が必
要となる。
【００１１】しかしながら、このように互換性確保を目
的としたクロック切替えについても、前述したスリープ
モードの場合のクロック切替えと同様に、内部発振器を
持つＣＰＵに適用した場合にはＣＰＵの動作が保証され
なくなるという不具合が生じる。
的としたクロック切替えについても、前述したスリープ
モードの場合のクロック切替えと同様に、内部発振器を
持つＣＰＵに適用した場合にはＣＰＵの動作が保証され
なくなるという不具合が生じる。
【００１２】
【発明が解決しようとする課題】従来では、クロック切
替えによってＣＰＵの誤動作が引き起こされる場合があ
り、ＣＰＵの動作を保証できないという欠点があった。
替えによってＣＰＵの誤動作が引き起こされる場合があ
り、ＣＰＵの動作を保証できないという欠点があった。
【００１３】この発明はこのような点に鑑みてなされた
もので、ＣＰＵの動作を保証した状態でそのＣＰＵのク
ロックを切り替えられるようにし、消費電力の低減およ
び互換性確保の実現に適したクロック切替え方式を提供
することを目的とする。
もので、ＣＰＵの動作を保証した状態でそのＣＰＵのク
ロックを切り替えられるようにし、消費電力の低減およ
び互換性確保の実現に適したクロック切替え方式を提供
することを目的とする。
【００１４】
【課題を解決するための手段および作用】この発明は、
外部から供給される外部動作クロックにＰＬＬ回路を同
期させ、そのＰＬＬ回路で発生された外部クロックより
も高速の内部動作クロックに応じた動作速度で動作する
ＣＰＵを有するデータ処理装置に適用されるクロック切
り替え制御装置において、制御電圧に応じて発振周波数
が可変設定され、その発振出力を外部動作クロックとし
て前記ＣＰＵに供給する電圧制御発振器と、前記ＣＰＵ
からの外部動作クロックの切り替え要求に応じて前記制
御電圧の値を上昇または下降させる電圧制御手段とを具
備し、前記電圧制御手段は、前記ＣＰＵからの外部動作
クロックの切り替え指示を認識するデコーダと、このデ
コーダにより認識された外部動作クロックの切り替え指
示のタイミングに応じて、前記ＣＰＵからの外部動作ク
ロックの切り替え指示の値をラッチするラッチ回路と、
このラッチ回路からの出力信号を積分し、その積分出力
を前記電圧制御発振器に制御電圧として出力する積分回
路とを含み、前記電圧制御発振器から前記ＣＰＵに供給
される外部クロックの周波数および位相を連続的に変化
させることによって前記ＣＰＵの外部動作クロックを第
１周波数から第２周波数に切り替えることを特徴とす
る。
外部から供給される外部動作クロックにＰＬＬ回路を同
期させ、そのＰＬＬ回路で発生された外部クロックより
も高速の内部動作クロックに応じた動作速度で動作する
ＣＰＵを有するデータ処理装置に適用されるクロック切
り替え制御装置において、制御電圧に応じて発振周波数
が可変設定され、その発振出力を外部動作クロックとし
て前記ＣＰＵに供給する電圧制御発振器と、前記ＣＰＵ
からの外部動作クロックの切り替え要求に応じて前記制
御電圧の値を上昇または下降させる電圧制御手段とを具
備し、前記電圧制御手段は、前記ＣＰＵからの外部動作
クロックの切り替え指示を認識するデコーダと、このデ
コーダにより認識された外部動作クロックの切り替え指
示のタイミングに応じて、前記ＣＰＵからの外部動作ク
ロックの切り替え指示の値をラッチするラッチ回路と、
このラッチ回路からの出力信号を積分し、その積分出力
を前記電圧制御発振器に制御電圧として出力する積分回
路とを含み、前記電圧制御発振器から前記ＣＰＵに供給
される外部クロックの周波数および位相を連続的に変化
させることによって前記ＣＰＵの外部動作クロックを第
１周波数から第２周波数に切り替えることを特徴とす
る。
【００１５】このクロック切り替え制御装置において
は、積分回路の時定数を利用して制御電圧を徐々に上昇
または減少させることによって、電圧制御発振器からＣ
ＰＵに供給される外部クロックの周波数および位相を連
続して滑らかに変化させ、これにより位相ずれによる問
題を引き起こすことなく外部クロックの周波数を第１周
波数から第２周波数に切り替えている。
は、積分回路の時定数を利用して制御電圧を徐々に上昇
または減少させることによって、電圧制御発振器からＣ
ＰＵに供給される外部クロックの周波数および位相を連
続して滑らかに変化させ、これにより位相ずれによる問
題を引き起こすことなく外部クロックの周波数を第１周
波数から第２周波数に切り替えている。
【００１６】このため、動作クロックが高速クロックか
ら低速クロックに切り替わる時における位相の不連続等
の問題が解消され、ＣＰＵの動作を保証することができ
る。したがって、ＣＰＵの動作を保証した状態でそのＣ
ＰＵのクロックを切り替えられるようになり、データ処
理装置の消費電力の低減および互換性の確保を実現でき
る。
ら低速クロックに切り替わる時における位相の不連続等
の問題が解消され、ＣＰＵの動作を保証することができ
る。したがって、ＣＰＵの動作を保証した状態でそのＣ
ＰＵのクロックを切り替えられるようになり、データ処
理装置の消費電力の低減および互換性の確保を実現でき
る。
【００１７】
【実施例】以下、図面を参照してこの発明の実施例を説
明する。
明する。
【００１８】図１には、この発明の一実施例に係わるＣ
ＰＵのクロック切替え方式を実現するための構成が示さ
れている。この構成は、ラップトップタイプポータブル
コンピュータに適用されるものであり、図示のように、
ＣＰＵ１１、電圧切替え回路１２、および電圧制御発振
機（ＶＣＯ）１３を備えている。
ＰＵのクロック切替え方式を実現するための構成が示さ
れている。この構成は、ラップトップタイプポータブル
コンピュータに適用されるものであり、図示のように、
ＣＰＵ１１、電圧切替え回路１２、および電圧制御発振
機（ＶＣＯ）１３を備えている。
【００１９】ＣＰＵ１１はこのラップトップタイプポー
タブルコンピュータのこのシステム全体の制御を司るも
のであり、システムバス１０を介して図示しない各コン
ポーネント（ＲＡＭ、ＲＯＭ、キーボードコントロー
ラ、ディスプレイコントローラ、ディスクコントローラ
等）を制御する。また、ＣＰＵ１１は、システムバス１
０を介して電圧切替え回路１２にも接続されている。
タブルコンピュータのこのシステム全体の制御を司るも
のであり、システムバス１０を介して図示しない各コン
ポーネント（ＲＡＭ、ＲＯＭ、キーボードコントロー
ラ、ディスプレイコントローラ、ディスクコントローラ
等）を制御する。また、ＣＰＵ１１は、システムバス１
０を介して電圧切替え回路１２にも接続されている。
【００２０】このＣＰＵ１１は、例えば前述のマイクロ
プロセッサ（ｉ８０４８６）のように内部的に高速クロ
ックを生成して動作するために、内部発振器１１１を備
えている。すなわち、このＣＰＵ１１は、電圧制御発振
器（ＶＣＯ）１３から供給されるクロックＣＬＫの数倍
のクロックを内部発振器１１１によって内部的に生成
し、それを利用して高速動作する構成である。
プロセッサ（ｉ８０４８６）のように内部的に高速クロ
ックを生成して動作するために、内部発振器１１１を備
えている。すなわち、このＣＰＵ１１は、電圧制御発振
器（ＶＣＯ）１３から供給されるクロックＣＬＫの数倍
のクロックを内部発振器１１１によって内部的に生成
し、それを利用して高速動作する構成である。
【００２１】ＣＰＵ１１は、電圧切替え回路１２に対し
て動作クロックの切替え要求を発行する。このクロック
切替え要求は、例えば、ＣＰＵ１１が高速クロックで動
作する通常モードから低速クロックで動作するスリープ
モードに移行する時や、そのスリープモードから復帰す
るときに発行される。
て動作クロックの切替え要求を発行する。このクロック
切替え要求は、例えば、ＣＰＵ１１が高速クロックで動
作する通常モードから低速クロックで動作するスリープ
モードに移行する時や、そのスリープモードから復帰す
るときに発行される。
【００２２】すなわち、ＣＰＵ１１は、実行中のアプリ
ケーションプログラムによってコールされるＢＩＯＳ
（Ｂasic Ｉnput Ｏutput Ｓystem)プログラムの実行
により、スリープモード設定条件の設立の有無を判断
し、条件成立時には、高速クロックから低速クロックへ
のクロック切替えを指示する。スリープモード設定条件
は、例えば、一定期間以上オペレータによるキー入力操
作が行なわれなかった場合等、ＣＰＵ１１が待ち状態に
ある時に成立する。
ケーションプログラムによってコールされるＢＩＯＳ
（Ｂasic Ｉnput Ｏutput Ｓystem)プログラムの実行
により、スリープモード設定条件の設立の有無を判断
し、条件成立時には、高速クロックから低速クロックへ
のクロック切替えを指示する。スリープモード設定条件
は、例えば、一定期間以上オペレータによるキー入力操
作が行なわれなかった場合等、ＣＰＵ１１が待ち状態に
ある時に成立する。
【００２３】また、低速クロックで動作しているスリー
プモード期間中に、キー入力割り込みやタイマ割り込み
等のハードウェア割り込みが発生すると、ＣＰＵ１１
は、スリープモードから復帰するために低速クロックか
ら高速クロックへのクロック切替えを指示する。
プモード期間中に、キー入力割り込みやタイマ割り込み
等のハードウェア割り込みが発生すると、ＣＰＵ１１
は、スリープモードから復帰するために低速クロックか
ら高速クロックへのクロック切替えを指示する。
【００２４】クロック切替えの指示は、この様にスリー
プモード機能を実行場合だけでなく、例えば、低速動作
するように構成されたアプリケーションソフトやハード
ウェアオプション類を使用する場合にも行われる。この
場合は、オペレータのキー入力操作等によってクロック
切り替え要求が入力され、それに応じてＣＰＵ１１から
電圧切替え回路１２にクロック切替え指示が発行され
る。
プモード機能を実行場合だけでなく、例えば、低速動作
するように構成されたアプリケーションソフトやハード
ウェアオプション類を使用する場合にも行われる。この
場合は、オペレータのキー入力操作等によってクロック
切り替え要求が入力され、それに応じてＣＰＵ１１から
電圧切替え回路１２にクロック切替え指示が発行され
る。
【００２５】電圧切替え回路１２は、ＣＰＵ１１からの
クロック切替え指示に応じて、電圧制御発振器（ＶＣ
Ｏ）１３に供給する制御電圧を変化させる。この場合、
電圧切替え回路１２は、電圧制御発振器（ＶＣＯ）１３
の発振周波数が連続的に変化するように制御電圧を徐々
に上昇または下降させる。この電圧切替え回路１２の具
体的構成については、図３乃至図５を参照して後述す
る。
クロック切替え指示に応じて、電圧制御発振器（ＶＣ
Ｏ）１３に供給する制御電圧を変化させる。この場合、
電圧切替え回路１２は、電圧制御発振器（ＶＣＯ）１３
の発振周波数が連続的に変化するように制御電圧を徐々
に上昇または下降させる。この電圧切替え回路１２の具
体的構成については、図３乃至図５を参照して後述す
る。
【００２６】電圧制御発振器（ＶＣＯ）１３は、電圧切
替え回路１２からの制御電圧の値に応じて発振周波数が
可変設定される構成のものであり、その発振出力はＣＰ
Ｕ１１に対してその動作クロックＣＬＫとして供給され
る。
替え回路１２からの制御電圧の値に応じて発振周波数が
可変設定される構成のものであり、その発振出力はＣＰ
Ｕ１１に対してその動作クロックＣＬＫとして供給され
る。
【００２７】図２には、電圧切替え回路１２から発生さ
れる制御電圧に対するクロックＣＬＫの変化特性が示さ
れている。この例では、制御電圧が高くなるほど発振周
波数が低くなるように電圧制御発振器（ＶＣＯ）１３が
構成されている場合を想定している。
れる制御電圧に対するクロックＣＬＫの変化特性が示さ
れている。この例では、制御電圧が高くなるほど発振周
波数が低くなるように電圧制御発振器（ＶＣＯ）１３が
構成されている場合を想定している。
【００２８】ＣＰＵ１１の動作クロックを高速クロック
から低速クロッマに切替える場合、制御電圧は、初め
は、ある一定の低い値で安定している。この期間（Ａ）
においては、電圧制御発振器（ＶＣＯ）１３は、高速の
クロックＣＬＫを発生している。
から低速クロッマに切替える場合、制御電圧は、初め
は、ある一定の低い値で安定している。この期間（Ａ）
においては、電圧制御発振器（ＶＣＯ）１３は、高速の
クロックＣＬＫを発生している。
【００２９】この状態で、制御電圧は徐々に上昇される
と、これに伴ってクロックＣＬＫの周波数は徐々に低下
され、クロック周期が連続的に長くなるように変化して
いく（期間Ｂ）。そして、最後に、制御電圧がある一定
の高い電圧で安定されると、以降、電圧制御発振器（Ｖ
ＣＯ）１３から出力されるクロックＣＬＫも低周波数に
安定され、ＣＰＵ１１には低速クロックが供給される
（期間Ｃ）。
と、これに伴ってクロックＣＬＫの周波数は徐々に低下
され、クロック周期が連続的に長くなるように変化して
いく（期間Ｂ）。そして、最後に、制御電圧がある一定
の高い電圧で安定されると、以降、電圧制御発振器（Ｖ
ＣＯ）１３から出力されるクロックＣＬＫも低周波数に
安定され、ＣＰＵ１１には低速クロックが供給される
（期間Ｃ）。
【００３０】ここで、重要なことは、期間（Ｂ）におい
ては、クロックＣＬＫの周波数および位相が連続的に変
化していることである。つまり、クロックＣＬＫは高速
クロックから低速クロックに急激に切り替わるのではな
く、高速クロックから低速クロックに滑らかに連続して
変化される。
ては、クロックＣＬＫの周波数および位相が連続的に変
化していることである。つまり、クロックＣＬＫは高速
クロックから低速クロックに急激に切り替わるのではな
く、高速クロックから低速クロックに滑らかに連続して
変化される。
【００３１】ＣＰＵ１１の動作クロックＣＬＫを低速ク
ロックから高速クロックに切替える場合も、同様にし
て、クロックＣＬＫの周波数および位相は連続的に変化
される。
ロックから高速クロックに切替える場合も、同様にし
て、クロックＣＬＫの周波数および位相は連続的に変化
される。
【００３２】図３には、電圧切り替え回路１２の第１の
具体的が示されている。
具体的が示されている。
【００３３】この電圧切り替え回路１２ａは、Ｄ／Ａ変
換器を利用して制御電圧を変化させる構成のものであ
り、図示のように、レジスタ１２１と、Ｄ／Ａ変換器１
２２とから構成されている。レジスタ１２１には、ＣＰ
Ｕ１１から発行されるクロック切替え指示データが格納
される。Ｄ／Ａ変換器１２２は、レジスタ１２１に格納
された指示データの値をデジタル値からアナログ値に変
換する。この場合、Ｄ／Ａ変換器１２２は、その応答特
性等により、デジタル値が変化してから徐々に出力アナ
ログ電圧が変化されるように構成されている。
換器を利用して制御電圧を変化させる構成のものであ
り、図示のように、レジスタ１２１と、Ｄ／Ａ変換器１
２２とから構成されている。レジスタ１２１には、ＣＰ
Ｕ１１から発行されるクロック切替え指示データが格納
される。Ｄ／Ａ変換器１２２は、レジスタ１２１に格納
された指示データの値をデジタル値からアナログ値に変
換する。この場合、Ｄ／Ａ変換器１２２は、その応答特
性等により、デジタル値が変化してから徐々に出力アナ
ログ電圧が変化されるように構成されている。
【００３４】図４には、電圧切り替え回路１２の第２の
具体的が示されている。
具体的が示されている。
【００３５】この電圧切り替え回路１２ｂは、時定数の
大きい積分回路を用いて制御電圧を変化させる構成のも
のであり、図示のように、デコーダ１２３、Ｄフリップ
フロップ１２４、および積分回路１２５によって構成さ
れている。
大きい積分回路を用いて制御電圧を変化させる構成のも
のであり、図示のように、デコーダ１２３、Ｄフリップ
フロップ１２４、および積分回路１２５によって構成さ
れている。
【００３６】この電圧切り替え回路１２ｂにおいては、
ＣＰＵ１１から発行される高速クロックから低速クロッ
クへのクロック切替え指示はデコーダ１２３で認識され
る。デコーダ１２３がクロック切替え指示を認識する
と、バス１０からの１ビットデータ“１”がＤフリップ
フロップ１２４でラッチされる。
ＣＰＵ１１から発行される高速クロックから低速クロッ
クへのクロック切替え指示はデコーダ１２３で認識され
る。デコーダ１２３がクロック切替え指示を認識する
と、バス１０からの１ビットデータ“１”がＤフリップ
フロップ１２４でラッチされる。
【００３７】Ｄフリップフロップ１２４は“Ｈ”レベル
のＱ出力を発生するが、積分回路１２５の時定数によっ
てそのＱ出力は“Ｌ”から“Ｈ”に徐々に上昇される。
のＱ出力を発生するが、積分回路１２５の時定数によっ
てそのＱ出力は“Ｌ”から“Ｈ”に徐々に上昇される。
【００３８】図５には、電圧切り替え回路１２の第３の
具体的が示されている。
具体的が示されている。
【００３９】この電圧切り替え回路１２ｃは、電圧制御
発振器（ＶＣＯ）１３の発振出力を帰還入力することに
より、時定数の大きいＰＬＬ回路を構成している。
発振器（ＶＣＯ）１３の発振出力を帰還入力することに
より、時定数の大きいＰＬＬ回路を構成している。
【００４０】すなわち、電圧切り替え回路１２ｃは、レ
ジスタ１２６、Ｄ／Ａ変換器１２７、電圧制御発振器
（ＶＣＯ）１２８、およびコンパレータ１２９を備えて
いる。レジスタ１２６には、ＣＰＵ１１から発行される
クロック切替え指示データが格納される。Ｄ／Ａ変換器
１２７は、レジスタ１２６に格納された指示データの値
をデジタル値からアナログ値に変換する。
ジスタ１２６、Ｄ／Ａ変換器１２７、電圧制御発振器
（ＶＣＯ）１２８、およびコンパレータ１２９を備えて
いる。レジスタ１２６には、ＣＰＵ１１から発行される
クロック切替え指示データが格納される。Ｄ／Ａ変換器
１２７は、レジスタ１２６に格納された指示データの値
をデジタル値からアナログ値に変換する。
【００４１】このアナログ出力は電圧制御発振器（ＶＣ
Ｏ）１２８にその制御電圧として入力される。電圧制御
発振器（ＶＣＯ）１２８の発振出力周波数は、アナログ
出力電圧の上昇に伴って低下される。電圧制御発振器
（ＶＣＯ）１２８の発振出力の周波数は、コンパレータ
１２９によって電圧制御発振器（ＶＣＯ）１３から帰還
入力されるクロックＣＬＫの周波数と比較される。
Ｏ）１２８にその制御電圧として入力される。電圧制御
発振器（ＶＣＯ）１２８の発振出力周波数は、アナログ
出力電圧の上昇に伴って低下される。電圧制御発振器
（ＶＣＯ）１２８の発振出力の周波数は、コンパレータ
１２９によって電圧制御発振器（ＶＣＯ）１３から帰還
入力されるクロックＣＬＫの周波数と比較される。
【００４２】コンパレータ１２９は、電圧制御発振器
（ＶＣＯ）１２８の発振出力と電圧制御発振器（ＶＣ
Ｏ）１３から帰還入力されるクロックＣＬＫの位相が一
致するように、電圧制御発振器（ＶＣＯ）１３への制御
電圧を変化させる。この位相同期ループ制御により、電
圧制御発振器（ＶＣＯ）１３から出力されるクロックＣ
ＬＫは、周波数および位相が連続した状態で高速クロッ
クから低速クロックに変化される。
（ＶＣＯ）１２８の発振出力と電圧制御発振器（ＶＣ
Ｏ）１３から帰還入力されるクロックＣＬＫの位相が一
致するように、電圧制御発振器（ＶＣＯ）１３への制御
電圧を変化させる。この位相同期ループ制御により、電
圧制御発振器（ＶＣＯ）１３から出力されるクロックＣ
ＬＫは、周波数および位相が連続した状態で高速クロッ
クから低速クロックに変化される。
【００４３】以上説明したように、この実施例のシステ
ムにおいては、電圧制御発振器（ＶＣＯ）１３の発振出
力がＣＰＵ１１の動作クロックＣＬＫとして使用されて
おり、その動作クロックＣＬＫは電圧制御発振器（ＶＣ
Ｏ）１３の発振周波数を可変設定することによって例え
ば高速クロックから低速クロックに切替えられる。
ムにおいては、電圧制御発振器（ＶＣＯ）１３の発振出
力がＣＰＵ１１の動作クロックＣＬＫとして使用されて
おり、その動作クロックＣＬＫは電圧制御発振器（ＶＣ
Ｏ）１３の発振周波数を可変設定することによって例え
ば高速クロックから低速クロックに切替えられる。
【００４４】この場合、電圧制御発振器（ＶＣＯ）１３
の発振出力は、電圧切り替え回路１２の制御により第１
周波数から第２周波数に連続的に徐々に変化するので、
ＣＰＵ１１の動作クロックは高速クロックから低速クロ
ックに瞬時に切り替わることはない。
の発振出力は、電圧切り替え回路１２の制御により第１
周波数から第２周波数に連続的に徐々に変化するので、
ＣＰＵ１１の動作クロックは高速クロックから低速クロ
ックに瞬時に切り替わることはない。
【００４５】このため、動作クロックが高速クロックか
ら低速クロックに切り替わる時における位相の不連続等
の問題が解消され、ＣＰＵ１１の動作を保証することが
できる。したがって、ＣＰＵ１１の動作を保証した状態
でそのＣＰＵのクロックを切り替えられるようになり、
ポータブルコンピュータの消費電力の低減および互換性
の確保を実現できる。
ら低速クロックに切り替わる時における位相の不連続等
の問題が解消され、ＣＰＵ１１の動作を保証することが
できる。したがって、ＣＰＵ１１の動作を保証した状態
でそのＣＰＵのクロックを切り替えられるようになり、
ポータブルコンピュータの消費電力の低減および互換性
の確保を実現できる。
【００４６】なお、このようなクロック切替え方式は、
内部発振器を持つＣＰＵのスリープモード機能の実現に
特に適しているが、内部発振器をもたず外部クロックに
同期して動作するＣＰＵに適用しても同様して誤動作を
招くこと無く消費電力を低減できることはもちろんであ
る。
内部発振器を持つＣＰＵのスリープモード機能の実現に
特に適しているが、内部発振器をもたず外部クロックに
同期して動作するＣＰＵに適用しても同様して誤動作を
招くこと無く消費電力を低減できることはもちろんであ
る。
【００４７】また、ここでは、高速クロックと低速クロ
ックの２つのクロック間での切替えを説明したが、使用
する電圧制御発振器の発振周波数の変化幅の範囲であれ
ば、動作速度の異なる３種類以上のクロック間での動作
クロックの切替えを行うこともできる。この場合、消費
電力はクロックの周波数が低いほど低減できるで、スリ
ープモード時には最も遅いクロックを使用することが好
ましい。
ックの２つのクロック間での切替えを説明したが、使用
する電圧制御発振器の発振周波数の変化幅の範囲であれ
ば、動作速度の異なる３種類以上のクロック間での動作
クロックの切替えを行うこともできる。この場合、消費
電力はクロックの周波数が低いほど低減できるで、スリ
ープモード時には最も遅いクロックを使用することが好
ましい。
【００４８】
【発明の効果】以上のように、この発明によれば、ＣＰ
Ｕの動作を保証した状態でそのＣＰＵのクロックを切り
替えられるようになり、消費電力の低減および互換性確
保の実現を図ることが可能となる。
Ｕの動作を保証した状態でそのＣＰＵのクロックを切り
替えられるようになり、消費電力の低減および互換性確
保の実現を図ることが可能となる。
【図１】この発明の一実施例に係るシステム構成を示す
ブロック図。
ブロック図。
【図２】同実施例のシステムのクロック切替え動作を説
明するタイミングチャート。
明するタイミングチャート。
【図３】同実施例のシステムに設けられた電圧切り替え
回路の第１の構成例を示すブロック図。
回路の第１の構成例を示すブロック図。
【図４】同実施例のシステムに設けられた電圧切り替え
回路の第２の構成例を示すブロック図。
回路の第２の構成例を示すブロック図。
【図５】同実施例のシステムに設けられた電圧切り替え
回路の第３の構成例を示すブロック図。
回路の第３の構成例を示すブロック図。
１１…ＣＰＵ、１２…電圧切替え回路、１３…電圧制御
発振器、１２２…Ｄ／Ａ変換器、１２５…積分回路、１
２９…コンパレータ。
発振器、１２２…Ｄ／Ａ変換器、１２５…積分回路、１
２９…コンパレータ。
Claims (1)
- 【請求項１】 外部から供給される外部動作クロックに
ＰＬＬ回路を同期させ、そのＰＬＬ回路で発生された外
部クロックよりも高速の内部動作クロックに応じた動作
速度で動作するＣＰＵを有するデータ処理装置に適用さ
れるクロック切り替え制御装置において、 制御電圧に応じて発振周波数が可変設定され、その発振
出力を外部動作クロックとして前記ＣＰＵに供給する電
圧制御発振器と、 前記ＣＰＵからの外部動作クロックの切り替え要求に応
じて前記制御電圧の値を上昇または下降させる電圧制御
手段とを具備し、前記電圧制御手段は、前記ＣＰＵからの外部動作クロッ
クの切り替え指示を認識するデコーダと、このデコーダ
により認識された外部動作クロックの切り替え指示のタ
イミングに応じて、前記ＣＰＵからの外部動作クロック
の切り替え指示の値をラッチするラッチ回路と、このラ
ッチ回路からの出力信号を積分し、その積分出力を前記
電圧制御発振器に制御電圧として出力する積分回路とを
含み、前記電圧制御発振器から前記ＣＰＵに供給される
外部クロックの周波数および位相を連続的に変化させる
ことによって前記ＣＰＵの外部動作クロックを第１周波
数から第２周波数に切り替えることを特徴とするクロッ
ク切り替え制御装置 。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3278635A JP2835224B2 (ja) | 1991-09-30 | 1991-09-30 | クロック切り替え制御装置 |
| DE4244858A DE4244858A1 (de) | 1991-09-27 | 1992-09-25 | Tragbarer Rechner mit Funktion zum Umschalten des CPU-Taktes |
| PCT/JP1992/001219 WO1993006543A1 (en) | 1991-09-27 | 1992-09-25 | Portable computer having function of switching over cpu clock |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3278635A JP2835224B2 (ja) | 1991-09-30 | 1991-09-30 | クロック切り替え制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0594227A JPH0594227A (ja) | 1993-04-16 |
| JP2835224B2 true JP2835224B2 (ja) | 1998-12-14 |
Family
ID=17600025
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3278635A Expired - Fee Related JP2835224B2 (ja) | 1991-09-27 | 1991-09-30 | クロック切り替え制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2835224B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5586308A (en) * | 1994-10-19 | 1996-12-17 | Advanced Micro Devices, Inc. | Clock control unit responsive to a power management state for clocking multiple clocked circuits connected thereto |
| KR100462019B1 (ko) * | 1998-04-16 | 2005-04-06 | 삼성전자주식회사 | 컴퓨터 시스템의 클럭제어장치 및 그 방법 |
-
1991
- 1991-09-30 JP JP3278635A patent/JP2835224B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0594227A (ja) | 1993-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100379766B1 (ko) | 순간클럭주파수시프트기능을구비한pll시스템클럭발생기 | |
| US5790609A (en) | Apparatus for cleanly switching between various clock sources in a data processing system | |
| KR100227297B1 (ko) | 컴퓨터용 실시간 전력 보존 방법 및 장치 | |
| US5903746A (en) | Apparatus and method for automatically sequencing clocks in a data processing system when entering or leaving a low power state | |
| US5461649A (en) | Method and apparatus for maintaining a state of a state machine during unstable clock conditions without clock delay | |
| US5768602A (en) | Sleep mode controller for power management | |
| US5815725A (en) | Apparatus and method for reducing power consumption in microprocessors through selective gating of clock signals | |
| EP0242010A1 (en) | Clock circuit for a data processor | |
| JP2007128556A (ja) | Ｃｐｕの動作特性に応じてコンピュータの動作を制御する方法と装置 | |
| US6223297B1 (en) | Clock modifying method and information processing apparatus which gradually increase frequency of an external clock to be supplied to processing unit | |
| JPH11312026A (ja) | クロック信号切替方法およびクロック信号切替システム | |
| JPH11234125A (ja) | クロック発生方法およびシステム | |
| US6311281B1 (en) | Apparatus and method for changing processor clock ratio settings | |
| JPH07191779A (ja) | コンピュータシステム中の電力を節約するｎａｐｎｏｐ回路 | |
| US5784598A (en) | Method and apparatus for changing processor clock rate | |
| US5789952A (en) | Anti-lock CPU clock control method, circuit and apparatus | |
| JP2835224B2 (ja) | クロック切り替え制御装置 | |
| US20020104032A1 (en) | Method for reducing power consumption using variable frequency clocks | |
| US5568100A (en) | Synchronous power down clock oscillator device | |
| JPH10149237A (ja) | 半導体回路 | |
| JP3100241B2 (ja) | マイクロプロセッサの駆動制御装置 | |
| JPH0594226A (ja) | クロツク切替え方式 | |
| JPH0224712A (ja) | データ処理回路 | |
| JPH06259164A (ja) | クロック信号生成集積回路 | |
| JPH03171311A (ja) | データ処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081002 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |