JPH0594226A - クロツク切替え方式 - Google Patents

Abstract

(57)【要約】 【目的】ＣＰＵの動作を保証した状態でそのＣＰＵの動
作クロックを切り替えられるようにし、消費電力の低減
および互換性確保の実現を図る。 【構成】動作クロックＣＬＫの切替えはＣＰＵ１１がリ
セットされた状態で行なわれ、動作クロックが切替えら
れた後にそのＣＰＵ１１のリセット状態が解除される。
このため、ＣＰＵ１１の動作はクロック切替え時におけ
るクロックの位相の不連続には何等影響されない。した
がって、高速クロックＣＬＫ１から低速クロックＣＬＫ
２に動作クロックＣＬＫを切替えることにより、ＣＰＵ
１１の動作を保証した状態で、そのＣＰＵ１１の消費電
流を低減できる。また、使用するアプリケーションソフ
トやハードウェアオプション類の動作速度に合わせて、
ＣＰＵ１１の動作クロックＣＬＫを切替えることができ
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明はデータ処理装置のクロ
ック切替え方式に関し、特にポータブルコンピュータに
おけるＣＰＵへのクロック切替え方式に関する。

【０００２】

【従来の技術】近年、携行が容易でバッテリにより動作
可能なラップトップタイプのポータブルコンピュータが
種々開発されている。この種のポータブルコンピュータ
に於いては、無駄な消費電力を低減するために、所定の
条件下においてはＣＰＵの動作速度を自動的に低下させ
るスリープモード機能が設けられている。

【０００３】このスリープモード機能は、例えば、一定
時間の間オペレータによるキーボード操作が実行されな
かった場合に、ＣＰＵを低周波数の動作クロックによっ
て駆動させるものである。

【０００４】このようなスリープモード機能は、特にバ
ッテリ駆動タイプのポータプルコンピュータに有効に利
用されている。

【０００５】しかしながら、このようにＣＰＵの動作ク
ロックを切り替える従来のスリープモード機能は、すべ
ての種類のＣＰＵに対して適用できるものではない。な
ぜなら、ＣＰＵを構成するマイクロプロセッサのシステ
ム構成によっては、クロック切替えにより、ＣＰＵ内で
の誤動作が引き起こされる場合があるからである。

【０００６】特に、インテル社により開発され製造販売
されているマイクロプロセッサ（ｉ８０４８６）や、イ
ンモス社により開発され製造販売されているマイクロプ
ロセッサ（トランスピュータ）のように、外部から供給
される外部クロックよりも速いクロックで動作するマイ
クロプロセッサをＣＰＵとして使用する場合について
は、クロックの切り替えによって誤動作が引き起こされ
る危険が高い。これは、次のような理由によるものであ
る。

【０００７】すなわち、このようなプロセッサは、ＰＬ
Ｌ回路を含む内部発振器を持ち、外部から供給されるク
ロックにＰＬＬ回路を同期させ、そのＰＬＬ回路で内部
的に速いクロックを発生させてそれを利用して高速動作
を実現している。このため、このようなマイクロプロセ
ッサが正常に動作するためには、外部から供給されるク
ロックの位相が確定していることが必要とされる。さも
ないと、ＰＬＬ回路の同期動作に異常が来たされるから
である。

【０００８】したがって、もし、このように内部発振器
を持つＣＰＵに対して従来のスリープモード機能をその
まま適用すると、クロック切り替え時におけるクロック
位相の不連続によって、ＣＰＵの動作が保証されなくな
るという不具合が生じる。

【０００９】また、クロック切り替えはこのようなスリ
ープモードによる省電力化の目的のみならず、コンピュ
ータシステムの互換性確保の目的でも利用されている。

【００１０】すなわち、遅いクロックで動作するように
構成されたアプリケーションソフトやハードウェアオプ
ション類は、高速クロックで動作するＣＰＵの下では利
用できない事がある。この場合、通常時はＣＰＵを高速
クロックで動作させ、これら特定のアリケーションソフ
トやハードウェアオプション類を使用する場合だけ、Ｃ
ＰＵを低速クロックで動作させるといった利用形態が必
要となる。

【００１１】しかしながら、このように互換性確保を目
的としたクロック切替えについても、前述したスリープ
モードの場合のクロック切替えと同様に、内部発振器を
持つＣＰＵに適用した場合にはＣＰＵの動作が保証され
なくなるという不具合が生じる。

【００１２】

【発明が解決しようとする課題】従来では、クロック切
替えによってＣＰＵの誤動作が引き起こされる場合があ
り、ＣＰＵの動作を保証できないという欠点があった。

【００１３】この発明はこのような点に鑑みてなされた
もので、ＣＰＵの動作を保証した状態でそのＣＰＵのク
ロックを切り替えられるようにし、消費電力の低減およ
び互換性確保の実現に適したクロック切替え方式を提供
することを目的とする。

【００１４】

【課題を解決するための手段および作用】この発明によ
るクロック切替え方式は、ＣＰＵと、周波数が互いに異
なる第１および第２のクロックを発生するクロック発生
回路とを有するデータ処理装置において、前記第１およ
び第２のクロックのいずれか一方のクロックを選択して
前記ＣＰＵに動作クロックとして供給するクロック切替
え手段と、前記ＣＰＵの動作クロックの切替え要求に応
答して、前記ＣＰＵのレジスタ内容を退避すると共に前
記ＣＰＵをリセットする手段と、前記ＣＰＵがリセット
された状態で前記ＣＰＵの動作クロックが前記第１およ
び第２のクロックの一方から他方に切替えられるよう
に、前記クロック切替え手段を制御する手段と、前記Ｃ
ＰＵの動作クロックが切り替えられた際、前記ＣＰＵの
リセット状態を解除すると共に、前記退避したレジスタ
内容を前記ＣＰＵに復帰する手段とを具備し、前記ＣＰ
Ｕをリセットした状態で前記ＣＰＵの動作クロックを切
替えることを特徴とする。

【００１５】このクロック切替え方式においては、周波
数の異なる第１および第２の２つのクロックがＣＰＵの
動作クロックとして選択的に使用され、動作クロックの
切替えはＣＰＵがリセットされた状態で行なわれ、動作
クロックが切替えられた後にそのＣＰＵのリセット状態
が解除される。このため、ＣＰＵの動作はクロック切替
え時におけるクロックの位相の不連続によって何等影響
されない。また、ＣＰＵをリセットする際にはそのＣＰ
Ｕのレジスタ内容が退避される。この退避されたレジス
タ内容は、クロックの切替えが終了しＣＰＵのリセット
状態が解除された際にＣＰＵに復帰される。このため、
クロック切替え前の状態からＣＰＵ動作を開始すること
ができる。したがって、ＣＰＵの動作を保証した状態
で、そのＣＰＵの動作速度を切り替えることが可能とな
り、互換性および省電力化に優れたデータ処理装置を実
現できる。

【００１６】

【実施例】以下、図面を参照してこの発明の実施例を説
明する。

【００１７】図１には、この発明の一実施例に係わるク
ロック切替え方式を実現するためのラップトップタイプ
ポータブルコンピュータのシステム構成が示されてい
る。このポータブルコンピュータは、ＡＣ商用電源また
はコンピュータ本体に着脱自在に装着されるバッテリに
よって駆動されるコンピュータであり、ＣＰＵ１１、リ
セット発生回路１２、クロック切替え回路１３、タイミ
ング制御回路１４、クロック発振器１５、分周回路１
６、トリガ回路１７、ラッチ回路１８、ＲＡＭ１９、割
り込みコントローラ（ＰＩＣ；Ｐrobrammable Ｉnterru
pt Ｃontroller ）２０、キーボードコントローラ（Ｋ
ＢＣ）２１、およびシステムタイマ２２を備えている。

【００１８】ＣＰＵ１１はこのシステム全体の制御を司
るものであり、システムバス１０を介して各コンポーネ
ント、すなわち、タイミング制御回路１４、ＲＡＭ１
９、割り込みコントローラ２０、キーボードコントロー
ラ（ＫＢＣ）２１、システムタイマ２２に接続されてい
る。このＣＰＵ１１は、例えば前述のマイクロプロセッ
サ（ｉ８０４８６）のように内部的に高速クロックを生
成して動作するために、内部発振器１１１を備えてい
る。すなわち、このＣＰＵ１１は、クロック切替え回路
１３を介して供給されるクロックＣＬＫの数倍のクロッ
クを内部発振器１１１によって内部的に生成し、それを
利用して高速動作する構成である。

【００１９】また、ＣＰＵ１１は、実行中のアプリケー
ションプログラムによってコールされるＢＩＯＳ（Ｂas
ic Ｉnput Ｏutput Ｓystem)プログラムの実行によ
り、スリープモード設定条件の設立の有無を判断し、条
件成立時には、ＣＰＵ１１内のレジスタ内容の退避、お
よびＨＡＬＴ（停止）命令の実行を順次行う。スリープ
モード設定条件は、例えば、一定期間以上オペレータに
よるキー入力操作が行なわれなかった場合等に成立す
る。ＣＰＵ１１のレジスタ内容は、ＲＡＭ１９に退避さ
れる。

【００２０】ＣＰＵ１１がプログラムの実行を停止する
ためのＨＡＬＴ（停止）命令を実行すると、ＣＰＵ１１
は、ＣＰＵ１１が停止状態に設定されたことをタイミン
グ制御回路１４に通知する。

【００２１】リセット発生回路１２は、ＣＰＵ１１に対
してリセット（ＲＥＳＥＴ）信号を供給するためのもの
であり、タイミング制御回路１４の制御にしたがってリ
セット（ＲＥＳＥＴ）信号をアクティブまたはインアク
ティブに設定する。リセット（ＲＥＳＥＴ）信号がアク
ティブになるとＣＰＵ１１はリセット状態になり、また
リセット（ＲＥＳＥＴ）信号がインアクティブになると
ＣＰＵ１１はリセット状態から解除される。

【００２２】クロック切替え回路１３は、周波数の高い
高速クロックＣＬＫ１と周波数の低い低速クロックＣＬ
Ｋ２のいずれか一方を選択してそれを動作クロックＣＬ
ＫとしてＣＰＵ１１に供給する。このクロック切替え回
路１３は、通常はＣＰＵ１１を高速動作させるために高
速クロックＣＬＫ１を選択しているが、ＣＰＵ１１をス
リープモードに設定する時には、タイミング制御回路１
４の制御にしたがって動作クロックＣＬＫを高速クロッ
クＣＬＫ１から低速クロックＣＬＫ２に切替える。

【００２３】高速クロックＣＬＫ１はクロック発振器１
５によって生成されるものであり、また、低速クロック
は、高速クロックＣＬＫ１を分周回路１６によって分周
することによって得られるものである。

【００２４】タイミング制御回路１４は、リセット発生
回路１２およびクロック切替え回路１３の動作タイミン
グを制御するためのものである。すなわち、ＣＰＵ１１
をスリープモードに設定する時には、タイミング制御回
路１４は、ＣＰＵ１１がリセット状態に設定された後に
動作クロックＣＬＫが高速クロックＣＬＫ１から高速ク
ロックＣＬＫ２に切り替わるように、リセット発生回路
１２およびクロック切替え回路１３を制御する。また、
ＣＰＵ１１をスリープモードから復帰させる時には、タ
イミング制御回路１４は、動作クロックＣＬＫが低速ク
ロックＣＬＫ１から高速クロックＣＬＫ２に切り替えら
れた後にＣＰＵ１１のリセット状態が解除されるよう
に、クロック切替え回路１３およびリセット発生回路１
２の制御を行う。

【００２５】このタイミング制御回路１４は、図示のよ
うに、レジスタ１４１と遅延回路１４２，１４３を備え
ている。レジスタ１４１には、ＣＰＵ１１から発行され
る停止状態を示す通知データがセットされる。この通知
データがセットされると、リセット（ＲＥＳＥＴ）信号
をアクティブにするためのリセットＯＮ信号がリセット
発生回路１２に送られ、この後、遅延回路１４３によっ
て一定時間遅らされたタイミングで、動作クロックＣＬ
Ｋを低速クロックＣＬＫ２に切替えるためのスイッチ信
号ＳＷ１がクロック切替え回路１３に送られる。また、
トリガ回路１７からトリガ信号が入力されると、動作ク
ロックＣＬＫを高速クロックＣＬＫ２に戻すためのスイ
ッチ信号ＳＷ２がクロック切替え回路１３に送られ、こ
の後、遅延回路１４３によって一定時間遅らされたタイ
ミングで、リセット（ＲＥＳＥＴ）信号をインアクティ
ブにするためのリセットＯＦＦ信号がリセット発生回路
１２に送られる。

【００２６】トリガ回路１７は、割り込みコントローラ
（ＰＩＴ）２０から割り込み信号（ＩＮＴ）が発行され
た際、その割り込み信号（ＩＮＴ）に応答してトリガ信
号を出力する。割り込みコントローラ（ＰＩＴ）２０か
らの割り込み信号（ＩＮＴ）は、ラッチ回路１８にも送
られる。ラッチ回路１８は、透過型のラッチ回路であ
り、割り込みコントローラ（ＰＩＴ）２０から出力され
た割り込み信号（ＩＮＴ）を保持した状態でそれをＣＰ
Ｕ１１に供給する。

【００２７】ＲＡＭ１９は、ＣＰＵ１１によって実行さ
れるアプリケーションプログラム等を格納するためのも
のであり、スリープモードへの移行時には、このＲＡＭ
１９にはＣＰＵ１１のレジスタ内容が退避される。

【００２８】割り込みコントローラ（ＰＩＴ）２０は、
キーボードコントローラ（ＫＢＣ）２１からのキー入力
割り込みやシステムタイマ２２からのタイマ割り込み等
のハードウェア割り込み要求が発生したとき、割り込み
信号（ＩＮＴ）を出力する。

【００２９】キーボードコントローラ（ＫＢＣ）２１
は、図示しないキーボードからのキー入力があると、Ｃ
ＰＵ１１にキー入力割り込みを通知するためにハードウ
ェア割り込み要求を発生する。システムタイマ２２は、
一定周期毎にハードウェア割り込み要求を発生するタイ
マである。

【００３０】図２には、ＣＰＵ１１をスリープモードに
設定する場合におけるタイミング制御回路１４の動作タ
イミングが示されている。

【００３１】図示のように、ＣＰＵ１１を通常モードか
らスリープモードに移行する際には、まず、リセットＯ
Ｎ信号が発生され、これによってリセット（ＲＥＳＥ
Ｔ）信号はアクティブになる。この結果、ＣＰＵ１１
は、リセット状態に設定される。この時は、動作クロッ
クＣＬＫは、まだ高速クロックＣＬＫ１のままである。

【００３２】次いで、スイッチ信号ＳＷ１が発生され、
これによってＣＰＵ１１の動作クロックＣＬＫは高速ク
ロックＣＬＫ１から低速クロックＣＬＫ２に切替えられ
る。この時は、ＣＰＵ１１はリセットがかかったままに
なっている。

【００３３】低速クロックＣＬＫ２がＣＰＵ１１に送ら
れている期間中は、ＣＰＵ１１の消費電流は極小に抑え
られている。

【００３４】この後、ハードウェア割り込みの発生によ
りトリガ信号が入力されると、スイッチ信号ＳＷ２が出
力され、これによって、ＣＰＵ１１の動作クロックＣＬ
Ｋは低速クロックＣＬＫ２から高速クロックＣＬＫ１に
切替えられる。この切替え時においても、ＣＰＵ１１は
リセット状態にある。

【００３５】次いで、リセット信号ＯＦＦが発生され、
これによってリセット（ＲＥＳＥＴ）信号はインアクテ
ィブになる。この結果、ＣＰＵ１１は、リセット状態か
ら解除される。なお、図においては、高速クロックＣＬ
Ｋ２に復帰した後、直ぐにリセットを解除しているが、
実際にはＣＰＵ１１の仕様にしたがってある程度の時間
はリセット状態を維持しておく必要がある。

【００３６】次に、図３のフローチャートを参照して、
図１のポータブルコンピュータにおけるスリープモード
への移行動作とそのスリープモードからの復帰動作につ
いて説明する。

【００３７】ＣＰＵ１１がアプリケーションプログラム
の実行中に例えばキー入力待ち状態になると、通常、Ｂ
ＩＯＳによる割り込み待ちルーチンがコールされ、そこ
でキー入力割り込みの発生の有無が判断される。そし
て、キー入力割り込みが一定期間以上発生しなかった場
合には、ＣＰＵ１１は、スリープモード設定条件が成立
されたことを認識する。

【００３８】この場合、ＣＰＵ１１は、まず、その時の
レジスタ内容をＲＡＭ１９にセーブする（ステップＳ１
１）。次いで、ＣＰＵ１１は、動作停止のためのＨＡＬ
Ｔ命令を実行する。ＣＰＵ１１は、ＨＡＬＴ命令を実行
すると、ＣＰＵ１１が停止状態になったことを通知する
ために、タイミング制御回路１４に通知データを送る。

【００３９】タイミング制御回路１４は、通知データを
受け取ると、リセット発生回路１２を制御して、リセッ
ト（ＲＥＳＥＴ）信号をアクティブにする（ステップＳ
１２）。これによって、ＣＰＵ１１はリセット状態に設
定される。次に、タイミング制御回路１４は、クロック
切替え回路１３を制御して動作クロック（ＣＬＫ）を高
速クロックＣＬＫ１から低速クロックＣＬＫ２に切替え
る（ステップＳ１３）。

【００４０】これによって、ＣＰＵ１１は低速クロック
ＣＬＫ２で駆動されるスリープモード状態となる。

【００４１】この後、システムタイマ２２からのタイマ
割り込みや、キーボードコントローラ（ＫＢＣ）２１か
らのキー入力割り込み等のハードウェア割り込み要求が
発生されると（ステップＳ１４）、割り込みコントロー
ラ（ＰＩＣ）２０から割り込み信号ＩＮＴが発生され
て、トリガ信号がタイミング制御回路１４に入力され
る。トリガ信号を受け取ると、タイミング制御回路１４
は、クロック切替え回路１３を制御して動作クロック
（ＣＬＫ）を低速クロックＣＬＫ２から高速クロックＣ
ＬＫ１に切替える（ステップＳ１５）。この後、約１ｍ
ｓウエイト後、タイミング制御回路１４は、ＣＰＵ１１
のリセット状態を解除するために、リセット信号（ＲＥ
ＳＥＴ）をインアクティブにする。

【００４２】リセット信号（ＲＥＳＥＴ）がインアクテ
ィブになると、ＣＰＵ１１は動作を開始する。そして、
まず、ＣＰＵ１１は、退避したレジスタ内容をＲＡＭ１
９からロードしてレジスタ内容を元に戻す（ステップＳ
１７）。そして、ＣＰＵ１１は、スリープモード設定前
の状態に戻り、ラッチ回路１８から出力されている割り
込み信号ＩＮＴを受取り、所定の割り込み処理を実行す
る。

【００４３】このように、この実施例のスリープモード
機能は、ＣＰＵ１１をリセットした状態で高速クロック
ＣＬＫ１から低速クロックＣＬＫ２に切替え、この低速
クロックＣＬＫ２を動作クロックＣＬＫとしてＣＰＵ１
１に供給することによってＣＰＵ１１の消費電流を低減
している。

【００４４】次に、図４を参照して、タイミング制御回
路１４の他の具体的構成の一例を説明する。

【００４５】この図４のタイミング制御回路１４´は、
リセット発生回路１２およびクロック切替え回路１３を
動作制御するための３つの動作モードを持つ。第１モー
ドは、前述したようにＣＰＵ１１を自動的にスリープモ
ードに設定するためのモードである。第２モードは、オ
ペレータから切替え要求があった時にＣＰＵ１１を高速
動作から低速動作に切替えて使用するためのモードであ
る。第３モードは、同じくオペレータから切替え要求が
あった時に、ＣＰＵ１１を低速動作から高速動作に復帰
させるモードである。

【００４６】このタイミング制御回路１４´は、ＣＰＵ
１１が停止状態に設定されたことを示す通知データがセ
ットされるレジスタ２０１と、動作モードを指定するた
めのデータがセットされるレジスタ２０２と、第１モー
ドでタイミング制御を行うためのスリープモード用タイ
ミング制御回路２０３と、第２モードでタイミング制御
を行うための低速切替え用タイミング制御回路２０４
と、第３モードでタイミング制御を行うための高速切替
え用タイミング制御回路２０５と、第２および第３モー
ドにおけるＣＰＵ１１のリセット期間を決めるリセット
タイマ２０６とを備えている。

【００４７】第１動作モード（スリープモード）での動
作が指定された場合には、レジスタ２０２にデータＤ１
がセットされる。また、第２動作モード（低速切替え用
モード）での動作が指定された場合には、レジスタ２０
２にデータＤ２がセットされる。さらに、第３動作モー
ド（高速切替え用モード）での動作が指定された場合に
は、レジスタ２０２にデータＤ３がセットされる。デー
タＤ１がセットされた場合にはスリープモード用タイミ
ング制御回路２０３が動作可能状態に設定され、同様
に、データＤ２がセットされた場合には低速切替え用タ
イミング制御回路２０４、データＤ３がセットされた場
合には高速切替え用タイミング制御回路２０５が動作可
能状態に設定される。これらスリープモード用タイミン
グ制御回路２０３、低速切替え用タイミング制御回路２
０４、および高速切替え用タイミング制御回路２０５
は、ＣＰＵ１１から停止状態を示す通知データがレジス
タ２０１にセットされた時にそれぞれの動作を開始す
る。

【００４８】第１乃至第３の動作モードの内のどれを指
定するかは、例えば、セットアップ処理やポップアップ
処理におけるオペレータのキー操作等により決定され
る。

【００４９】例えば、システム構成を設定するためのセ
ットアップ処理において第１モードがオペレータにより
指定されると、ＣＰＵ１１は、データＤ１をレジスタ２
０２に設定し、スリープモード用タイミング制御回路２
０３を動作可能状態に設定する。そして、前述したスリ
ープモード設定条件の成立の有無を判別し、成立した時
に、レジスタ退避、ＨＡＬＴ命令の実行を行い、レジス
タ２０１に停止状態の通知データをセットする。これに
よって、スリープモード用タイミング制御回路２０３が
起動される。

【００５０】このスリープモード用タイミング制御回路
２０３は、図２のタイミングチャートで説明したよう
に、まず、リセット発生回路１２を制御してリセット
（ＲＥＳＥＴ）信号をアクティブにし、次にクロック切
替え回路１３を制御して動作クロック（ＣＬＫ）を高速
クロックＣＬＫ１から低速クロックＣＬＫ２に切替え
る。そして、トリガ信号を受け取ると、クロック切替え
回路１３を制御して動作クロック（ＣＬＫ）を低速クロ
ックＣＬＫ２から高速クロックＣＬＫ１に切替え、この
後、リセット信号（ＲＥＳＥＴ）をインアクティブにす
る。

【００５１】また、セットアップ処理やポップアップ処
理でオペレータが第２モードを指定すると、ＣＰＵ１１
は、データＤ２をレジスタ２０２に設定し、低速切替え
用タイミング制御回路２０４を動作可能状態に設定する
と共に、レジスタ退避、ＨＡＬＴ命令の実行を行い、レ
ジスタ２０１に停止状態の通知データをセットする。こ
れによって、低速切替え用タイミング制御回路２０４が
起動される。

【００５２】この低速切替え用タイミング制御回路２０
４は、図５のタイミングチャートに示されているよう
に、まず、信号Ｓ２によりリセット発生回路１２を制御
してリセット（ＲＥＳＥＴ）信号をアクティブにし、次
に信号Ｔ２によりクロック切替え回路１３を制御して動
作クロック（ＣＬＫ）を高速クロックＣＬＫ１から低速
クロックＣＬＫ２に切替える。そして、リセットタイマ
２０６によって規定される一定期間経過後、リセット信
号（ＲＥＳＥＴ）をインアクティブにする。

【００５３】この結果、ＣＰＵ１１は、退避したレジス
タを復帰して元の動作状態に復帰し、そしてクロックＣ
ＬＫ２によって低速で動作する。

【００５４】このようにＣＰＵ１１が低速動作している
状態で、第３モードがオペレータにより指定されると、
ＣＰＵ１１は、データＤ３をレジスタ２０２に設定し、
高速切替え用タイミング制御回路２０５を動作可能状態
に設定すると共に、レジスタ退避、ＨＡＬＴ命令の実行
を行い、レジスタ２０１に停止状態の通知データをセッ
トする。これによって、高速切替え用タイミング制御回
路２０５が起動される。

【００５５】高速切替え用タイミング制御回路２０５
は、図６のタイミングチャートに示されているように、
まず、信号Ｓ３によりリセット発生回路１２を制御して
リセット（ＲＥＳＥＴ）信号をアクティブにし、次に信
号Ｔ３によりクロック切替え回路１３を制御して動作ク
ロック（ＣＬＫ）を低速クロックＣＬＫ１から高速クロ
ックＣＬＫ２に切替える。そして、リセットタイマ２０
６によって規定される一定期間経過後、リセット信号
（ＲＥＳＥＴ）をインアクティブにする。

【００５６】この結果、ＣＰＵ１１は、退避したレジス
タを復帰して元の動作状態に復帰し、そしてクロックＣ
ＬＫ１による高速動作に復帰する。

【００５７】以上説明したように、この実施例のポータ
ブルコンピュータにおいては、高速クロックＣＬＫ１と
低速クロックＣＬＫ２の２つのクロックがＣＰＵ１１の
動作クロックＣＬＫとして選択的に使用される。

【００５８】この場合、動作クロックＣＬＫの切替えは
ＣＰＵ１１がリセットされた状態で行なわれ、動作クロ
ックが切替えられた後にそのＣＰＵ１１のリセット状態
が解除される。このため、ＣＰＵ１１の動作はクロック
切替え時におけるクロックの位相の不連続には何等影響
されない。また、ＣＰＵ１１をリセットする際にはその
ＣＰＵ１１のレジスタ内容が退避される。この退避され
たレジスタ内容は、クロックの切替えが終了しＣＰＵ１
１のリセット状態が解除された際にＣＰＵ１１に復帰さ
れる。したがって、クロック切替え前の状態からＣＰＵ
１１の動作を開始することができ、ＣＰＵ１１の動作を
保証した状態で、そのＣＰＵ１１の動作速度を切り替え
ることが可能となる。

【００５９】なお、このようなクロック切替え方式は、
内部発振器を持つＣＰＵのスリープモード機能の実現に
特に適しているが、内部発振器をもたず外部クロックに
同期して動作するＣＰＵに適用しても同様して誤動作を
招くこと無く消費電力を低減できることはもちろんであ
る。

【００６０】また、ここでは、高速クロックＣＬＫ１と
低速クロックＣＬＫ２の２つのクロック間での切替えを
説明したが、動作速度の異なる３種類以上のクロックを
使用し、それらクロック間で動作クロックを切替えるこ
ともできる。この場合、消費電力はクロックの周波数が
低いほど低減できるで、スリープモード時には最も遅い
クロックを使用することが好ましい。また、スリープモ
ード時には、ＣＰＵ１１にＧＮＤレベルの直流信号を供
給することによってＣＰＵ１１への動作クロックの供給
を停止してもよい。このようにすれば、さらに消費電流
を低減することができる。また、ＣＰＵ１１への電源供
給をオフすることも出切る。

【００６１】このように、クロックや電源の供給を停止
しても、ＣＰＵ１１をリセット状態に設定しておくこと
で、そのＣＰＵ１１の動作は保証される。

【００６２】

【発明の効果】以上のように、この発明によれば、ＣＰ
Ｕの動作を保証した状態でそのＣＰＵのクロックを切り
替えられるようになり、消費電力の低減および互換性確
保の実現を図ることが可能となる。

【図面の簡単な説明】

【図１】この発明の一実施例に係るポータブルコンピュ
ータのシステム構成を示すブロック図。

【図２】同実施例のシステムに設けられたタイミング制
御回路の動作を説明するタイミングチャート。

【図３】同実施例のシステムにおけるクロック切替え時
の動作を説明するフローチャート。

【図４】同実施例のシステムに設けられたタイミング制
御回路の変形例を説明するブロック図。

【図５】図４のタイミング制御回路によって実行される
高速クロックから低速クロックへのクロック切替え動作
を説明するタイミングチャート。

【図６】図４のタイミング制御回路によって実行される
低速クロックから高速クロックへのクロック切替え動作
を説明するタイミングチャート。

【符号の説明】

１１…ＣＰＵ、１２…リセット回路、１３…クロック切
替え回路、１４…タイミング制御回路、１５…クロック
発振器、１６…分周回路。

Claims (2)

【特許請求の範囲】
1. 【請求項１】 ＣＰＵと、周波数が互いに異なる第１お
   よび第２のクロックを発生するクロック発生回路とを有
   するデータ処理装置において、 前記第１および第２のクロックのいずれか一方のクロッ
   クを選択して前記ＣＰＵに動作クロックとして供給する
   クロック切替え手段と、 前記ＣＰＵの動作クロックの切替え要求に応答して、前
   記ＣＰＵのレジスタ内容を退避すると共に前記ＣＰＵを
   リセットする手段と、 前記ＣＰＵがリセットされた状態で前記ＣＰＵの動作ク
   ロックが前記第１および第２のクロックの一方から他方
   に切替えられるように、前記クロック切替え手段を制御
   する手段と、 前記ＣＰＵの動作クロックが切り替えられた際、前記Ｃ
   ＰＵのリセット状態を解除すると共に、前記退避したレ
   ジスタ内容を前記ＣＰＵに復帰する手段とを具備し、 前記ＣＰＵをリセットした状態で前記ＣＰＵの動作クロ
   ックを切替えることをの特徴とするクロック切替え方
   式。
2. 【請求項２】 ＣＰＵと、第１のクロックおよびこの第
   １のクロックよりも低周波数の第２のクロックを発生す
   るクロック発生回路とを有するデータ処理装置におい
   て、 前記ＣＰＵをスリープモードに設定するための所定のモ
   ード設定条件の成立の有無を判別し、条件成立時に前記
   ＣＰＵのレジスタ内容を退避する手段と、 前記ＣＰＵのレジスタ内容が退避された際、前記ＣＰＵ
   をリセットすると共に前記ＣＰＵの動作クロックを前記
   第１のクロックから前記第２のクロックに切替える手段
   と、 前記ＣＰＵへの割り込み要求に応答して、前記動作クロ
   ックを前記第２クロックから前記第１クロックに再切替
   えすると共に前記ＣＰＵのリセット状態を解除する手段
   と、 前記ＣＰＵのリセット状態が解除された際、前記退避し
   たレジスタ内容を前記ＣＰＵに復帰する手段とを具備
   し、 前記ＣＰＵをリセットした状態で前記動作クロックを切
   替え、前記ＣＰＵに低周波数の第２クロックを一時的に
   供給することを特徴とするクロック切替え方式。