JPH0588790A - 電源制御方式 - Google Patents

Abstract

(57)【要約】 【目的】ＣＰＵの動作を保証した状態でＣＰＵの電源を
オフするスリープモード機能を実現できるようにし、消
費電力の低減を図る。 【構成】ＣＰＵ１１をリセットした状態でそのＣＰＵ１
１への電源Ｖｃｃの供給が停止され、これによってＣＰ
Ｕ１１はスリープモードに設定される。このスリープモ
ードにおいては、電源ＶｃｃがオフされているのでＣＰ
Ｕ１１の消費電流は大幅に低減される。また、ＣＰＵ１
１をリセットする際にはそのＣＰＵ１１のレジスタ内容
が退避され、そしてこの退避されたレジスタ内容は電源
Ｖｃｃの供給が再開されてリセットが解除された際に復
帰される。このため、電源Ｖｃｃの供給停止前の状態か
らＣＰＵ１１を動作開始させることができ、ＣＰＵ１１
の正常動作を保証することができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明はデータ処理装置の電源
制御方式に関し、特にポータブルコンピュータのＣＰＵ
に対する電源制御方式に関する。

【０００２】

【従来の技術】近年、携行が容易でバッテリにより動作
可能なラップトップタイプのポータブルコンピュータが
種々開発されている。この種のポータブルコンピュータ
に於いては、無駄な消費電力を低減するために、所定の
条件下においてはＣＰＵの動作速度を自動的に低下させ
るスリープモード機能が設けられている。

【０００３】このスリープモード機能は、例えば、一定
時間の間オペレータによるキーボード操作が実行されな
かった場合に、ＣＰＵを低周波数の動作クロックによっ
て駆動させるものである。このようなスリープモード機
能は、特にバッテリ駆動タイプのポータプルコンピュー
タに有効に利用されている。

【０００４】しかしながら、このようにＣＰＵの動作ク
ロックを切り替える従来のスリープモード機能は、すべ
ての種類のＣＰＵに対して適用できるものではない。な
ぜなら、ＣＰＵを構成するマイクロプロセッサのシステ
ム構成によっては、クロック切替えにより、ＣＰＵ内で
の誤動作が引き起こされる場合があるからである。

【０００５】特に、米インテル社により開発され製造販
売されているマイクロプロセッサ（ｉ８０４８６）のよ
うに、外部から供給される外部クロックよりも速いクロ
ックで動作するマイクロプロセッサをＣＰＵとして使用
する場合については、クロックの切り替えによって誤動
作が引き起こされる危険が高い。これは、次のような理
由によるものである。

【０００６】すなわち、このようなプロセッサは、ＰＬ
Ｌ回路を含む内部発振器を持ち、外部から供給されるク
ロックにＰＬＬ回路を同期させ、そのＰＬＬ回路で内部
的に速いクロックを発生させてそれを利用して高速動作
を実現している。このため、このようなマイクロプロセ
ッサが正常に動作するためには、外部から供給されるク
ロックの位相が確定していることが必要とされる。さも
ないと、ＰＬＬ回路の同期動作に異常が来たされるから
である。

【０００７】したがって、もし、このように内部発振器
を持つＣＰＵに対して従来のスリープモード機能をその
まま適用すると、クロック切り替え時におけるクロック
位相の不連続によって、ＣＰＵの動作が保証されなくな
るという不具合が生じる。

【０００８】

【発明が解決しようとする課題】従来のスリープモード
機能では、ＣＰＵ内での誤動作を引き起こす場合があ
り、ＣＰＵの動作を保証できないという欠点があった。

【０００９】この発明はこのような点に鑑みてなされた
もので、ＣＰＵの動作を保証した状態でそのＣＰＵの電
源をオフするスリープモード機能を実現できるように
し、消費電力を充分に低減することができる電源制御方
式を提供することを目的とする。

【００１０】

【課題を解決するための手段および作用】この発明によ
る電源制御方式は、ＣＰＵと、このＣＰＵにシステムバ
スを介して結合される周辺回路とを有するデータ処理装
置において、前記ＣＰＵの電源をオン／オフするスイッ
チ手段と、前記ＣＰＵをスリープモードに設定するため
の所定のモード設定条件の成立の有無を判別し、条件成
立時に前記ＣＰＵのレジスタ内容を退避する手段と、前
記ＣＰＵのレジスタ内容が退避された際、前記スイッチ
手段を制御して前記ＣＰＵの電源をオフする手段と、前
記ＣＰＵの電源がオフされた際に前記システムバスを介
して前記周辺回路から前記ＣＰＵへ流れ込む電流を遮断
する手段と、前記ＣＰＵへの割り込み要求に応答して、
前記スイッチ手段を制御して前記ＣＰＵの電源をオン状
態に再設定する手段と、前記ＣＰＵの電源がオン状態に
再設定された際、前記退避したレジスタ内容を前記ＣＰ
Ｕに復帰する手段とを具備し、前記ＣＰＵをリセットし
た状態で前記ＣＰＵの電源を一時的にオフすることを特
徴とする。

【００１１】この電源制御方式においては、ＣＰＵをリ
セットした状態でそのＣＰＵの電源がオフされるので、
ＣＰＵの動作に影響を及ぼすこと無く、ＣＰＵの消費電
力を充分に低減することができる。また、ＣＰＵをリセ
ットする際にはそのＣＰＵのレジスタ内容が退避され
る。この退避されたレジスタ内容は、電源がオン状態に
再設定されてリセットが解除された際にＣＰＵに復帰さ
れる。このため、電源をオフする前の状態からＣＰＵ動
作を開始することができる。したがって、ＣＰＵの動作
を保証した状態で、そのＣＰＵへの電源供給を停止させ
るという新たなスリープモード機能を実現できるように
なり、データ処理装置の消費電力を著しく低減すること
が可能となる。

【００１２】

【実施例】以下、図面を参照してこの発明の実施例を説
明する。

【００１３】図１には、この発明の一実施例に係わる電
源制御方式を実現するためのラップトップタイプポータ
ブルコンピュータのシステム構成が示されている。この
ポータブルコンピュータは、ＡＣ商用電源またはコンピ
ュータ本体に着脱自在に装着されるバッテリによって駆
動されるコンピュータであり、図示のように、ＣＰＵ１
１、スイッチ回路１２、バスコントローラ１３、ＲＯＭ
１４、ダイナミックＲＡＭ（ＤＲＡＭ）１５、リアルタ
イムクロック（ＲＴＣ）メモリ１６、キーボードコント
ローラ（ＫＢＣ）１７、電源回路１８、ＡＣ電源アダプ
タ１９、バッテリ２０、バックアップ用電源２１、クロ
ック切替え回路２２、および発振器２３を備えている。

【００１４】ＣＰＵ１１はこのシステム全体の制御を司
るものであり、システムバス１０ｂを介して周辺回路を
成す各コンポーネント、すなわち、ＲＯＭ１４、ダイナ
ミックＲＡＭ（ＤＲＡＭ）１５、リアルタイムクロック
（ＲＴＣ）メモリ１６、キーボードコントローラ（ＫＢ
Ｃ）１７に接続されている。このＣＰＵ１１は、例えば
前述のマイクロプロセッサ（ｉ８０４８６）のように内
部的に高速クロックを生成して動作するために、内部発
振器１１１を備えている。すなわち、このＣＰＵ１１
は、クロック切替え回路２２を介してクロック発振器２
３から供給されるクロックＣＬＫの数倍の高速クロック
を内部発振器１１１によって内部的に生成し、それを利
用して高速動作する構成である。

【００１５】また、ＣＰＵ１１は、実行中のアプリケー
ションプログラムによってコールされるＢＩＯＳ（Ｂas
ic Ｉnput Ｏutput Ｓystem)プログラムの実行により、
スリープモード設定条件の設立の有無を判断し、条件成
立時には、ＣＰＵ１１内のレジスタ内容の退避、スリー
プモードへ移行することを示すスリープモード識別フラ
グの設定、およびＨＡＬＴ（停止）命令の実行を順次行
う。スリープモード設定条件は、例えば、一定期間以上
オペレータによるキー入力操作が行なわれなかった場合
等に成立する。

【００１６】ＣＰＵ１１のレジスタ内容は、ダイナミッ
クＲＡＭ（ＤＲＡＭ）１５に退避される。また、スリー
プモード識別フラグは、リアルタイムクロック（ＲＴ
Ｃ）メモリ１６に格納される。

【００１７】ＣＰＵ１１がプログラムの実行を停止する
ためのＨＡＬＴ（停止）命令を実行すると、ＣＰＵ１１
が停止状態に設定されたことを通知するために、ＣＰＵ
１１は、コントロール信号（ＭＩＯ）を“Ｌ”レベル、
コントロール信号（ＤＣ）を“Ｌ”レベル、コントロー
ル信号（ＷＲ）を“Ｈ”レベルに設定する。ここで、コ
ントロール信号（ＭＩＯ）はメモリと入出力装置のどち
らをアクセスするかを示すものであり、コントロール信
号（ＤＣ）はデータとコマンドのどちらを出力するかを
示すものであり、コントロール信号（ＷＲ）は書き込み
と読み出しのどちらかを行うかを示すものである。

【００１８】クロック発振器２２は、ＣＰＵ１１に供給
する動作クロック（ＣＬＫ）として例えば３２ＭＨまた
は１６ＭＨＺのクロックを発生する。このクロック発振
器２２からのクロック（ＣＬＫ）は、クロック切替え回
路２２に送られる。クロック切替え回路２２は、ＣＰＵ
１１に対してクロック（ＣＬＫ）またはＧＮＤレベル出
力をそのＣＰＵ１１の動作クロックとして供給する。

【００１９】バスコントローラ１３は、ＣＰＵバス１０
ａとシステムバス１０ｂとの接続／分離を制御すると共
に、ＣＰＵ１１に対するリセット信号（ＲＥＳＥＴ）と
割り込み信号（ＩＮＴ）の供給、およびクロック（ＣＬ
Ｋ）の供給、並びにＣＰＵ１１への電源供給を制御す
る。

【００２０】このバスコントローラ１３は、通常はＣＰ
Ｕ１１を動作させるためにスイッチ回路１２をオンにし
てＣＰＵ１１に電源Ｖｃｃを供給すると共に、クロック
切替え回路２２を制御してＣＰＵ１１に動作クロック
（ＣＬＫ）を供給する。しかし、ＣＰＵ１１をスリープ
モードに設定する時には、バスコントローラ１３は、そ
のクロック（ＣＬＫ）の供給を停止すると共に、電源Ｖ
ｃｃの供給も停止する。また、このようにクロック（Ｃ
ＬＫ）および電源Ｖｃｃの供給を停止する際には、バス
コントローラ１３は、その停止に先立ってリセット信号
（ＲＥＳＥＴ）をアクティブにし、これによってＣＰＵ
１１をリセットする。このようにＣＰＵ１１をリセット
状態にしてからクロック（ＣＬＫ）および電源Ｖｃｃの
供給を停止するのは、クロック（ＣＬＫ）の供給停止に
よるクロック位相のずれや、電源遮断によってＣＰＵ１
１が誤動作するのを防止するためである。

【００２１】さらに、このようにクロック（ＣＬＫ）お
よび電源Ｖｃｃの供給を停止する際には、バスコントロ
ーラ１３は、ＣＰＵバス１０ａとシステムバス１０ｂと
を切り離し、これによってＣＰＵ１１への無駄な電流の
流れ込みを防止する。ＣＰＵ１１がスリープモードに移
行可能な状態になったことは、ＣＰＵ１１からの各種コ
ントロール信号（ＭＩＯ、ＤＣ、ＷＲ）によって認識さ
れる。

【００２２】すなわち、スリープモードに移行可能な状
態になると、前述したようにＣＰＵ１１はＨＡＬＴ命令
を実行し、信号ＭＩＯを“Ｌ”レベル、信号ＤＣを
“Ｌ”レベル、信号ＷＲを“Ｈ”レベルにする。このた
め、バスコントローラ１３は、これら信号のレベルを検
出することによって、ＣＰＵ１１がスリープモードに移
行可能な状態になったことを認識できる。

【００２３】また、バスコントローラ１３は、クロック
（ＣＬＫ）および電源Ｖｃｃの供給停止中にキーボード
コントローラ（ＫＢＣ）１７からのキー入力割り込み
や、図示しないシステムタイマからのタイマ割り込みの
ようなハードウェア割り込みの要求（ＩＲＱ）を受け取
ると、ＣＰＵ１１をスリープモードから通常の動作モー
ドに復帰させるために、電源Ｖｃｃおよびクロック（Ｃ
ＬＫ）の供給を再開すると共に、リセット信号（ＲＥＳ
ＥＴ）をインアクティブにしてそのリセット状態を解除
し、ＣＰＵ１１にレジスタ内容の復帰処理を実行させ
る。また、この後、バスコントローラ１３は、ＣＰＵ１
１に対して割り込み信号（ＩＮＴ）を供給する。

【００２４】ＲＯＭ１４には、キー入力待ちファンクシ
ョンサブルーチン等のＢＩＯＳ（Ｂasic Ｉnput Ｏutpu
t Ｓystem)プログラムが格納されている。ダイナミック
ＲＡＭ（ＤＲＡＭ）１５はＣＰＵ１１によって実行され
るアプリケーションプログラム等を格納するためのもの
であり、スリープモードへの移行時には、このダイナミ
ックＲＡＭ（ＤＲＡＭ）１５にはＣＰＵ１１のレジスタ
内容が退避される。

【００２５】リアルタイムクロック（ＲＴＣ）メモリ１
６は、時計機能やカレンダ機能を実現するためのモジュ
ールであり、そのメモリには電源遮断時にもその記憶内
容が消失されないように、バックアップ用電源１７が常
時供給されている。このリアルタイムクロック（ＲＴ
Ｃ）メモリ１５には、前述したスリープモード識別フラ
グが格納される。

【００２６】このスリープモード識別フラグは、ＣＰＵ
１１に電源Ｖｃｃが供給された時に、スリープモードか
らの復帰によってＣＰＵ１１だけが電源オフした状態か
ら復帰したのか、あるいはスリープモードに関係なくシ
ステム全体の電源がオフした状態から復帰したのかを識
別するために使用される。すなわち、ＣＰＵ１１への電
源供給を再開したときは、通常のシステム全体の電源投
入時の状態と同じく、ＣＰＵ１１は初期化状態にある。
通常の電源投入時にはブートストラップ処理を行うだけ
で退避されているレジスタ内容を復帰する必要はない
が、スリープモードから復帰した際にはレジスタ内容を
ＣＰＵ１１に復帰する必要がある。このため、ＣＰＵ１
１は、電源Ｖｃｃの供給が再開されると、リアルタイム
クロック（ＲＴＣ）メモリ１６のスリープモード識別フ
ラグをチェックし、これによってスリープモードからの
復帰であるか否かを判別する。

【００２７】キーボードコントローラ（ＫＢＣ）１７
は、図示しないキーボードからのキー入力があると、Ｃ
ＰＵ１１にキー入力割り込みを通知するためにハードウ
ウェア割り込み要求（ＩＲＱ）をアクティブにする。こ
のハードウェア割り込み要求（ＩＲＱ）としては、この
ようなキー入力割り込みの他、一定周期毎に発生される
図示しないシステムタイマからのタイマ割り込み等があ
る。

【００２８】電源回路１８は、ＡＣ商用電源をＤＣ電源
に変換するＡＣ電源アダプタ１９からの電源またはバッ
テリ２０からの電源を受け、それを所望のＤＣ電源電圧
Ｖｃｃに変換するＤＣ−ＤＣコンバータである。

【００２９】図２には、バスコントローラ１３の具体的
構成の一例が示されている。このバスコントローラ１３
は、図示のように、電源切替え回路１３１、リセット信
号発生回路１３２、割り込み信号発生回路１３３、Ｒ−
Ｓフリップフロップ１３５、バス接続／分離回路１３６
によって構成されている。

【００３０】電源切替え回路１３１は、スイッチ回路１
２をオン／オフ制御してＣＰＵ１１への電源Ｖｃｃの供
給を制御するためのものであり、フリップフロップ１３
５がリセットされた時には、スイッチ信号ＳＷ１を
“Ｈ”レベルにしてスイッチ回路１２をオフさせる。一
方、フリップフロップ１３５がセットされた時には、電
源切替え回路１３１は、スイッチ信号ＳＷ１を“Ｌ”レ
ベルにしてスイッチ回路１２をオンさせる。

【００３１】また、フリップフロップ１３５の出力は、
制御信号ＳＷ２としてクロック切替え回路２２に供給さ
れる。クロック切替え回路２２は、フリップフロップ１
３５がリセットされた時にはクロック（ＣＬＫ）の供給
を停止し、フリップフロップ１３５がセットされた時に
はクロック（ＣＬＫ）を供給を開始する。

【００３２】ゲート回路１３４は、信号ＭＩＯ、ＤＣ、
ＷＲがそれぞれ“Ｌ”レベル、“Ｌ”レベル、“Ｈ”レ
ベルに設定されたこと、つまりＣＰＵ１１がＨＡＬＴ命
令を実行しことを認識した時、フリップフロップ１３５
をリセットする。また、フリップフロップ１３５のセッ
トは、割り込み要求（ＩＲＱ）によって行なわれる。

【００３３】リセット信号発生回路１３２は、フリップ
フロップ１３５をリセットするためのゲート回路１３４
の出力に応答し、リセット信号（ＲＥＳＥＴ）をアクテ
ィブにする。また、リセット信号発生回路１３２は、割
り込み要求（ＩＲＱ）に応答してリセット信号（ＲＥＳ
ＥＴ）をインアクティブに設定する。割り込み信号発生
回路１３３は、割り込み要求（ＩＲＱ）に応答して割り
込み信号（ＩＮＴ）を発生する。

【００３４】バス接続／分離回路はＣＰＵバス１０ａと
システムバス１０ｂ間の接続／分離を行うためのもので
あり、ＣＰＵ１１の電源遮断時に周辺回路からＣＰＵ１
１に電流が流れ込まないように、フリップフロップ１３
５がリセットされた時にＣＰＵバス１０ａとシステムバ
ス１０ｂ間を分離する。この分離は、例えば、ＣＰＵ１
１に繋がっているＣＰＵバス１０ａをＧＮＤレベルに固
定することによって行なわれる。この様なＣＰＵ１１へ
の無駄な電流の流れ込み防止は、ＣＰＵ１１の消費電流
を大幅に低減する。また、実際には、ＣＰＵバス１０ａ
のみならず、ＣＰＵ１１に繋がるすべての信号線につい
てＧＮＤレベルに固定することが好ましい。

【００３５】このように構成されバスコントローラ１３
においては、信号ＭＩＯ、ＤＣ、ＷＲがそれぞれ“Ｌ”
レベル、“Ｌ”レベル、“Ｈ”レベルに設定された事が
検出されると、ゲート回路１３４の出力によってリセッ
ト信号（ＲＥＳＥＴ）がアクティブ状態に設定され、ま
たフリップフロップ１３５がリセットされることによっ
てクロック（ＣＬＫ）を停止するための制御信号ＳＷ２
が発生されると共に、電源切替え回路１３１によって電
源スイッチ回路１２をオフするための制御信号ＳＷ１が
発生される。

【００３６】この状態で、割り込み要求（ＩＲＱ）が入
力されると、フリップフロップ１３５がセットされてク
ロック（ＣＬＫ）供給を再開するための制御信号ＳＷ２
が発生され、また電源切替え回路１３１により電源スイ
ッチ回路１２をオンするための制御信号ＳＷ１が発生さ
れる。また、電源スイッチ回路１２をオンしてから一定
時間（例えば１ｍｓ）経過後に、リセット信号（ＲＥＳ
ＥＴ）がインアクティブに設定される。そして、割り込
み信号発生回路１３３から、割り込み信号（ＩＮＴ）が
発生される。

【００３７】次に、図３乃至図５を参照して、図１のポ
ータブルコンピュータにおけるスリーブモードへの移行
動作とそのスリーブモードからの復帰動作について説明
する。

【００３８】まず、図３のフローチャートを参照して、
ＣＰＵ１１の消費電流を低減するために、スリープモー
ドで一時的にそのＣＰＵ１１への電源Ｖｃｃの供給を停
止する場合の動作について説明する。

【００３９】ＣＰＵ１１がアプリケーションプログラム
の実行中に例えばキー入力待ち状態になると、通常、図
３に示すようなＢＩＯＳによる割り込み待ちファンクシ
ョンのルーチンがコールされる。ここでは、まず、ＣＰ
Ｕ１１は、キー入力割り込みの発生の有無を判断し（ス
テップＳ１１）、割り込みが発生した際には割り込み処
理でキーコード読み取り等の処理を実行し（ステップＳ
１２）、その後、アプリケーションプログラムの実行に
戻る。

【００４０】一方、キー入力割り込みが一定時間発生し
なかった場合には、ＣＰＵ１１は、スリープモード設定
条件が成立されたことを認識し、スリープモード設定の
ためのサブルーチンを実行する。ここでは、ＣＰＵ１１
は、まず、その時のレジスタ内容をダイナミックＲＡＭ
（ＤＲＡＭ）１５にセーブする（ステップＳ１３）。次
いで、ＣＰＵ１１は、スリープモード識別フラグを
“１”に設定し、そのスリープモード識別フラグをリア
ルタイムクロック（ＲＴＣ）メモリ１６に格納する（ス
テップＳ１４）。この後、ＣＰＵ１１は動作停止のため
のＨＡＬＴ命令を実行する（ステップＳ１５）。

【００４１】ＣＰＵ１１は、ＨＡＬＴ命令を実行する
と、ＣＰＵ１１が停止状態になったことを通知するため
に、信号ＭＩＯを“Ｌ”、信号ＤＣを“Ｌ”、信号ＷＲ
を“Ｈ”にする。そして、外部から再起動されない限
り、停止状態を維持する。

【００４２】バスコントローラ１３は、これら信号（Ｍ
ＩＯ、ＤＣ、ＷＲ）を監視しており、ＣＰＵ１１がＨＡ
ＬＴ命令を実行したことが分かると、リセット（ＲＥＳ
ＥＴ）信号をアクティブにしてＣＰＵ１１をリセット状
態にする。次に、クロック（ＣＬＫ）の供給を停止し、
そして電源Ｖｃｃの供給を停止する。さらに、バスコン
トローラ１３は、ＣＰＵバス１０ａをＧＮＤレベルに固
定し、周辺回路からＣＰＵ１１への電流の流れ込みを防
止する。このようにして、ＣＰＵ１１は電源Ｖｃｃ供給
が停止されたスリープモード状態となる。

【００４３】この後、バスコントローラ１３は、キーボ
ードコントローラ（ＫＢＣ）１７からのキー入力割り込
みや、図示しないシステムタイマからのタイマ割り込み
等のハードウェア割り込み要求（ＩＲＱ）が発生される
と、ＣＰＵ１１への電源Ｖｃｃの供給を再開し、次いで
クロック（ＣＬＫ）の供給を再開し、この後、ＣＰＵバ
ス１０ａを強制的にＧＮＤに固定している状態から解除
する。以上の処理が終了してから、約１ｍｓウエイト
後、バスコントローラ１３は、リセット信号（ＲＥＳＥ
Ｔ）をインアクティブにする。

【００４４】リセット信号（ＲＥＳＥＴ）がインアクテ
ィブになると、ＣＰＵ１１は動作を開始して図４のルー
チンを実行する。この図４のルーチンは、初期状態に強
制設定するためのリセットスイッチが投入された時や、
電源投入時に実行されるものと同一のルーチンである。

【００４５】この図４のルーチンでは、まず、ＣＰＵ１
１は、リアルタイムクロック（ＲＴＣ）メモリ１５に格
納されているスリープモード識別フラグの内容をチェッ
クする（ステップＳ２１）。スリープモード識別フラグ
が“０”の場合には、スリープモードからの復帰ではな
く、システムの電源投入またはリセットスイッチの投入
による通常のシステム起動であるので、ＣＰＵ１１はブ
ートストラップ処理を実行する（ステップＳ２２）。

【００４６】一方、スリープモード識別フラグが“１”
の場合にはスリープモードからの復帰であるので、ＣＰ
Ｕ１１は、リアルタイムクロック（ＲＴＣ）メモリ１５
のスリープモード識別フラグを“０”に書き替え（ステ
ップＳ２３）、その後、退避したレジスタ内容をダイナ
ミックＲＡＭ（ＤＲＡＭ）１５からロードしてレジスタ
内容を元に戻す（ステップＳ２４）。そして、ＣＰＵ１
１は、図３で説明したキー入力割り込みチェック処理
（ステップＳ１１）に移行し、これによってスリープモ
ード設定前の状態に戻る。

【００４７】このように、この実施例のスリープモード
機能は、ＣＰＵ１１をリセットした状態でＣＰＵ１１へ
の電源Ｖｃｃの供給を停止し、その電源Ｖｃｃの供給停
止によってＣＰＵ１１の消費電流を低減している。

【００４８】図５には、以上説明したスリープモード動
作の動作タイミングが示されている。図示のように、通
常モードからスリープモードに移行する際には、ＣＰＵ
１１によってＨＡＬＴ命令が実行された後、リセット
（ＲＥＳＥＴ）信号がアクティブにされ、これによって
ＣＰＵ１１をリセットした状態でクロック（ＣＬＫ）が
停止され、そしてＣＰＵ１１への電源Ｖｃｃもオフされ
る。

【００４９】また、スリープモードから通常モードに復
帰する際には、ハードウェア割り込み要求（ＩＲＱ）が
発生された後、まず、ＣＰＵ１１への電源Ｖｃｃがオン
されて、クロック（ＣＬＫ）の供給が再開され、その後
リセット（ＲＥＳＥＴ）信号がインアクティブにされ、
これによってＣＰＵ１１のリセット状態が解除される。
次に、図６を参照して、バスコントローラ１３の他の具
体的構成の一例を説明する。

【００５０】図２のバスコントローラ１３は、ＨＡＬＴ
命令の実行によって出力されるコントロール信号により
ＣＰＵ１１がクロック停止可能な状態になったことを認
識したが、この図６のバスコントローラ１３´は、ＣＰ
Ｕ１１から発行される通知に基づいて、ＣＰＵ１１が電
源停止可能な状態になったことを認識する構成である。

【００５１】すなわち、バスコントローラ１３´は、ゲ
ート回路１３４の代わりに、デコーダ２０１とレジスタ
２０２を備えている。デコーダ２０１は、ＣＰＵ１１か
ら電源停止可能な状態になったことの通知が発行された
際、それを解釈してレジスタ２０２にその通知データを
セットする。レジスタ２０２に通知データがセットされ
ると、リセット信号発生回路１３２によってリセット
（ＲＥＳＥＴ）信号がアクティブにされ、またフリップ
フロップ１３５がリセットされることにより電源Ｖｃｃ
をオフするための制御信号ＳＷ１が発生される。

【００５２】このような構成のクロック制御回路１３´
を使用すれば、ＣＰＵ１１がたとえＨＡＬＴ命令を実行
しなくても、ＣＰＵ１１が電源停止可能状態になったこ
とを認識することが可能となる。

【００５３】以上説明したように、この実施例のポータ
ブルコンピュータにおいては、ＣＰＵ１１をリセットし
た状態でそのＣＰＵ１１への電源Ｖｃｃをオフしている
ので、ＣＰＵ１１がその電源供給の停止によって誤動作
するといった事態を防止できる。また、通常のスリープ
モードのようにクロック（ＣＬＫ）の周波数を低下させ
るのではなく、ＣＰＵ１１の電源Ｖｃｃをオフしている
ので、消費電力を大幅に低減できるようになる。

【００５４】さらに、ＣＰＵ１１をリセットする際には
そのＣＰＵ１１のレジスタ内容が退避され、この退避さ
れたレジスタ内容は電源Ｖｃｃの供給が再開されてリセ
ットが解除された際に復帰される。このため、電源Ｖｃ
ｃをオフする前の状態からＣＰＵ１１を動作開始させる
ことができ、ＣＰＵ１１の正常動作を確実に保証するこ
とができる。

【００５５】なお、このようなＣＰＵ１１に対する電源
制御方式は、内部発振器を持つＣＰＵのスリープモード
機能の実現に特に適しているが、内部発振器をもたず外
部クロックに同期して動作するＣＰＵに適用しても同様
にして誤動作を招くこと無く消費電力を低減できること
はもちろんである。

【００５６】また、この実施例では、ＣＰＵ１１がスリ
ープモードから復帰したのかあるいはシステム全体の電
源が投入されたのかを識別するためにスリープモード識
別フラグをＣＰＵ１１によってソウトウェア的に設定し
たが、例えば、バスコントローラ１３内にフリッフロッ
プ等を用意し、このフリッフロップにスリープモード識
別フラグをハードウェア的に設定することも可能であ
る。

【００５７】さらに、この実施例では、ＣＰＵ１１の電
源Ｖｃｃをオフするだけでなく、クロック（ＣＬＫ）の
供給も停止するスリープモードを説明したが、電源Ｖｃ
ｃだけをオフしてもよい。

【００５８】

【発明の効果】以上のように、この発明によれば、ＣＰ
Ｕの動作を保証した状態でＣＰＵの電源をオフするスリ
ープモード機能を実現できるようになり、消費電力を充
分に低減することが可能となる。

【図面の簡単な説明】

【図１】この発明の一実施例に係るポータブルコンピュ
ータのシステム構成を示すブロック図。

【図２】同実施例のシステムの設けられているバスコン
トローラの具体的構成の一例を示すブロック図。

【図３】同実施例のシステムにおけるスリープモードへ
の移行動作を説明するフローチャート。

【図４】同実施例のシステムにおけるスリープモードか
らの復帰動作を説明するフローチャート。

【図５】同実施例のシステムの動作タイミングを示すタ
イミングチャート。

【図６】同実施例のシステムの設けられているバスコン
トローラの具体的構成の他の例を示すブロック図。

【符号の説明】

１１…ＣＰＵ、１２…電源スイッチ回路、１３…バスコ
ントローラ、１４…ＲＯＭ、１５…ダイナミックＲＡ
Ｍ、１６…リアルタイムクロック、１７…キーボードコ
ントローラ、２１…クロック発振器、２２…クロック切
替え回路、１３１…電源切替え回路、１３２…リセット
信号発生回路、１３３…割り込み信号発生回路、１３４
…ゲート回路、１３５…フリップフロップ。

Claims (1)

【特許請求の範囲】
1. 【請求項１】 ＣＰＵと、このＣＰＵにシステムバスを
   介して結合される周辺回路とを有するデータ処理装置に
   おいて、 前記ＣＰＵの電源をオン／オフするスイッチ手段と、 前記ＣＰＵをスリープモードに設定するための所定のモ
   ード設定条件の成立の有無を判別し、条件成立時に前記
   ＣＰＵのレジスタ内容を退避する手段と、 前記ＣＰＵのレジスタ内容が退避された際、前記スイッ
   チ手段を制御して前記ＣＰＵの電源をオフする手段と、 前記ＣＰＵの電源がオフされた際に前記システムバスを
   介して前記周辺回路から前記ＣＰＵへ流れ込む電流を遮
   断する手段と、 前記ＣＰＵへの割り込み要求に応答して、前記スイッチ
   手段を制御して前記ＣＰＵの電源をオン状態に再設定す
   る手段と、 前記ＣＰＵの電源がオン状態に再設定された際、前記退
   避したレジスタ内容を前記ＣＰＵに復帰する手段とを具
   備し、 前記ＣＰＵをリセットした状態で前記ＣＰＵの電源を一
   時的にオフすることを特徴とする電源制御方式。