JP2001158310A - 自動車用コンピューター・システムにおけるエンジン始動管理 - Google Patents

Abstract

(57)【要約】 【課題】 揮発性ランダム・アクセス・メモリーの記憶
内容を保存しながら、エンジンが始動中に車両のコンピ
ューター・ベースのシステムをシャットダウンする効率
的で安全な方法を提供する。 【解決手段】 メイン・プロセッサー・ボード10の外部
低電力マイクロプロセッサーは、電力需要を減少させる
ためメイン・プロセッサー・ボード10に複数の制限電圧
を供給する主電圧レギュレーター27をオフにする。メイ
ン・プロセッサー・ボード10は、所定の周辺機器の状態
を揮発性ＲＡＭ15に保存し、その機器をオフにする。メ
イン・プロセッサー13は、低電力マイクロプロセッサー
からの起動信号を待つ状態であるサスペンド・モードに
移行する。二次電圧レギュレーター50は、主電圧レギュ
レーター27がオフとなったとき、揮発性ＲＡＭ15に電力
を供給するためオンとなる。

Description

【発明の詳細な説明】

【０００１】本出願は、1999年7月14日になされた、名
称が“Power Management Fault Strategy for Automoti
ve Multimedia System”である係属中の米国特許出願09
/353,604号及び、1999年7月14日になされた、名称が“P
ower Management for Automotive Multimedia System”
である係属中の米国特許出願09/353,685号に関連してお
り、ここでは両者が引用により本明細書に組み込まれ
る。

【０００２】

【発明の属する技術分野】本発明は、概略的には自動車
用マルチメディア／パーソナル・コンピューター・シス
テムに電力を供給するための方法及び装置に関し、より
具体的には、エンジン始動中に揮発性ＲＡＭに電力を供
給するためのシステムに関する。

【０００３】

【従来の技術】携帯演算装置においては、電力管理は重
要な課題である。これは、バッテリー容量が限られ電流
値が厳しく制限される自動車において、特に当てはま
る。より大きなマイクロプロセッサーの使用及び、より
多数の周辺機器の使用により、マイクロプロセッサーを
ベースとしたシステムがより高性能になるにつれ、電力
需要が増大している。内燃機関及びオルタネーターを持
つ車両において、電力発生量は大きな困難なしに作動す
るのに充分なものとなり得る。他の動力源を用いる車両
や、エンジン停止中の内燃機関車両においては、マルチ
メディア／ＰＣシステムの電流消費（通常作動状態の電
流及び静止電流の両方）における顕著な限界が生じるこ
とがあり得る。

【０００４】車両内部における電力需要は、車両を始動
する際に最大であるのが一般的である。始動モーター
は、バッテリーの電力発生能力全体を必要とする可能性
があり、それにより、バッテリー電圧を、電気装置の安
全動作のために必要な最小電圧よりも低い値まで低下さ
せてしまう（電圧低下（brown out）状態として知られ
ている）。この負荷ピーク中に、バッテリー電圧低下の
結果として、作動中の電気装置が損傷したり、揮発性ラ
ンダム・アクセス・メモリー（ＲＡＭ）に記憶された重
要なデータを失ったりする恐れがある。重要なデータの
消失は、装置に対して、機能しない状態になることや、
適切な機能を果たせる様に再設定する余分な時間を浪費
することを、余儀なくさせる恐れがある。

【０００５】従来電気装置は、エンジン始動の間の主バ
ッテリー電圧の消失に対処するため二次バッテリーの様
な電力を使用してきた。バッテリー電圧が降下すると、
継続した機能を行わせ、また保存データーの消失を防ぐ
ために、二次バッテリーが装置に供給される最小電圧を
維持する。これに伴う問題は、余分な二次バッテリーが
高価である可能性があること、及び、二次バッテリーの
収容空間のため、車両内部に余分な空間が必要となる、
ことである。

【０００６】電気装置は、電力消失に対して極めて素早
く対応可能でなければならない。その装置は、エンジン
が実際にクランキングを開始しバッテリー電圧が降下す
る前に、1000分の１秒単位の時間内でいかなる重要なデ
ーターも保護及び保存が可能でなければならない。殆ど
のマルチメディア／ＰＣベースのシステムは、素早いシ
ャットダウンやバッテリー電圧の突然の消失への対応を
する様には設計されていないプロセッサーを用いている
ので、現状の技術には限界がある。

【０００７】

【発明が解決しようとする課題】本発明は、揮発性ラン
ダム・アクセス・メモリーの記憶内容を保存しながら、
エンジン始動中に車両のコンピューター・ベースのシス
テムをシャットダウンする効率的で安全な方法を提供す
ることを目的とする。

【０００８】

【課題を解決するための手段】本発明の一つの観点にお
いて、プロセッサーをベースとする電子システム中の揮
発性ＲＡＭに電力を供給するための電力管理システム
が、エンジンを持つ車両に組込まれる。上記車両は、上
記エンジンの始動状態を検知するためのエンジン・クラ
ンキング信号と主電力源を含む。上記システムは、情報
処理を実行するためのメイン・プロセッサー・ボードを
含む。上記メイン・プロセッサー・ボードは、上記エン
ジン・クランキング信号のための入力部を含み、また上
記メイン・プロセッサー・ボードは上記揮発性ＲＡＭと
接続されるか、あるいはそれを含む。

【０００９】上記電力管理システムはまた、車両インタ
ーフェイス、ユーザー入力及び、複数の周辺機器の全体
的な電力管理の、リアルタイム処理を実行するための車
両入力／出力プロセッサー・ボードを含む。該入力／出
力プロセッサー・ボードは、上記メイン・プロセッサー
・ボードと接続され、また上記エンジン・クランキング
信号のための入力部を含む。

【００１０】上記電力管理システムはさらに、上記メイ
ン・プロセッサー・ボードに電力を供給するための主電
圧レギュレーターを含む。該主電圧レギュレーターは、
主入力電圧に応じて主制限出力電圧を生成する。上記主
電圧レギュレーターはまた、上記入力／出力プロセッサ
ー・ボード及び上記主電力源と接続されている。上記電
力管理システムはさらに、少なくとも上記エンジンの始
動中に電力を供給するよう上記揮発性ＲＡＭと接続され
た二次電圧レギュレーターを含む。上記二次電圧レギュ
レーターは、二次入力電圧に応じて二次制限出力電圧を
生成しかつ上記主電力源と接続されている。

【００１１】上記主電圧レギュレーターは、上記主入力
電圧が主電圧幅内にある限り、上記主制限出力電圧を供
給する。上記二次電圧レギュレーターは、クランキング
中に主電源電圧が降下したとき上記ＲＡＭに電力を供給
できる様に、上記二次入力電圧が上記主電圧幅よりも低
い電圧値を含む二次電圧幅内にある限り、上記二次制限
出力電圧を供給する。

【００１２】上記メイン・プロセッサー・ボードは、上
記エンジン・クランキング信号を検知し、上記メイン・
プロセッサー・ボードにより制御される所定の機器がシ
ャット・ダウンされた状態であるサスペンド・モードに
移行する。上記所定機器がシャット・ダウンされると
き、エンジンが始動され上記主電源電圧が回復した後の
復帰のため、上記メイン・プロセッサー・ボードが、上
記メイン・プロセッサー・ボード自身により制御される
全ての機器の最新状態を上記揮発性メモリー中に保存す
る。

【００１３】

【発明の実施の形態】図１を参照すると、メイン・プロ
セッサー・ボード10は、ビデオ・プロセッサー・カード
11及び車両の入力／出力プロセッサー（vehicle input/
output processor、略してＶＩＯＰ）ボード12に接続さ
れている。メイン・プロセッサー・ボード10は、例えば
Intel（登録商標） Celleron（商標）プロセッサーから
構成され得る複雑命令セット演算（complex instructio
n set computing略してＣＩＳＣ）プロセッサー13を含
む。サポート・チップ・セット14はプロセッサー13に接
続され、特にマイクロプロセッサー13と共に機能する様
に適応されている。サポート・チップ・セット14は１つ
又はそれより多い集積回路とすることが出来、好ましく
はIntel Banister Bridgeのノース・ブリッジ及びサウ
ス・ブリッジからなることとし得る。

【００１４】チップ・セット14はプロセッサー13と種々
の他の装置との間のインターフェースとなり、またプロ
セッサー13に対する局所的な電力管理を行う。サポート
・チップ・セット14は、ＤＲＡＭメモリー15を制御する
ためのＤＲＡＭメモリー制御器を含む。チップ・セット
14はまた、ハードディスク・ドライブ16やＣＤ−ＲＯＭ
ドライブ17のような、大容量記憶装置のインターフェイ
ス制御器も含んでいる。プロセッサー13は、主利用プロ
セッサーであり、ハードディスク・ドライブ16及び／又
はＣＤ−ＲＯＭドライブ17に含まれるオペレーティング
・システム・ソフトウェアやアプリケーション・プログ
ラムを実行する。

【００１５】時刻（time of day、略してＴＯＤ）ユニ
ット18は、チップ・セット14と接続され、一般的な態様
で時刻を把握する。車両バッテリー（不図示）からの電
流を扱う微小静止電流レギュレーターが、メイン・プロ
セッサー・ボード10の電力がオフである場合でも、ＴＯ
Ｄユニット18の作動を維持するために、設けられている
のが好ましい。

【００１６】チップ・セット14は、以下に述べるよう
に、ＶＩＯＰ12から数種の制限された電圧を受ける。チ
ップ・セット14は制限電圧の制御を補助し、自身の一般
的な電力管理方法に従いプロセッサー13とＤＲＡＭ15に
電力を供給する。メイン・プロセッサー・ボード10はさ
らに、ＶＩＯＰ12から供給されない値の制限電圧を作る
ために、チップ・セット14により駆動されるコア電力供
給部19を含んでも良い。

【００１７】スーパー入出力（Ｉ/Ｏ）インターフェイ
ス20は、チップ・セット14と接続されまたＶＩＯＰ12と
接続されるシリアル通信ポートＣＯＭ1を与える。シリ
アル接続リンクは、プロセッサー13とＶＩＯＰ12との間
で、電力管理に関するメッセージ及び、入出力データと
制御信号に関するメッセージを、伝達する。

【００１８】メイン・プロセッサー・ボード10は、ＢＩ
ＯＳユニットなどの不図示で周辺機器である他の一般的
な装置及びＩＳＡ,ＰＣＩ及びＵＳＢインターフェイス
などの標準バス・インターフェイスを含む。ビデオ・カ
ード11は、例えばＰＣＩ拡張スロットに接続されても良
い。ビデオ・カード11は、ＶＩＯＰ12の制御下で、外部
レギュレーター22により電力供給されるディスプレイ21
へ接続されるビデオ出力部を含む。

【００１９】ＶＩＯＰ12は、例えば読出専用メモリー
（read-only memory、略してＲＯＭ）26に格納されたプ
ログラム命令を実行する省電力マイクロプロセッサー25
を含む。省電力マイクロプロセッサー25は、例えばMoto
rola 68 HC 912プロセッサーなどの自動車用に使用され
る場合が多い形式の低電力プロセッサーからなるものと
することが出来る。プロセッサー25の基本的な役割は、
切替形及び非切替形の制限電圧出力を複数持つ主電力レ
ギュレーター27を制御することである。例えば、３．３
Ｖ,５Ｖ及び１０Ｖの切替形出力が、３．３Ｖの非切替
形（つまり連続的な）出力と共に、設けられる。これら
の、制限電圧のそれぞれは、メイン・プロセッサー・ボ
ード10に供給され、そしてそれらの電圧を使用するチッ
プ・セット14を含む各種装置に分配される。これらの電
圧は、マイクロプロセッサー13を作動させるため、記憶
内容を更新そしてそれにアクセスするのにメモリー15に
電力を与えるため、そして、チップ・セット14そのもの
の各部に電力を与えるために、使用される。加えて、電
力が、ハードディスク・ドライブ16、ＣＤ−ＲＯＭ17及
びＴＯＤユニット18に直接供給されても良い。主電圧レ
ギュレーター27は、主バッテリー電圧Ｖbatを受ける主
電力入力部において、好ましくは約９Ｖと２８Ｖとの間
の主入力電圧範囲内で機能するはずである。

【００２０】主電圧レギュレーター27はまた、メイン・
プロセッサー・ボード10及びＶＩＯＰ12から離れた位置
にある周辺装置に制限電圧を供給する場合もある。例え
ば、別個の遠隔モジュールには、主電圧レギュレーター
27からＧＰＳ用電力（ＧＰＳＰＷＲ）及び送受信電力
（ＸＣＶＲ ＰＷＲ）をそれぞれ受けるＧＰＳ受信機及
び無線データ送受信器が、含まれ得る。

【００２１】ＶＩＯＰ12は、メイン・プロセッサー・ボ
ード10上のＲＡＭ15と接続された二次電圧レギュレータ
ー50を含む。二次電圧レギュレーター50は、４Ｖと２８
Ｖの間の二次入力電圧幅（Ｖbat）内で動作するが、し
かしエンジンのクランキング中には常時機能することが
可能であるべきである。二次電圧レギュレーター50は、
主電圧レギュレーター27と並列とすることが出来、また
メイン・プロセッサー・ボード10上のＲＡＭ15に直列に
接続されることも可能である。二次レギュレーター50の
主要な機能は、エンジン始動中に記憶内容を維持するた
めＲＡＭ15に３．３ボルトの二次制限電圧出力を供給す
ることである。

【００２２】二次電圧レギュレーター50は、複数の方法
にて作動され得る。好ましい実施形態においては、バッ
テリー電圧（Ｖbat）が主電圧レギュレーター27の主入
力電圧幅の最小値を下回る値（例えば９Ｖより小さい
値）まで降下したときに、二次電圧レギュレーター50が
自動的に作動する。二次電圧レギュレーター50の別の作
動方法は、車両のクランキング信号52の直接の制御下
で、オンとオフを切替えることである。車両のクランキ
ング信号52は、エンジン制御器やイグニション・スイッ
チによって生成され得る。二次電圧レギュレーター50の
別の作動方法は、ＲＡＭ15に対する定常電源として常に
レギュレーターに電力供給することである。このような
方法で二次電圧レギュレーター50を作動させることによ
り、主電圧レギュレーター27がすでにＲＡＭ15に電力を
供給しているという事実が示すシステムの通常動作状態
の際に、ＲＡＭ15が電力を失わないことを保証するが、
それは電力の浪費である。

【００２３】図２は、好ましい実施態様のための、バッ
テリー電圧（Ｖbat）、主電圧レギュレーター27及び二
次電圧レギュレーター50の時間的な関係を示す。図２
（a）に示されているように、車両クランキング信号52
は時間ｔ１において立ち上がり状態へ移行する。時間ｔ
２において、エンジンがクランキングを開始し、図２
（b）に示すように主バッテリー電圧が降下する。クラ
ンキング信号52とエンジンの実際のクランキングの間に
は、スターター・モーターを締結するスターター・ソレ
ノイドを励起し、エンジンをクランキングするのに充分
な電流の生成により引き起こされる、時間ｔ１から時間
ｔ２までの遅延が生じる。クランキング中に主バッテリ
ー電圧が降下すると、主電圧レギュレーター27の主制限
電圧出力は、時間ｔ３（図２（c）参照）において、そ
の最小レベルよりも低い値に降下し、二次制限電圧出力
は同時に、ＲＡＭ記憶内容を維持するため３．３Ｖ（図
２（d）参照）まで上昇する。エンジン始動後主バッテ
リー電圧が上昇すると、主制限出力電圧は、時間ｔ４に
おいて適切なレベルの出力電圧まで高まることになり、
その一方で二次制限出力電圧は最小値まで降下する。

【００２４】ＶＩＯＰ12は、マイクロプロセッサー25に
対しメイン・プロセッサー・ボード10のＣＯＭ1ポート
とマイクロプロセッサー25が通信するシリアル・ポート
接続を提供するために、物理的なインターフェイス28を
含む。マイクロプロセッサー25は、ユーザーにより操作
されるオン／オフ・スイッチ30に応答してマルチメディ
ア・システムを使用状態にすべき時期を示すパワー・ボ
タン信号及び、主利用プロセッサー13を再起動させるリ
セット信号を発する。チップ・セット14は、チップ・セ
ット14の電力管理ロジックが自身が動作中のサスペンド
電力状態を特定する、識別可能な３つの信号ＳＵＳ
Ａ，ＳＵＳ Ｂ及びＳＵＳ Ｃを発する。

【００２５】マイクロプロセッサー25はまた、車両が電
力被供給状態か非電力被供給状態であるかを特定するた
めに、イグニション・スイッチ31からの信号を受信す
る。イグニション・スイッチ31とオン／オフ・スイッチ
30の状態に基づいて、マイクロプロセッサー25及びマイ
クロプロセッサー13はそれぞれ主利用プロセッサー13及
びチップ・セット14に対する適切な電力供給状態を決定
する。マイクロプロセッサー13及びチップ・セット14の
最新状態及び次に要求される状態に応じて、マイクロプ
ロセッサー25は、正常な状態がチップ・セット14により
実行されていたことを確認したり、シリアル通信リンク
を介して別の状態を命令したり、あるいはメイン・プロ
セッサー・ボード10に異なる制限電圧を与えるために電
力制御レギュレーター27の状態を切り替えたりすること
が出来る。また種々のスイッチや他の入力の状態に基づ
いて、マイクロプロセッサー25が、適切にディスプレイ
21に電力を与えるために、外部レギュレーター22のオン
とオフの切り替えを制御する場合がある。

【００２６】マイクロプロセッサー25及びマイクロプロ
セッサー13も、エンジン制御プロセッサー又はイグニシ
ョン・スイッチ31のいずれかにより生成され得る車両ク
ランキング信号52を受信する。車両クランキング信号52
は、運転者がエンジン始動を意図していることを特定す
る。始動モーターが実際に回転を始めるまで（例えばイ
グニション・スイッチが始動位置まで回された後の約14
msは）、主バッテリー電圧は降下しない。車両クランキ
ング信号52は、車両クランキング信号52をマイクロプロ
セッサー25が使用出来る信号に、例えば０から５ボルト
のＴＴＬレベルの信号に変換する車両クランキング信号
バッファー回路53により、処理される。車両クランキン
グ信号52がマイクロプロセッサー25により受信された
後、それは即座にメイン・プロセッサー・ボード10上の
マイクロプロセッサー13に送信される。車両クランキン
グ信号52は、マイクロプロセッサー25の低電力モードへ
の移行と、マイクロプロセッサー13のサスペンド・モー
ドへの移行を引き起こす。低電力モードは、以下の状態
に特徴付けられる。すなわち、ＶＩＯＰボード上で制御
される、又はその上に位置する全ての機器が、主電圧レ
ギュレーター27からの全切替電圧を含めてシャットダウ
ンされ、そして、マイクロプロセッサー25は待機モード
にあり、待機モードにおいて、マイクロプロセッサー25
は、自身の通常動作の再開が可能となるオフ状態（つま
り、クランキングが終了した状態）へクランキング信号
が移行するまで、そのクランキング信号52を監視する。
マイクロプロセッサー13のサスペンド・モードは、以下
の状態に特徴付けられる。すなわち、周辺機器、ＣＤ−
ＲＯＭドライブ、ハードディスク・ドライブなどの所定
の装置はシャットダウンされ、そして、マイクロプロセ
ッサー13とチップ・セット14は、サスペンド状態、例え
ばＳ３つまりＡＣＰＩ仕様において定義されたＲＡＭに
対するサスペンド状態にある。

【００２７】マルチメディア・システム用電力管理方法
の動作を、図３の状態図と組み合わせて以下に説明す
る。何らかの電力が供給される前には、マルチメディア
・システムは非電力供給状態40をとる。非電力供給状態
40において、主バッテリーの電力は切断されており、全
てのユニットはオフ状態である。電力が供給されると、
マルチメディア・システムはスリープ状態41に移行す
る。スリープ状態41は、以下の状態で特徴づけられる。
つまり、イグニション・スイッチがオフ、ＶＩＯＰユニ
ットがスリープ状態、主マイクロプロセッサー及びチッ
プ・セットがオフ状態、ディスプレイがオフ状態、遠隔
無線ユニット及びＧＰＳユニットがオフ状態、ＣＤ−Ｒ
ＯＭユニットがオフ状態、そして、ディスプレイのバッ
クライト（バックライトとは液晶ディスプレイの背景照
明で、ユニットそのものがオフであっても微光状態の間
車両のダッシュボードの全体的なパネル照明を行うこと
が要求される）がオフ状態、である。スリープ状態41の
間に、ヘッドランプなどの車両の外部照明がオンにされ
た場合には、ディスプレイに対してバックライト用電力
を供給するのが望ましい。それで、ライト・オンの状態
が、ＶＩＯＰユニットが起動されディスプレイに対する
バックライト用電力を制御可能な電力節約状態42への移
行を起こす。ライトがオフされると、スリープ状態41へ
戻る移行が起こされる。

【００２８】車両のイグニションがオンになると、マル
チメディア・ユニットそのもののパワー・ボタンのオン
／オフ状態に依存して、スリープ状態41からの移行がな
されることになる。パワー・ボタンがオフの場合は、ス
タンバイ＋状態43への移行が行われる。パワー・ボタン
がオンの場合は、完全電力供給状態44への移行が行われ
る。

【００２９】ＶＩＯＰのメッセージに自身を応答させな
くする主マイクロプロセッサーのエラー又はロックアッ
プ状態により起こされるシャットダウン中には、他のい
かなる状態からもスリープ状態41への移行がなされ得
る。その場合には、主マザーボード10へ切替えられてい
た全ての電力をＶＩＯＰプロセッサーが遮断し、それに
よりスリープ状態41へ初期化する。

【００３０】電力節約状態42は、以下の状態により特徴
づけられる。つまり、イグニション・スイッチがオフ、
ＶＩＯＰユニットが起動状態、主利用プロセッサー及び
チップ・セットがディスクへのサスペンド状態（Intel
Celleronチップ・セット／ＡＣＰＩ仕様ではＤ３状態に
相当）、ディスプレイがオフ状態、遠隔無線ユニット及
びＧＰＳユニットがオフ状態、ＣＤ−ＲＯＭユニットが
オフ状態、そして、ディスプレイのバックライトが車両
の状態（ヘッドライトなど）に応じてオン又はそうでな
い状態、である。イグニション・スイッチが入ったとき
には、マルチメディア・ユニットそのもののパワー・ボ
タンのオン／オフ状態に応じて、電力節約状態42からの
移行が行われることになる。パワー・ボタンがオフのと
きには、スタンバイ＋状態43への移行が行われる。パワ
ー・ボタンがオンのときには、完全電力供給状態44への
移行が行われる。スタンバイ＋状態43は、以下の状態に
より特徴づけられる。つまり、イグニションがオン状
態、ＶＩＯＰユニットが起動状態、メイン・プロセッサ
ーとチップ・セットがオン状態、ディスプレイがオフ状
態、遠隔無線ユニットがオフ状態、ＧＰＳユニットがオ
ン状態、ＣＤ−ＲＯＭユニットがオフ状態にあり、そし
てディスプレイのバックライトが他のランプの状態に依
存している。スタンバイ＋状態43にある間には、パワー
・ボタンのオン操作、マルチメディア・システムの他の
いずれかのボタンの適切な操作、又は、ＣＤオーディオ
・ディスクの様なメディアの挿入に応じて、完全電源供
給状態44に移行され得る。スタンバイ＋状態43にある間
にイグニション・スイッチがオフになった場合、スタン
バイ状態45への移行がなされる。

【００３１】スタンバイ状態45は、以下の状態により特
徴づけられる。つまり、イグニションがオフ状態、ＶＩ
ＯＰユニットが起動状態、主マイクロプロセッサーとチ
ップ・セットがＲＡＭに対するサスペンド状態（Intel
Celleronの電力管理ロジックではＳ３状態に相当）での
スリープ状態、ディスプレイがオフ状態、遠隔無線ユニ
ット及びＧＰＳユニットがオフ状態、ＣＤ−ＲＯＭユニ
ットがオフ状態にあり、そしてディスプレイのバックラ
イトが車両のランプに依存している。スタンバイ状態45
にある時に、暗電流の消費量を極めて低く約１００mAと
することが出来る。この電流はかなり低いものの、内燃
機関を始動するため主バッテリーに頼らねばならない車
両において、極めて長時間維持することが許容される値
よりは大きな値である。それで、スタンバイ状態45は、
それが経過した後に電力節約状態42に移行する所定の期
間を検出するために、時刻タイマーの作動を含んでい
る。電力節約状態42においては、主プロセッサー及びチ
ップ・セットがディスクへのサスペンド状態に切り替わ
り、ＤＲＡＭメモリーが継続的に更新される必要がない
ため、電力消費量を約４mAまで低下し得る。

【００３２】クランキング事象中及びその後のマルチメ
ディア・システム用電力管理システムの動作を、図４及
び５に示すフローチャートを組み合わせて説明する。車
両クランキング信号52がマイクロプロセッサー25により
受信されると、ステップ54においてその信号は即座にメ
イン・プロセッサー・ボード10に送信される。ＶＩＯＰ
ボード12は、好ましい実施形態においては、車両クラン
キング信号52をメイン・プロセッサー・ボード10に送信
する役割を持つ。車両クランキング信号52は、専用通信
線を介して、又はボード間の既存の通信線の一つを使用
することにより、送信され得る。車両クランキング信号
52がメイン・プロセッサー・ボード10に送信された後、
ＶＩＯＰマイクロプロセッサー25はステップ56において
それがウェイク・アップ・モードであったかどうかを判
断するためにチェックを行わねばならない。ウェイク・
アップ・モードは、以下の状態により特徴付けられる。
すなわち、メイン・プロセッサー・ボード10に対して通
常動作の開始を指示するために、マイクロプロセッサー
25がメイン・プロセッサー・ボード10にウェイク・アッ
プ信号を送信している。車両クランキング信号52が受信
されたときにマイクロプロセッサー25がウェイク・アッ
プ・モードにある場合、ステップ58においてマイクロプ
ロセッサー25は自身の最新の状態を車載ＲＡＭ中に保存
しなければならない。保存された状態は、ウェイク・ア
ップ・モード中におけるマイクロプロセッサー25の最後
の実行動作を示す。これはマイクロプロセッサー25に対
し、クランキング持続時間中にプロセッサー13を低電力
モードに維持しつつマイクロプロセッサー13のウェイク
・アップを保留すること、及び、クランキング信号52が
終了した際に、中断された時点からの継続、を可能にす
る。多くの場合において、この状態はマイクロプロセッ
サー25の中断された時点からの始動を許容することには
ならないが、その状態が開始するのに良好である場合に
は、無事にウェーク・アップするのに要する移行時間が
短縮されることになる。マイクロプロセッサー25がウェ
イク・アップ・モードでなかった場合には、車両クラン
キング信号52が受信されたときに、又はステップ58にお
いてマイクロプロセッサー25が状態の保存を終了したと
きに、マイクロプロセッサー25はステップ60において低
電力モードに入ることになる。低電力モードは、以下の
状態により特徴付けられる。すなわち、主電圧レギュレ
ーター27が継続つまり非切替電圧を除きオフ、マイクロ
プロセッサー25がスリープ状態、つまりプロセッサーの
機能は果たさないが車両クランキング信号52が終了する
のを待っている状態、全ての周辺機器がシャットダウ
ン、そして、マイクロプロセッサー25により制御される
他のいかなる機器もシャットダウン、である。

【００３３】車両クランキング信号52が終了した後（例
えばイグニション・スイッチが運転位置（run positio
n）に戻った後）、ＶＩＯＰマイクロプロセッサー25
は、ステップ62において車両クランキング信号52が受信
されたときにそれがウェイク・アップ・モードであった
かどうかを判断する。マイクロプロセッサー25がウェイ
ク・アップ・モードであった場合、ステップ64におい
て、保存されていた状態が読み出され、適切であればそ
の保存状態からウェーク・アップ処理が再開される。マ
イクロプロセッサー25がウェイク・アップ・モードでな
かった場合、ステップ66において、ウェイク・アップ・
モード信号をメイン・プロセッサー・ボード10に送信す
ることにより通常のウェイク・アップ・モードが開始さ
れる。

【００３４】図５を参照すると、クランキング信号52を
受信した後、メイン・ボード・マイクロプロセッサー13
は、ステップ70において、自身が制御する各所定の周辺
機器の最新状態をＲＡＭ15内に即座に保存する。その所
定の機器は、その機器の、比較的短い時間にてシャット
・ダウンされ得る可能性（例えば、ＰＣＩインターフェ
イスであれば状態の保存とシャット・ダウンに極めて短
い時間しか必要としない）、電流消費量、及び、マルチ
メディア・システム全体に対するそれらの重要性（つま
りシステムの機能性に対して高い重要度を持つ装置）、
に基づいて選択される。周辺機器には、時間的制約のた
めそれの状態を保存させることが出来ないものもある。
そのような機器もシャット・ダウンされることになる
が、電力消失が生じたことは後で通知される。当然これ
は、電力が復帰したときに、機器が適切に対応するのを
可能にするはずである。機器の状態が保存された後、ス
テップ72においてメイン・ボードは周辺機器をオフ状態
にする。上記機器をオフ状態にすることにより、低電力
という要求を満たし、また上述の低電力状態から機器を
保護する。機器の電力を落した後、ステップ74において
マイクロプロセッサー13はサスペンド・モードに移行す
る。サスペンド・モードは以下の状態により特徴付けら
れる。すなわち、クランキング信号52がオン、メイン・
プロセッサーボードのマイクロプロセッサー13が、ＲＡ
Ｍに対するサスペンド状態（ＡＣＰＩ仕様では状態Ｓ３
として示される）においてスリープ状態、全ての周辺機
器がオフ、ＣＤ−ＲＯＭドライブ17がオフ、そして、ハ
ードディスク・ドライブ16がオフ、である。

【００３５】ＶＩＯＰ12ボードが起動命令シーケンスを
送信するまで、メイン・プロセッサー・ボード10はサス
ペンド・モードに留まる。メイン・プロセッサー・ボー
ド10によりウェーク・アップ命令シーケンスが受信され
ると、マイクロプロセッサー13は、適切な通常動作状
態、つまりスタンバイ状態や節電状態などのうちの一つ
に移行する。ステップ76におけるウェーク・アップによ
り、周辺機器は再度電力供給される。ステップ78におい
て、保存された状態が全て復元される。ステップ80にお
いて、状態を保存していない又はシャット・ダウンが前
もって行われたことを知る必要がある、いかなる他の機
器や他のシステム・アプリケーションにも、前もって行
われたシャット・ダウンが通知される。マイクロプロセ
ッサー13はその後、ステップ82において、Intel Celler
onプロセッサー上に通常見られるオペレーティング・シ
ステムにより制御される通常動作に移行する。

【００３６】

【発明の効果】本発明によれば、揮発性ランダム・アク
セス・メモリーの記憶内容を保存しながら、エンジンが
始動中に車両のコンピューター・ベースのシステムをシ
ャットダウンする効率的で安全な方法を提供することが
出来る。

【図面の簡単な説明】

【図１】本発明の電力管理システムを用いたマルチメデ
ィア・システムを示すブロック図である。

【図２】電力管理システムにおけるクランキング信号と
各電圧値の変化を時系列で示す図である。

【図３】図１におけるシステムの状態遷移を示す状態図
である。

【図４】車両の入力／出力プロセッサー・ボードの動作
を説明するフローチャートである。

【図５】メイン・プロセッサー・ボードの動作を説明す
るフローチャートである。

【符号の説明】

10 メイン・プロセッサー・ボード 12 車両入出力プロセッサー・ボード 13 マイクロプロセッサー 15 揮発性ＲＡＭ 27 主電圧レギュレーター 50 二次電圧レギュレーター 52 クランキング信号

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ディヴィッド ピー．ライト アメリカ合衆国 ミシガン州 48239，レ ッドフォード キンロック 9550 (72)発明者 ジョン フランク コンスタンティン アメリカ合衆国 ミシガン州 48128，デ ィアボーン ハイヴュー 460 (72)発明者 ヴィンセント メシーナ アメリカ合衆国 ミシガン州 48176，セ イリーン イースト ウッド サークル 1408

Claims (1)

【特許請求の範囲】
1. 【請求項１】 エンジンを持ち、該エンジンの始動状態
   を検知するためのエンジン・クランキング信号を含み、
   そして主電力源を持つ、車両に組込まれた、プロセッサ
   ーをベースとする電子システム中の揮発性ＲＡＭに電力
   を供給する電力管理システムであって、 上記エンジン・クランキング信号のための入力部及び、
   上記揮発性ＲＡＭと接続されたメイン・プロセッサーを
   含む、情報処理を実行するためのメイン・プロセッサー
   ・ボードと、 上記メイン・プロセッサー・ボードと接続されそして上
   記エンジン・クランキング信号のための入力部を含み、
   車両インターフェイス、ユーザー入力、及び複数の周辺
   機器の全体的な電力管理の、リアルタイム処理を実行す
   るための車両入力／出力プロセッサー・ボードと、 上記入力／出力プロセッサー・ボードに接続されそして
   上記主電力源と接続され、上記メイン・プロセッサー・
   ボードに電力を供給しかつ主入力電圧に応じて主制限出
   力電圧を生成するための、主電圧レギュレーターと、 二次入力電圧に応じて二次制限出力電圧を生成しそして
   上記主電力源と接続され、少なくとも上記エンジンの始
   動中に電力を供給するよう上記揮発性ＲＡＭと接続され
   た、二次電圧レギュレーターと、を有し、 上記主電圧レギュレーターは、上記主入力電圧が主電圧
   範囲内にあるとき、上記主制限出力電圧を供給し、 上記二次電圧レギュレーターは、上記二次入力電圧が上
   記主電圧幅よりも低い電圧値を含む二次電圧幅内にある
   とき、上記二次制限出力電圧を供給し、 上記メイン・プロセッサー・ボードは、上記エンジン・
   クランキング信号を検知するとともに、上記メイン・プ
   ロセッサー・ボードにより制御される所定の機器がシャ
   ット・ダウンされ、かつ上記メイン・プロセッサー・ボ
   ードが上記揮発性ＲＡＭ中に上記所定機器の最新状態を
   記憶する、サスペンド・モードに移行する、電力管理シ
   ステム。