JP4266357B2 - 車載電子制御装置 - Google Patents

Description

この発明は、車載電子制御装置における無人状態でのタイマ起動制御の改良、特に誤作動による起動が行われないように信頼性向上を図った車載電子制御装置に関するものである。

メインＣＰＵとなるマイクロプロセッサを備えた主制御回路部と、タイマ回路部とによって構成された車載電子制御装置は公知である。
例えば、特許文献１「電子制御装置及び半導体集積回路」によれば、冷却水の予熱制御や燃料の蒸散検出等に対する放置時間検出用のソ−クタイマについて、用途に応じた測定時間及び測定精度で放置時間を計測する広範囲仕様のソークタイマの概念が提示されている。

この発明に関連するその他の公知例として、特許文献２「自動車用エンジン制御装置」によれば、車載バッテリから電源スイッチが閉路したときに動作する電源リレーの出力接点と電源回路を介して給電される中央演算処理装置（ＣＰＵ）において、ＣＰＵが正常動作しているときに発生するパルス信号が正常動作しているときに電源リレーの動作保持を行って、電源スイッチが開路された後にＣＰＵが各種初期化処理を行ってからパルス発生を停止することにより電源リレーの消勢を行う概念が提示されている。
また、この発明に関連して特許文献３「車両用盗難防止装置」によれば、盗難警戒中にモニタ発光素子を点滅させ、その点滅周期を警戒開始からの経過時間の増大に伴って長くする概念が提示されている。

特開２００３−３１５４７４号公報（段落番号０００３〜０００５、要約、図２） 特開平５−１８３１５号公報（要約、図１） 特開平４−１９７８５３号公報（特許請求の範囲、図１）

上記特許文献１による電子制御装置は、電源スイッチとソークタイマの出力信号との論理和出力によって電源リレーを付勢して車載電子制御装置に給電するものであって、ソークタイマの誤作動等によって電源リレーが投入されたままとなり、無人状態で長期間にわたって車載電子制御装置に給電が行われると車載バッテリの過放電を惹起することになる。
また、エンジン停止状態で不用意に車載電気負荷に給電されて、焼損事故をまねく危険性も高く、無人給電に対して無防備な回路構成となっている。

この発明の第一の目的は、不用意な無人状態でのタイマ起動が行われないようにタイマ起動回路の信頼性を向上した車載電子制御装置を提供することである。
この発明の第二の目的は、不用意にタイマ運転時間が延長されることがなく車載バッテリの放電を抑制することができる車載電子制御装置を提供することである。
この発明の第三の目的は、運転者が車両離脱時にタイマ起動モードにあることを認識することが可能なように構成された車載電子制御装置を提供することである。

この発明に係わる車載電子制御装置は、車載バッテリから制御開閉素子を介した主電源回路より給電されて、各種入力センサの動作状態と第一のプログラムメモリの内容とに応動して各種電気負荷を駆動するメインＣＰＵを有する主制御回路部と、上記車載バッテリから副電源回路を介して常時給電され、上記主電源回路が遮断されていた時間を計測し、その時間が所定の目標覚醒時間に達したときに覚醒出力信号を発生して上記主電源回路を上記車載バッテリに接続するタイマ回路部と、を備える車載電子制御装置において、上記タイマ回路部は、計時用クロック信号発生回路が発生するクロック信号を計数して、上記主制御回路部から起動動作指令を受け上記主電源回路が遮断されてからの経過時間を計測する計時用カウンタと、上記目標覚醒時間を格納記憶する覚醒時間設定メモリと、上記計時用カウンタで計測した経過時間が上記覚醒時間設定メモリの目標覚醒時間に到達したときに覚醒出力信号を発生する比較判定出力手段と、上記覚醒出力信号の発生を記憶すると共に該記憶発生時に上記主電源回路と車載バッテリ間に設けられた上記制御開閉素子を閉路する閉路駆動出力を発生する出力論理処理手段と、上記出力論理処理手段の記憶内容を消去する第一，第二のリセット手段とを備え、上記第一のリセット手段は覚醒起動された上記メインＣＰＵによってリセットする強制停止指令手段であり、上記第二のリセット手段は上記覚醒出力信号が発生してから所定時間を経過しても上記第一のリセット手段によるリセットが実行されていないときに作用して、上記タイマ回路部に設けられたリセットタイマが作動して上記出力論理処理手段の記憶をリセットする自己リセット手段となっている。

この発明の車載電子制御装置によれば、閉路駆動出力の発生後の閉路持続期間はメインＣＰＵによって決定されるので、不必要に長時間の給電が行われないことになって車載バッテリの放電を抑制することができる効果がある。また、万一メインＣＰＵによる閉路駆動出力の停止が行われなかった場合には、タイマ回路部がリセットタイマによって自ら閉路駆動出力を停止するので、安全性が向上する効果がある。

実施の形態１．
この発明の実施の形態１の全体構成図を示す図１について説明する。図１において、車載電子制御装置100aは、主制御回路部110aとタイマ回路部120aを主体として構成されている。
まず、車載電子制御装置100aに接続される外部機器として、車載バッテリ101、電源スイッチ102、電源リレーの電磁コイル103aとその出力接点である開閉素子104a、表示機器又はアクチェータ等の各種電気負荷105、各種操作スイッチを含むＯＮ/ＯＦＦ動作の各種入力センサ107、アナログ入力センサ108、発光ダイオードによる表示素子（威嚇表示手段）106などがある。
主制御回路部110aは、マイクロプロセッサであるメインＣＰＵ111a、不揮発フラッシュメモリ等による第一のプログラムメモリ111b、演算処理用のＲＡＭメモリ111cによって構成されている。

メインＣＰＵ111aは、水晶振動子又はセラミック振動子を用いた基準発振器112による基準クロック信号と同期して動作するものである。主電源回路114aは車載バッテリ101から開閉素子104aを介して給電され、主制御回路部110aに対してＤＣ５ＶやＤＣ３．３Ｖのような安定した電圧を供給するようになっている。なお、主制御回路部110aに対しては、ＲＡＭメモリ111cに対するバックアップ用電源としてスリープ電源回路114bが設けられ、この電源回路は開閉素子104aを経由しないで、車載バッテリ101から直接給電されるようになっているが、その消費電力は微小な値となっている。出力インタフェース回路115はメインＣＰＵ111aの出力ポートＤＯと各種電気負荷105との間に設けられ、出力ラッチメモリと多数の出力トランジスタを包含した回路となっていて、上記出力トランジスタのどれかが導通すると導通したトランジスタに接続されている電気負荷105の一つが車載バッテリ101から開閉素子104aを介して給電駆動されるようになっている。

入力インタフェース回路117は各種入力センサ107とメインＣＰＵ111aの入力ポートDI1との間に接続され、ノイズフィルタとデータセレクタを包含した回路となっている。アナログ入力インタフェース回路118はノイズフィルタと多チャンネルＡＤ変換器を包含し、各種アナログ入力信号のデジタル変換値がメインＣＰＵ111aの入力ポートDI2に接続されるようになっている。ウォッチドッグタイマ回路119はメインＣＰＵ111aが発生するパルス列であるウォッチドッグクリア信号ＷＤ１のパルス幅を監視して、このパルス幅が所定値以上になるとリセットパルス信号ＲＳＴ１を発生してメインＣＰＵ111aをリセットして再起動すると共に、ウォッチドッグクリア信号ＷＤ１が正常なパルス列であるときには出力許可信号ＯＵＴＥの論理レベルを「Ｈ」にするようになっている。

タイマ回路部120aは、図３において詳述するとおり、低速・低消費電力の論理回路によって構成されていて、メインＣＰＵ111aが発生する起動動作指令ＳＴ１、動作点検指令ＳＴ２、強制ＯＮ指令ＦＯＮ、強制ＯＦＦ指令ＦＯＦＦによって動作して、点滅表示出力ＦＬＫや第一・第二の駆動出力ＰＷＰ・ＰＷＮを発生するようになっている。副電源回路124は車載バッテリ101から直接給電されて、ＤＣ５Ｖのような安定した電圧をタイマ回路部120aに常時供給するようになっている。トランジスタ126aはタイマ回路部120aが発生する点滅表示出力ＦＬＫから、ベース回路に接続された駆動抵抗126bを介して導通駆動され、コレクタ回路に接続された限流抵抗126cを介して表示素子106を点滅駆動するようになっている。

論理素子127aはタイマ回路部120aが発生する第一の駆動出力ＰＷＰの論理レベルが「Ｈ」であり、タイマ回路部120aが発生する第二の駆動出力ＰＷＮの論理レベルが「Ｌ」であるときに限って論理レベル「Ｈ」となる閉路駆動出力信号を発生し、これがメインＣＰＵ111aのモニタ入力端子ＭＮＴに供給されるようになっている。なお、論理素子127aと等価な動作を行う回路として、ベース抵抗を有するＰＮＰ型トランジスタを用い、トランジスタのエミッタを第一の駆動出力PWPに接続し、ベース回路を第二の駆動出力PWNに接続し、コレクタを駆動抵抗131aに接続するようにしても良い。論理素子127aと等価な動作を行う回路に、ベース抵抗を有するＰＮＰ型トランジスタを用いた場合、電流論理による構成となるため、論理素子127a単体の故障に対する誤動作、第一・第二の駆動出力ＰＷＰ・ＰＷＮが論理レベル「Ｘ」のようなハイ・インピーダンス時の誤動作を防ぐことが可能になる。

トランジスタ130は、一端が車載バッテリ101の正側端子に接続された電源リレーの電磁コイル103aの他端に接続され、電源スイッチ102が閉路されると駆動抵抗132aとダイオード132bの直列回路を介して導通駆動されて電磁コイル103aを付勢して出力接点である開閉素子104aを導通させるようになっている。トランジスタ130はまた、開閉素子104aが導通してメインＣＰＵ111aが動作開始したことに伴って、ウォッチドッグタイマ回路119が発生する出力許可信号ＯＵＴＥから駆動抵抗133aとダイオード133bの直列回路を介して導通駆動されるようになっていて、一旦メインＣＰＵ111aが動作開始すると電源スイッチ102を開路しても開閉素子104aは自己保持動作するようになっている。

インタフェース素子134は電源スイッチ102の開閉動作に応動してメインＣＰＵ111aに反転論理信号ＩＧＳを入力するように接続されていて、メインＣＰＵ111aは電源スイッチ102が開路したことを検出すると、メモリ情報の退避処理等や初期化処理を行ったうえでウォッチドッグクリア信号ＷＤ１の発生を停止する。その結果、ウォッチドッグタイマ回路119の出力許可信号ＯＵＴＥの論理レベルが「Ｌ」となり、トランジスタ130が不動通となって開閉素子104aが遮断される。なお、ウォッチドッグタイマ回路119による出力許可信号ＯＵＴＥに替わって、メインＣＰＵ111aから自己保持用駆動信号ＤＲを発生するようにしても良い。トランジスタ130は更に、論理素子127aの出力から駆動抵抗131aとダイオード131bの直列回路を介して導通駆動されるようになっていて、タイマ回路120aが論理レベル「Ｈ」の第一の駆動出力ＰＷＰと論理レベル「Ｌ」の第二の駆動出力ＰＷＮを発生するとトランジスタ130が導通して開閉素子104aが閉路し、メインＣＰＵ111aの起動が行われるようになっている。

メインＣＰＵ111aがタイマ回路部によって起動されると、タイマ回路部120aの閉路駆動出力である第一の駆動出力ＰＷＰと第二の駆動出力ＰＷＮは停止され、この閉路駆動出力に替わって、メインＣＰＵ111aが発生するウォッチドッグクリア信号の発生周期が所定時間以下であるときに有効となる出力許可信号ＯＵＴＥ、またはメインＣＰＵ111aが発生する自己保持用駆動信号ＤＲによって、電源リレーの動作は維持されるようになっている。
ただし、メインＣＰＵ111aのタイマ回路部による起動後も、閉路駆動出力は持続発生し、タイマ起動による動作の終了に伴って、メインＣＰＵ111aによって出力停止するようにしても良い。

図１の電源回路の動作タイムチャートである図２において、図２(a)に示す電源スイッチ102の閉路（論理レベル「Ｈ」）に伴って、図２(b)で示す開閉素子104aが閉路（論理レベル「Ｈ」）し、図２（ｃ）で示すとおりメインＣＰＵ111aが動作開始する。その結果、メインＣＰＵ111aが発生するパルス列であるウォッチドッグクリア信号ＷＤ１が発生する。ウォッチドッグタイマ回路119は図２（ｄ）で示すとおり出力許可信号ＯＵＴＥを発生する。メインＣＰＵ111aに給電されている期間は、図２(e)で示すとおり点滅表示出力ＦＬＫは停止している。

電源スイッチ102が開路すると、退避運転期間Ｔaを置いて、メインＣＰＵ111aが動作停止し、ウォッチドッグクリア信号ＷＤ１が停止することによって、出力許可信号ＯＵＴＥも停止し、開閉素子104aが開路して、メインＣＰＵ111aへの電源は遮断されるが、タイマ回路部120aは、副電源回路124から常時給電されていて動作を継続しており、メインＣＰＵ111aの指令により点滅表示出力ＦＬＫがＯＮ／ＯＦＦ出力を発生する。なお、退避運転期間Ｔaには、第一のＲＡＭメモリ111cに格納されていた各種学習情報や異常履歴情報等を図示しない不揮発データメモリに格納するなど、車載電子制御装置として必要とされる各種の退避処理を、第一のプログラムメモリ111bの内容に従って実行すると共に、タイマ回路部120aに対して次回の起動動作指令信号ＳＴ１を供給する。なお、メインＣＰＵ111aがエンジン回転停止を感知して、メインＣＰＵ111aからタイマ回路部120aに対して、次回の起動動作指令信号ＳＴ１を供給してもよい。

やがて、図２(f)で示すとおり、タイマ回路部120aが正負の閉路駆動出力ＰＷＰ・ＰＷＮを発生すると、論理素子127aの出力論理レベルが「Ｈ」となり、トランジスタ130が導通して開閉素子104aが閉路することになる。その結果、メインＣＰＵ111aがタイマ回路部によって起動され、出力許可信号ＯＵＴＥを発生してトランジスタ130の導通を維持すると共に、メインＣＰＵ111aからの指令によって閉路駆動出力は停止するようになっている。期間Ｔｄにおいてタイマ起動による動作が完了すると、メインＣＰＵ111aは動作停止し、出力許可信号ＯＵＴＥが停止して開閉素子104aが遮断される。タイマ起動による動作期間ＴｄにおいてメインＣＰＵ111aが次回の起動動作指令ＳＴ１を発生しておれば、やがて同様の動作が行われるが、次回の起動動作指令が与えられていなければ再びタイマ起動されることはない。

図１のタイマ回路部120aの制御ブロック図である図３において、計時用クロック信号発生回路301が発生するクロック信号は第一の分周回路302aによって分周されて、例えば０．１秒周期の第一のクロック信号ＣＬＫ１を発生し、更に第二の分周回路302bによって分周されて、例えば１秒周期の第二のクロック信号ＣＬＫ２を発生し、更に第三の分周回路302cによって分周されて例えば１分周期の第三のクロック信号ＣＬＫ３を発生するようになっている。タイマ起動指令記憶回路303は、例えばセット入力Ｓ１とリセット入力Ｒ１とを有するフリップフロップで構成されていて、メインＣＰＵ111aによる起動動作指令ＳＴ１の発生を記憶するようになっている。

動作点検指令記憶回路304は、例えばセット入力Ｓ２とリセット入力Ｒ２とを有するフリップフロップで構成されていて、メインＣＰＵ111aによる動作点検指令ＳＴ２の発生を記憶するようになっている。論理積素子305はタイマ起動指令記憶回路303の記憶出力と動作点検指令記憶回路304の記憶出力の論理反転出力と第三のクロック信号ＣＬＫ３との論理積出力を発生すると共に、論理積素子306は動作点検指令記憶回路304の記憶出力とタイマ起動指令記憶回路303の記憶出力の論理反転出力と第二のクロック信号ＣＬＫ２との論理積出力を発生し、論理積素子305と306の出力は論理和素子307の入力に接続されている。

計時用カウンタ310は、論理和素子307の出力信号を計数するように構成されていて、タイマ起動指令記憶回路303の記憶出力発生中では第三のクロック信号ＣＬＫ３による低速計数を行うと共に、動作点検指令記憶回路304の記憶出力発生中では第二のクロック信号ＣＬＫ２による高速計数を行うようになっている。タイマ起動時間設定メモリ311にはメインＣＰＵからの設定時間を第三のクロック信号ＣＬＫ３の周期で割った値に相当する定数が格納されている。比較判定出力手段312は計時用カウンタ310の現在値とタイマ起動時間設定メモリ311に格納されている定数とを比較して、両者が一致すると覚醒出力信号ＷＵＰを発生する。出力論理処理手段313は例えばセット入力Ｓ０とリセット入力Ｒ０とを有するフリップフロップで構成されていて、そのセット出力は第一の駆動出力ＰＷＰとなり、リセット出力は第二の駆動出力ＰＷＮとなっている。

論理和素子314は比較判定出力手段312が発生する覚醒出力信号ＷＵＰとメインＣＰＵ111aが発生する強制ＯＮ指令ＦＯＮとの論理和出力によって出力論理処理手段313をセットし、出力論理処理手段313のセット出力によって計時用カウンタ310の現在値は０にリセットされるようになっている。論理和素子315は後述のリセットタイマ316が発生する停止信号ＳＴＯＰとメインＣＰＵ111aが発生する強制ＯＦＦ指令ＦＯＦＦとの論理和出力によって出力論理処理手段313をリセットすると共に、タイマ起動指令記憶回路303と動作点検指令記憶回路304とをリセットするようになっている。
リセットタイマ316は出力論理処理手段313のセット出力の発生に伴って計時を開始し、所定の制限時間が経過すると停止信号ＳＴＯＰを発生して出力論理処理手段313とタイマ起動指令記憶回路303と動作点検指令記憶回路304とをリセットする。

点滅表示出力手段320は第一のクロック信号ＣＬＫ１の発生パルスを計数するカウンタによって構成されている。第一メモリ321には第一の周期Ｔ１が格納され、第一メモリ321はタイマ起動指令記憶回路303がセット出力を発生しているときに選択使用される。第二メモリ322には第二の周期Ｔ２（＞Ｔ１）が格納され、第二メモリ322はタイマ起動指令記憶回路303がリセット出力を発生しているときに選択使用される。比較回路323は点滅表示出力手段320であるカウンタの現在値と第一の周期Ｔ１又は第二の周期Ｔ２とを比較して、比較一致する都度に点滅表示出力手段320であるカウンタの現在値を０にリセットするようになっている。ゲート素子324は点滅表示出力手段320であるカウンタの現在値が１であるときに論理レベル「Ｈ」となる現在値出力ＣＶ１と電源スイッチ102が閉路したときに論理レベル「Ｌ」となる反転論理信号ＩＧＳ（図１参照）とを入力とする論理積素子で構成され、その論理積出力は点滅表示出力ＦＬＫとなっている。

なお、第一のクロック信号ＣＬＫ１の周期が例えば０．１秒であるのに対して、第一メモリ321に格納される第一の周期Ｔ１は例えば２秒に相当する２０、第二メモリ322に格納される第二の周期Ｔ２は例えば３秒に相当する３０となっている。この場合には、タイマ起動指令記憶回路303がセットされて、タイマ回路部による起動待ちの状態にあるときには点滅表示出力ＦＬＫは０．１秒ＯＮ、１．９秒ＯＦＦの動作を繰り返すが、タイマ起動指令記憶回路303がリセットされているときには点滅表示出力ＦＬＫは０．１秒ＯＮ、２．９秒ＯＦＦの動作を繰り返すことになる。但し、電源スイッチ102が閉路されているときにはゲート素子324の作用によって点滅表示出力ＦＬＫは停止して論理レベル「Ｌ」に固定されるようになっている。

図１のメインＣＰＵ111aの前半動作説明用フローチャートである図４と図５において、行程400で車載電子制御装置100aが車載バッテリ101に接続されると、続く行程401ではタイマ回路部120aは動作開始して第二の周期Ｔ２による点滅表示出力ＦＬＫが発生すると共に、主制御回路部110aではスリープ電源回路114bによって第一のＲＡＭメモリ111cの記憶保持が可能な状態になるが、メインＣＰＵ111aはまだ停止状態にある。やがて行程402で電源スイッチ102が投入されると、図３のゲート素子324の作用で点滅表示出力ＦＬＫは停止するが、図１のトランジスタ130が導通して電磁コイル103aが付勢され出力接点104aが閉路して、主制御回路部110aへの給電が開始して、引き続く行程403によってメインＣＰＵ111aが動作を開始する。

行程404aは行程403に続いて作用し、ウォッチドッグクリア信号ＷＤ１や自己保持用駆動信号ＤＲを発生するが、ウォッチドッグクリア信号ＷＤ１の発生に伴って、ブロック404bで示すとおりウォッチドッグタイマ回路119が出力許可信号ＯＵＴＥを発生し、トランジスタ130の導通を維持して、電源スイッチ102が開路しても電磁コイル103aの付勢が行われるようになっている。

行程404aに続いて作用する行程410aでは、反転論理信号ＩＧＳを監視することによって電源スイッチ102が引き続き閉路されているかどうかを判定し、電源スイッチ102が閉路しておれば行程410bへ移行し、開路しておれば行程413bへ移行するようになっている。行程410bではタイマ回路部120aの動作確認テストを行うかどうかを判定し、動作確認テストを行うときには行程411aへ移行し、動作確認テストを行わないときには行程ブロック450aへ移行するようになっている。
なお、行程410bにおける判定は車載電子制御装置100aが例えばエンジン制御装置であればエンジン回転速度が低くてメインＣＰＵ111aに応答性余裕がある時期において略定期的に実施されるものである。

行程411aでは強制ＯＮ指令ＦＯＮを発生し、続く行程412aではモニタ入力端子ＭＮＴを監視することによって、第一・第二の駆動出力が正常動作したかどうかを判定して、動作異常であれば、行程417へ移行し、正常動作すれば行程411bへ移行するようになっている。
行程411bでは強制ＯＦＦ指令ＦＯＦＦを発生し、続く行程412bではモニタ入力端子ＭＮＴを監視することによって、第一・第二の駆動出力ＰＷＰ・ＰＷＮが正常に動作停止したかどうかを判定して、停止異常であれば行程417へ移行し、正常停止すれば行程413aへ移行するようになっている。
なお、強制ＯＮ指令ＦＯＮや強制ＯＦＦ指令ＦＯＦＦに対応したタイマ回路部120aの動作は図３に示すとおりであって、覚醒動作時には第一の駆動出力ＰＷＰが論理レベル「Ｈ」となり、第二の駆動出力ＰＷＮが論理レベル「Ｌ」となることによって、図１の論理素子127aの出力であるモニタ入力信号の論理レベルが「Ｈ」となるようになっている。

行程413aでは動作点検指令ＳＴ２を発生すると共に、動作点検時間よりも若干長い目の時間でタイムアップするタイマ１を起動し、続く行程415aではタイマ１がタイムアップしたかどうかを判定し、タイムアップしておれば行程417へ移行し、タイムアップしていなければ行程415bへ移行する。
行程415bではモニタ入力端子ＭＮＴを監視して、第一・第二の駆動出力ＰＷＰ・ＰＷＮが発生したかどうかを判定し、未発生であれば、行程ブロック450aを経由して再循環して行程415aへ復帰し、覚醒出力信号が発生すれば行程415cへ移行するようになっている。
なお、動作点検指令ＳＴ２の発生に伴って、図３で示す計時用カウンタ310は第二のクロック信号ＣＬＫ２を計数することによって高速動作して、短時間のうちにメインＣＰＵからの設定時間に到達して出力信号ＷＵＰが発生するようになっている。

行程415cでは行程413aで起動されたタイマ１をリセットすると共に、図３におけるリセットタイマ316の設定時間よりも若干長い目の時間に相当する時間でタイムアップするタイマ２を起動する。行程415dではタイマ２がタイムアップしたかどうかを判定し、タイムアップであれば行程417へ移行し、タイムアップしていなければ行程415eへ移行する。行程415eではモニタ入力端子ＭＮＴを監視して第一・第二の駆動出力ＰＷＰ・ＰＷＮが停止したかどうかを判定し、停止していなければ行程ブロック450aを経由して再循環して行程415dへ復帰し、閉路駆動出力が停止すれば行程415fへ移行する。行程415fでは行程415cで起動されたタイマ２をリセットしてから行程ブロック450aへ移行する。

なお、行程415aから行程415fによって構成された行程ブロック415は動作点検監視手段となるものである。
行程417では行程412aによる強制ＯＮ動作不良、行程412bによる強制ＯＦＦ停止不良、行程415aによる時間過大不良、行程415dによる自己リセット時間過大不良等の異常情報が第一のＲＡＭメモリ111cに格納保存されると共に、図示しない表示機器によって異常報知されるようになっている。行程ブロック450aは行程415bや行程415eの判定がＮＯであったとき、または行程415fまたは行程417に続いて作用し、各種入力センサ107とアナログ入力センサ108の状態とに応動して各種電気負荷105を制御するが、この入出力制御の過程では定期的に行程410aへ復帰して電源スイッチ102が開路されていないかどうかを監視するようになっている。

行程413bは行程410aで電源スイッチ102が開路していると判定されたときに作用して、強制ＯＦＦ指令ＦＯＦＦを発生し、もしも行程413aによる動作点検の途中で電源スイッチ102が開路されたような場合には動作点検を停止するようになっている。行程413bに続いて作用する行程ブロック450bでは、図示しないアクチェータ類の原点復帰動作や学習記憶情報の保存退避等の退避処理が行われ、続く行程420では起動動作指令ＳＴ１を発生する。行程421aは行程420に続いて作用し、自己保持駆動信号ＤＲやウォッチドッグクリア信号ＷＤ１の発生を停止してから動作終了行程422へ移行する。なお、行程421aでウォッチドッグクリア信号ＷＤ１が停止すると、ブロック421bで示すとおりウォッチドッグタイマ回路119は出力許可信号ＯＵＴＥを停止し、トランジスタ130が不動通となって出力接点104aが開路することになる。

図１のメインＣＰＵ111aの後半動作説明用フローチャートである図６において、行程500では前記行程420において、起動動作指令ＳＴ１が発生したことに伴って、図３の計時用カウンタ310が第三のクロック信号ＣＬＫ３の計数動作を行い、やがて第一の駆動出力ＰＷＰの論理レベルが「Ｈ」となり、また第二の駆動出力ＰＷＮの論理レベルが「Ｌ」となって、図１における論理素子127aの出力が論理レベル「Ｈ」となることによって、トランジスタ130が導通し、出力接点104aが閉路して主制御回路部110aへの給電が回復する。その結果行程503においてメインＣＰＵ111aの動作が開始し、続く行程504aではウォッチドッグクリア信号ＷＤ１や自己保持用駆動信号ＤＲを発生するが、ウォッチドッグクリア信号ＷＤ１の発生に伴って、ブロック504bで示すとおりウォッチドッグタイマ回路119が出力許可信号ＯＵＴＥを発生し、トランジスタ130の導通を維持して、閉路駆動出力が停止しても電磁コイル103aの付勢が行われるようになっている。

行程504aに続いて作用する行程505では、強制ＯＦＦ指令ＦＯＦＦを発生して、図３の出力論理処理手段313をリセットし、閉路駆動出力である第一の駆動出力ＰＷＰは論理レベル「Ｌ」、第二の駆動出力ＰＷＮは論理レベル「Ｈ」となって駆動停止状態に復帰する。行程505に続いて作用する行程ブロック550では、タイマ回路部による起動されたメインＣＰＵ111aが第一のプログラムメモリ111bに格納されたプログラムに従って短時間のタイマ起動による動作を行ってから行程506へ移行する。なお、行程ブロック550で行われるタイマ起動による動作は、例えば密閉加圧された燃料タンクの内圧を圧力センサで検出し、検出された圧力を監視して経過時間に伴う圧力変動が正常範囲であるかどうかを判定するものである。

行程506では再度のタイマ起動による動作が必要であるかどうかを判定し、再覚醒が必要であれば、行程520へ移行し、再覚醒が不要であれば行程521aへ移行するようになっている。なお、再覚醒の要否の判定としては、例えば十分な経過時間に対して、燃料タンク圧の変動が微小であって蒸散が発生していないと判定された以降、または燃料タンク圧の変動が過大異常であると判定された以降では再覚醒は不要となる。

行程520では起動動作指令ＳＴ１を発生してから行程521aへ移行し、行程521aでは自己保持駆動信号ＤＲやウォッチドッグクリア信号ＷＤ１の発生を停止してから動作終了行程522へ移行する。
なお、行程521aでウォッチドッグクリア信号ＷＤ１が停止すると、ブロック521bで示すとおりウォッチドッグタイマ回路119は出力許可信号ＯＵＴＥを停止し、トランジスタ130が不動通となって、出力接点104aが開路することになる。

図４・図５・図６の動作を概括説明すると、行程411aは強制ＯＮ指令ＦＯＮを発生する強制動作指令手段、行程412aは強制動作監視手段、行程413aは動作点検指令ＳＴ２を発生する動作点検指令手段、行程ブロック415は行程415aから行程415fによって構成された動作点検監視手段、行程420と行程520は起動動作指令ＳＴ１を発生する起動動作指令手段、行程411bと行程413bと行程505は強制ＯＦＦ指令ＦＯＦＦを発生する強制停止指令手段となっている。
なお、行程411bによって強制ＯＦＦ指令ＦＯＦＦを発生する替わりに、リセットタイマ316による自己リセット動作を待つようにしても良い。また、行程415dによる時間待ちをやめて、強制ＯＦＦ指令ＦＯＦＦを発生して閉路駆動出力を停止するようにしても良い。

以上の説明で明らかなとおり、この発明の実施の形態１による車載電子制御装置100aは、車載バッテリ101から電源スイッチ102の動作に応動する開閉素子104aと主電源回路114aとを介して給電されて、各種入力センサ107・108の動作状態と第一のプログラムメモリ111bの内容とに応動して、各種電気負荷105を駆動するメインＣＰＵ111aとなるマイクロプロセッサを備えた主制御回路部110aと、上記車載バッテリ101から副電源回路124を介して常時給電され、上記メインＣＰＵとなるマイクロプロセッサの時間計測開始指令から計測して該計測時間が所定の上記メインＣＰＵからの設定時間に達したときに出力信号ＷＵＰを発生して上記主電源回路114aを上記車載バッテリ101に接続するタイマ回路部120aとによって構成されている。上記タイマ回路部120aは更に、計時用クロック信号発生回路301が発生するクロック信号を計数して上記メインＣＰＵとなるマイクロプロセッサの時間計測開始指令からの経過時間を計測する計時用カウンタ310と、上記メインＣＰＵからの設定時間を格納記憶するタイマ起動時間設定メモリ311と、上記計時用カウンタ310の計時現在値に対応した経過時間が上記タイマ起動時間設定メモリ311に格納されたメインＣＰＵからの設定時間に到達したときに覚醒出力信号ＷＵＰを発生する比較判定出力手段312と、上記覚醒出力信号ＷＵＰの発生を記憶すると共に該記憶発生時に上記主電源回路114aと車載バッテリ101間に設けられた開閉素子104aを閉路するための閉路駆動出力ＰＷＰ・ＰＷＮを発生する出力論理処理手段313と、該出力論理処理手段313の記憶内容を消去する第一・第二のリセット手段とを備えている。上記第一のリセット手段はタイマ回路部によって起動された上記メインＣＰＵ111aによってリセットする強制停止指令手段505であり、上記第二のリセット手段は上記覚醒出力信号ＷＵＰが発生してから所定時間を経過しても上記第一のリセット手段505によるリセットが実行されていないときに作用し、上記タイマ回路部120aに設けられたリセットタイマ316が作動して上記出力論理処理手段313の記憶をリセットする自己リセット手段となっている。

上記出力論理処理手段313が発生する閉路駆動出力は第一・第二の駆動出力ＰＷＰ・ＰＷＮを備え、上記第一の駆動出力ＰＷＰが論理レベル「Ｈ」であってしかも上記第二の駆動出力ＰＷＮが論理レベル「Ｌ」であるときに、上記開閉素子104aの閉路駆動が行われると共に、上記開閉素子104aを開路するときは通常は上記第一の駆動出力ＰＷＰは論理レベル「Ｌ」もしくは論理レベル「Ｘ」、第二の駆動出力ＰＷＮは論理レベル「Ｈ」もしくは論理レベル「Ｘ」となるように制御されている。従って、一対の駆動出力が共に正常でなければタイマ回路部による起動を行わないようにすることによって、出力部の部品破損等による覚醒動作が妄りに発生しないようにすることができる特徴がある。 但し、論理レベル「Ｘ」は論理レベルが「Ｈ」でも「Ｌ」でもない値を示す。

上記メインＣＰＵ111aは主電源回路114aから給電されて通常動作している期間において、上記出力論理処理手段313に対して点検覚醒出力信号の発生を促す強制動作指令手段411aを備えると共に、上記メインＣＰＵ111aはモニタ入力端子ＭＮＴと強制動作監視手段412a・412bとを備えている。上記モニタ入力端子ＭＮＴは上記出力論理処理手段313が発生する開閉素子104aの閉路駆動出力ＰＷＰ・ＰＷＮの状態を監視情報として上記メインＣＰＵ111aに入力する端子であり、上記強制動作監視手段412a・412bは上記強制動作指令手段411aによる摸擬起動出力信号と上記第一のリセット手段によるリセット信号に対応した上記モニタ入力端子ＭＮＴの動作状況を監視することによって、上記出力論理処理手段313の動作点検を行う手段となっている。従って、電源スイッチ102が閉路されて車載電子制御装置100aが運転使用されているときにタイマ回路部120aの動作点検を行って、部品破損等による覚醒動作が妄りに発生しないようにすることができる特徴がある。

上記メインＣＰＵ111aは主電源回路114aから給電されて通常動作している期間において、上記タイマ回路部120aに対して所定の摸擬目標時間による点検信号の発生を促す動作点検指令手段413aを備えると共に、上記メインＣＰＵ111aはモニタ入力端子ＭＮＴと動作点検監視手段415とを備えている。上記モニタ入力端子ＭＮＴは上記動作点検指令手段413aに基づいて上記出力論理処理手段313が発生する開閉素子104aの閉路駆動出力ＰＷＰ・ＰＷＮの状態を監視情報として上記メインＣＰＵ111aに入力する端子であり、上記動作点検監視手段415は上記動作点検指令手段413aによる点検出力信号と上記第二のリセット手段によるリセット信号に対応した上記モニタ入力端子ＭＮＴの動作状況を監視することによって、上記タイマ回路部120aの起動動作点検を行う手段となっている。従って、起動時間の計時動作を含めた動作点検を行うことによって、より多くの関連部品の破損等による起動動作が妄りに発生しないようにすることができる特徴がある。

また、実施の形態１による車載電子制御装置100aは、車載バッテリ101から電源スイッチ102の動作に応動する開閉素子104aと主電源回路114aとを介して給電されて、各種入力センサ107・108の動作状態と第一のプログラムメモリ111bの内容とに応動して、各種電気負荷105を駆動するメインＣＰＵ111aとなるマイクロプロセッサを備えた主制御回路部110aと、上記車載バッテリ101から副電源回路124を介して常時給電され、上記メインＣＰＵの時間計測開始指令からの経過時間を計測して該計測時間が所定のメインＣＰＵからの設定時間に達したときに出力信号ＷＵＰを発生して上記主電源回路114aを上記車載バッテリ101に接続するタイマ回路部120aとによって構成されている。上記タイマ回路部120aは更に、計時用クロック信号発生回路301が発生するクロック信号を計数して上記メインＣＰＵの時間計測開始指令からの経過時間を計測する計時用カウンタ310と、上記メインＣＰＵからの設定時間を格納記憶するタイマ起動時間設定メモリ311と、上記計時用カウンタ310の計時現在値に対応した経過時間が上記タイマ起動時間設定メモリ311に格納されたメインＣＰＵからの設定時間に到達したときに出力信号ＷＵＰを発生する比較判定出力手段312と、上記出力信号ＷＵＰに応動して上記主電源回路114aと車載バッテリ101間に設けられた開閉素子104aを閉路するための閉路駆動出力ＰＷＰ・ＰＷＮを発生する出力論理処理手段313と、上記主電源回路114aが遮断されてから上記計時用カウンタ310が経過時間を計測している期間において表示素子106を第一の周期で点滅駆動する点滅表示出力手段320とを備えている。上記表示素子106は少なくとも車両の運転者に視認できる位置に設置され、上記タイマ回路部120aが作動可能状態にあることを報知するものであると共に、上記表示素子106は車両外部からも視認できる位置に設置されていて、駐車車両の盗難防止を行うための威嚇表示手段を兼ねるものとなっている。従って、車両の運転者はタイマ回路部120aがタイマ起動による動作可能状態にあることを認識しておくことができると共に、タイマ回路部120aが動作モードにあることを示す表示素子106を盗難防止用の威嚇表示素子として兼用することによって、消費電力の増加を抑制することができる特徴がある。

上記点滅表示出力手段320は更に、上記メインＣＰＵの時間計測開始指令からの経過時間して上記タイマ回路部120aが出力信号ＷＵＰの発生を完了した後においても、継続して上記表示素子106を第二の周期Ｔ２で点滅駆動する持続駆動手段を備え、上記第二の周期Ｔ２は第一の周期Ｔ１よりも長い時間であって、上記タイマ回路部120aが作動可能状態にあるのか不作動状態にあるのかを識別報知するものとなっている。従って、覚醒動作の終了後において長時間放置する場合でも、点滅周期を長くして消費電力を低減しながら威嚇表示を継続することができる特徴がある。

上記車載バッテリ101と主電源回路114aとの間に設けられた開閉素子104aは第一・第二・第三の駆動信号の論理和出力によって電磁コイル103aが閉路駆動される電源リレーの出力接点であって、上記第一の駆動信号は車両の運転時に閉路される電源スイッチ102の投入または遮断に応動して有効または無効となる駆動信号であり、上記第二の駆動信号は上記メインＣＰＵ111aが発生するウォッチドッグクリア信号ＷＤ１の発生周期が所定時間以下であるときに有効となる出力許可信号ＯＵＴＥ、または上記メインＣＰＵ111aが発生する自己保持用駆動信号ＤＲであり、上記第三の駆動信号は上記タイマ回路部120aが発生する閉路駆動出力ＰＷＰ・ＰＷＮであり、上記第三の駆動信号によってメインＣＰＵ111aが起動した後は上記閉路駆動出力は出力停止し、第三の駆動信号に替わって第二の駆動信号によって上記開閉素子の閉路動作が保持されるものであるか、または第三の駆動信号は持続発生しタイマ起動による動作の終了に伴ってメインＣＰＵ111aによって出力停止されるものとなっている。従って、電源スイッチ102が遮断された後も、第二の駆動信号によって継続給電されて、メインＣＰＵ111aは起動制御のための準備動作を行うことができると共に、駆動出力の発生に伴うタイマ起動による動作期間はメインＣＰＵ111aによって制御することができて、起動準備運転やタイマ起動による動作が終われば直ちに主電源回路114aを遮断して車載バッテリ101の節電を図ることができる特徴がある。

実施の形態２．
以下この発明の実施の形態２の全体構成図を示す図７について、図１のものとの相違点を中心にして説明する。図７において、車載電子制御装置100bは主制御回路部110bとタイマ回路部120bを主体として構成されている。まず、電磁コイル103bを有する電源リレーの出力接点104bは逆流阻止ダイオード140を介して主電源回路114aに接続されていて、車載バッテリ101からの第一の給電回路を構成している。主制御回路部110bはメインＣＰＵ111aと協働する不揮発フラッシュメモリ等による第一のプログラムメモリ111e、演算処理用のＲＡＭメモリ111c、直並列変換器111dによって構成されていて、メインＣＰＵ111aの運転開始に伴って自己保持用駆動信号ＤＲを発生するようになっている。電磁コイル103bを付勢するためのトランジスタ130は電源スイッチ102が閉路したことによって駆動抵抗132を介して導通駆動されると共に、メインＣＰＵ111aの動作中にあっては自己保持用駆動信号ＤＲからベース抵抗135aを介して導通駆動されるトランジスタ135bが導通して、トランジスタ130は駆動抵抗135cとトランジスタ135bによって導通保持されるようになっている。

タイマ回路部120bは図７と図８において詳述するとおり、低速・低消費電力のサブＣＰＵ121aとマスクＲＯＭメモリ等による第二のプログラムメモリ121eと第二のＲＡＭメモリ121cと直並列変換器121dとによって構成されていて、第一の開閉素子となる上記出力接点104bが開路してから所定のメインＣＰＵからの設定時間が経過すると閉路駆動出力ＰＷＰを発生するようになっている。
また、起動指令が発生してから起動出力信号が発生するまでの間には点滅表示出力ＦＬＫがＯＮ／ＯＦＦ動作するようになっている。更に、メインＣＰＵ111aとサブＣＰＵ121aは対となる直並列変換器111d・121dを介して相互にシリアル交信できるように構成されているが、電源スイッチ102の動作を検出するための反転論理信号IGSはサブＣＰＵ121aにも直接入力されている。また、閉路駆動出力ＰＷＰはメインＣＰＵ111aのモニタ入力端子ＭＮＴにも直接入力されていると共に、メインＣＰＵ111aは後述のリセットパルス信号ＲＳＴ２を発生してサブＣＰＵ121aを初期化・再起動することができるように構成されている。

第二の開閉素子となるトランジスタ141は車載バッテリ101と主電源回路114aとの間に接続されていて、該トランジスタ141はベース回路に設けられたトランジスタ142が導通したときに駆動抵抗143を介して導通駆動されるようになっている。
上記トランジスタ142は閉路駆動出力ＰＷＰからダイオード127cと駆動抵抗127bとの直列回路を介して導通駆動されるほか、メインＣＰＵ111aの自己保持用駆動出力ＤＲからダイオード127dと駆動抵抗127bとの直列回路を介して導通保持されるようになっている。
なお、トランジスタ135bやトランジスタ142を導通保持するための自己保持用駆動出力ＤＲに替わって、メインＣＰＵ111aが発生するパルス列であるウォッチドッグクリア信号ＷＤ１のパルス幅が所定値以下であるときに、ウォッチドッグタイマ回路119が発生する出力許可信号ＯＵＴＥを用いることもできる。また、サブＣＰＵ121aは覚醒出力信号ＰＷＰを持続発生し、タイマ起動による動作の終了に伴ってメインＣＰＵ111aによってこの出力信号の発生を停止するようにすれば、自己保持用駆動信号ＤＲや出力許可信号ＯＵＴＥによるトランジスタ142の駆動を行う必要はない。

図８は図７におけるサブＣＰＵ121aが第二のプログラムメモリ121eと協働して実行する制御内容の等価制御ブロック図を示したものである。図８において、計時用クロック信号発生回路301が発生するクロック信号は第一の分周手段302aによって分周されて、例えば０．１秒周期の第一のクロック信号ＣＬＫ１を発生し、更に第二の分周手段302bによって分周されて、例えば１秒周期の第二のクロック信号ＣＬＫ２を発生し、更に第三の分周手段302cによって分周されて、例えば１分周期の第三のクロック信号ＣＬＫ３を発生するようになっている。

起動指令記憶手段303bは、例えばセット入力Ｓ１とリセット入力Ｒ１とを有するフリップフロップで構成されていて、メインＣＰＵ111aから送信された起動動作指令303aの受信を記憶するようになっている。動作点検指令記憶手段304bは、例えばセット入力Ｓ２とリセット入力Ｒ２とを有するフリップフロップで構成されていて、メインＣＰＵ111aから送信された動作点検指令304aの受信を記憶するようになっている。
論理積素子305は起動指令記憶手段303bの記憶出力と動作点検指令記憶手段304bの記憶出力の論理反転出力と第三のクロック信号ＣＬＫ３との論理積出力を発生すると共に、論理積素子306は動作点検指令記憶手段304bの記憶出力と起動指令記憶手段303bの記憶出力の論理反転出力と第二のクロック信号ＣＬＫ２との論理積出力を発生し、論理積素子305と306の出力は論理和素子307の入力に接続されている。

計時用カウンタ310は論理和素子307の出力信号を計数するように構成されていて、起動指令記憶手段303bの記憶出力発生中では第三のクロック信号ＣＬＫ３による低速計数を行うと共に、動作点検指令記憶手段304bの記憶出力発生中では第二のクロック信号ＣＬＫ２による高速計数を行うようになっている。
タイマ起動時間設定メモリ311bにはメインＣＰＵ111aから送信されたタイマ起動時間設定指令311aに付随するメインＣＰＵからの設定時間を第三のクロック信号ＣＬＫ３の周期で割った値に相当する定数が転送格納されている。なお、計時用カウンタ310の計時単位に対応して、換算された目標値をメインＣＰＵ111aから送信するか、又はこの換算処理はサブＣＰＵ111a側で行うようになっている。
比較判定出力手段312は計時用カウンタ310の現在値とタイマ起動時間設定メモリ311bに格納されている定数とを比較して、両者が一致すると覚醒出力信号ＷＵＰを発生する。出力論理処理手段313は、例えばセット入力Ｓ０とリセット入力Ｒ０とを有するフリップフロップで構成されていて、そのセット出力は閉路駆動出力ＰＷＰとなっている。

論理和素子314bは比較判定出力手段312が発生する出力信号ＷＵＰとメインＣＰＵ111aから送信された強制ＯＮ指令314aとの論理和出力によって出力論理処理手段313をセットし、出力論理処理手段313のセット出力によって計時用カウンタ310の現在値は０にリセットされるようになっている。
論理和素子315bは後述のリセットタイマ316が発生する停止信号ＳＴＯＰとメインＣＰＵ111aから送信された強制ＯＦＦ指令315aとの論理和出力によって出力論理処理手段313をリセットすると共に、起動指令記憶手段303bと動作点検指令記憶手段304bとをリセットするようになっている。
リセットタイマ316は出力論理処理手段313のセット出力の発生に伴って計時を開始し、所定の制限時間が経過すると停止信号ＳＴＯＰを発生して出力論理処理手段313と起動指令記憶手段303bと動作点検指令記憶手段304bとをリセットする。

点滅表示出力手段320は第一のクロック信号ＣＬＫ１の発生パルスを計数するカウンタによって構成されている。周期設定メモリ325bにはメインＣＰＵ111aから送信された周期設定指令325aに付随する点滅周期が格納され、比較手段323は点滅表示出力手段320であるカウンタの現在値と周期設定メモリ325bの内容とを比較して、比較一致する都度に点滅表示出力手段320であるカウンタの現在値を０にリセットするようになっている。
ゲート素子324は点滅表示出力手段320であるカウンタの現在値が１であるときに論理レベル「Ｈ」となる現在値出力ＣＶ１と電源スイッチ102が閉路したときに論理レベル「Ｌ」となる反転論理信号ＩＧＳとを入力とする論理積素子で構成され、その論理積出力は点滅表示出力ＦＬＫとなっている。

なお、第一のクロック信号ＣＬＫ１の周期が例えば０．１秒であるのに対して、周期設定メモリ325bに格納される点滅周期は例えば２〜３秒に相当する２０〜３０の値に可変設定されるようになっている。
但し、電源スイッチ102が閉路されているときにはゲート素子324の作用によって点滅表示出力ＦＬＫは停止して論理レベル「Ｌ」に固定されるようになっている。
また、図８は第二のプログラムメモリ121eと協働するサブＣＰＵ121aの動作内容に関する等価制御ブロックを示したものであって、起動指令記憶手段303b、動作点検指令記憶手段304b、タイマ起動時間設定メモリ311b、及び周期設定メモリ325bは、第二のＲＡＭメモリ121cが使用され、各種論理処理はすべて第二のプログラムメモリ121eに格納された制御プログラムによって実行されるものである。
ただし、計時用クロック信号発生回路301は、例えば奇数子の論理反転素子を環状従属接続して構成されるリングカウンタが使用され、該リングカウンタはメインＣＰＵ111aで使用される基準発振器112に比べて周期の精度が悪くなっている。また、ゲート素子324や出力論理処理手段313もサブＣＰＵ121aの外部に設けられたハードウエアによって構成されている。

図７のメインＣＰＵ111aの前半動作説明用フローチャートである図９と図１０において、行程800で車載電子制御装置100bが車載バッテリ101に接続されると、続く行程801では、タイマ回路部120bが副電源回路124から給電されて動作可能状態になると共に、主制御回路部110bではスリープ電源回路114bによって第一のＲＡＭメモリ111cの記憶保持が可能な状態になるが、メインＣＰＵ111aはまだ停止状態にある。

やがて行程802で電源スイッチ102が投入されると、図８のゲート素子324の作用で点滅表示出力ＦＬＫは常時停止するが、図７のトランジスタ130が導通して電磁コイル103bが付勢され出力接点104bが閉路して主制御回路部110bへの給電が開始して、引き続く行程803によってメインＣＰＵ111aが動作を開始する。
行程804aは行程803に続いて作用し、ウォッチドッグクリア信号ＷＤ１や自己保持用駆動信号ＤＲを発生するが、ウォッチドッグクリア信号ＷＤ１の発生に伴ってブロック804bで示すとおりウォッチドッグタイマ回路119が出力許可信号ＯＵＴＥを発生する。トランジスタ130は自己保持駆動信号ＤＲの発生に伴って導通が維持されて、電源スイッチ102が開路しても電磁コイル103bの付勢が行われるようになっている。

行程804aに続いて作用する行程810aでは、反転論理信号ＩＧＳを監視することによって、電源スイッチ102が引き続き閉路されているかどうかを判定し、電源スイッチ102が閉路しておれば、行程810bへ移行し、開路しておれば行程813bへ移行するようになっている。
行程810bではタイマ回路部120bの動作確認テストを行うかどうかを判定し、動作確認テストを行うときには、行程811aへ移行し、動作確認テストを行わないときには行程ブロック850aへ移行するようになっている。なお、行程810bにおける判定は車載電子制御装置100bが例えばエンジン制御装置であればエンジン回転速度が低くてメインＣＰＵ111aに応答性余裕がある時期において略定期的に実施されるものである。

行程811aでは図８で示す強制ＯＮ指令314aを送信し、続く行程812aではモニタ入力端子ＭＮＴを監視することによって閉路駆動出力ＰＷＰが正常動作したかどうかを判定して、動作異常であれば行程817へ移行し、正常動作すれば行程811bへ移行するようになっている。
行程811bでは図８で示す強制ＯＦＦ指令315aを送信し、続く行程812bではモニタ入力端子ＭＮＴを監視することによって閉路駆動出力ＰＷＰが正常に動作停止したかどうかを判定して、停止異常であれば行程817へ移行し、正常停止すれば行程813aへ移行するようになっている。

行程813aでは図８で示す演習のための覚醒目標時間設定指令311aと動作点検指令304aを送信すると共に、動作点検時間よりも若干長い目の時間でタイムアップするタイマ１を起動し、続く行程814では行程813aによる動作点検指令が発生してからの経過時間の測定を開始し、続く行程815aではタイマ１がタイムアップしたかどうかを判定し、タイムアップしておれば行程817へ移行し、タイムアップしていなければ行程815bへ移行する。
行程815bではモニタ入力端子ＭＮＴを監視して閉路駆動出力ＰＷＰが発生したかどうかを判定し、未発生であれば行程ブロック850aを経由して再循環して行程815aへ復帰し、閉路駆動出力ＰＷＰが発生しておれば行程815cへ移行するようになっている。なお、行程813aによる動作点検指令304aの発生に伴って、図８で示す計時用カウンタ310は第二のクロック信号ＣＬＫ２を計数することによって高速動作して、短時間のうちにメインＣＰＵからの設定時間に到達して出力信号ＷＵＰが発生するようになっている。

行程815cでは行程814で計測開始した時間の測定値を保持記憶すると共に、行程813aで起動されたタイマ１をリセットし、図８におけるリセットタイマ316の設定時間よりも若干長い目の時間に相当する時間でタイムアップするタイマ２を起動する。
行程815dではタイマ２がタイムアップしたかどうかを判定し、タイムアップであれば行程817へ移行し、タイムアップしていなければ行程815eへ移行する。行程815eではモニタ入力端子ＭＮＴを監視して閉路駆動出力ＰＷＰが停止したかどうかを判定し、停止していなければ行程ブロック850aを経由して再循環して行程815dへ復帰し、閉路駆動出力ＰＷＰが停止すれば行程815fへ移行する。
行程815fでは行程815cで起動されたタイマ２をリセットしてから行程816へ移行し、行程816では行程813eで送信された動作点検目標時間τ２と行程815cで測定記憶された実際の動作点検時間τ１との比率である補正計数Ｋ＝τ２/τ１を算出してから行程815cで記憶保持された実測時間をリセットし、続いて行程ブロック850aへ移行する。

なお、行程815aから行程815fによって構成された行程ブロック815は動作点検監視手段となるものである。
行程817では行程812aによる強制ＯＮ動作不良、行程812bによる強制ＯＦＦ停止不良、行程815aによる演習覚醒時間過大不良、行程815dによる自己リセット時間過大不良等の異常情報が第一のＲＡＭメモリ111cに格納保存され、リセットパルス信号ＲＳＴ２を発生してサブＣＰＵ121aを初期化・再起動すると共に、図示しない表示機器によって異常報知されるようになっている。
行程ブロック850aは行程815bや行程815eの判定がＮＯであったとき、または行程816または行程817に続いて作用し、各種入力センサ107とアナログ入力センサ108の状態とに応動して各種電気負荷105を制御するが、この入出力制御の過程では定期的に行程810aへ復帰して電源スイッチ102が開路されていないかどうかを監視するようになっている。

行程813bは行程810aで電源スイッチ102が開路していると判定されたときに作用して、図８で示す強制ＯＦＦ指令315aを送信し、もしも行程813aによる動作点検の途中で電源スイッチ102が開路されたような場合には動作点検を停止するようになっている。
行程813bに続いて作用する行程ブロック850bでは、図示しないアクチェータ類の原点復帰動作や学習記憶情報の保存退避等の退避処理が行われ、続く行程820ではメインＣＰＵからの設定時間に対して行程816で算出された補正計数を掛けた補正メインＣＰＵからの設定時間を送信し、また点滅表示出力ＦＬＫの点滅周期として第一の周期Ｔ1を送信し、更に起動動作指令を送信する。

なお、行程820の動作に対応して図８のタイマ起動時間設定メモリ311bや周期設定メモリ325bに対する設定データが送信格納され、起動動作指令303aによって起動動作が開始するものである。
行程821aは行程820に続いて作用し、自己保持駆動信号ＤＲやウォッチドッグクリア信号ＷＤ１の発生を停止してから動作終了行程822へ移行する。
なお、行程821aで自己保持駆動信号DRが停止するとトランジスタ130が不動通となって出力接点104bが開路することになる。また、行程821aでウォッチドッグクリア信号ＷＤ１が停止すると、ブロック821bで示すとおりウォッチドッグタイマ回路119は出力許可信号ＯＵＴＥを停止する。

図７のメインＣＰＵ111aの後半動作説明用フローチャートである図１１において、行程900では前記行程820において起動動作指令303aが送信されたことに伴って、図８の計時用カウンタ310が第三のクロック信号ＣＬＫ３の計数動作を行い、やがて閉路駆動出力ＰＷＰの論理レベルが「Ｈ」となり、図７におけるトランジスタ142が導通し、第二の開閉素子141が閉路して主制御回路部110bへの給電が回復する。
その結果行程903においてメインＣＰＵ111aの動作が開始し、続く行程904aではウォッチドッグクリア信号ＷＤ１や自己保持用駆動信号ＤＲを発生するが、ウォッチドッグクリア信号ＷＤ１の発生に伴ってブロック904bで示すとおりウォッチドッグタイマ回路119が出力許可信号ＯＵＴＥを発生する。行程904aで自己保持駆動信号DRが発生したことに伴ってトランジスタ142の導通が維持されて、閉路駆動出力ＰＷＰが停止しても第二の開閉素子141の閉路が持続するようになっている。

行程904aに続いて作用する行程905では、図８で示す強制ＯＦＦ指令315aを送信して図８の出力論理処理手段313をリセットし、閉路駆動出力ＰＷＰを停止する。
行程905に続いて作用する行程907では、再起動を行う必要があるかどうかを判定して、起動完了であれば行程921aへ移行し、再起動が必要であれば行程908へ移行するようになっている。
行程908では今回の起動が最終起動であるかどうかを判定し、最終起動であれば行程920bへ移行し、最終起動でなければ行程ブロック950へ移行するようになっている。
行程ブロック950では、タイマ回路部によって起動されたメインＣＰＵ111aが第一のプログラムメモリ111eに格納されたプログラムに従って所定のタイマ起動による動作を行ってから行程920aへ移行する。

なお、行程ブロック950で行われるタイマ起動による動作は、例えば密閉加圧された燃料タンクの内圧を圧力センサで検出し、検出された圧力を監視して経過時間に伴う圧力変動が正常範囲であるかどうかを判定するものである。
再覚醒の要否の判定としては、例えば十分な経過時間に対して燃料タンク圧の変動が微小であって蒸散が発生していないと判定された以降、または燃料タンク圧の変動が過大異常であると判定された以降では再起動は不要となる。
判定結果が得られた場合には図示しない最終起動フラグを設定し、次回のタイマ起動による動作では行程908が最終の判定を行って行程920bへ移行するものである。

行程920aでは行程820と同様に、メインＣＰＵからの設定時間に対して行程816で算出された補正計数を掛けた補正設定時間を送信し、また点滅表示出力ＦＬＫの点滅周期として第一の周期Ｔ1を送信し、更に起動動作指令303aを送信してから行程921aへ移行する。
行程920bでは最終のメインＣＰＵからの設定時間に対して行程816で算出された補正計数を掛けた補正最終設定時間を送信し、また点滅表示出力ＦＬＫの点滅周期として第二の周期Ｔ２を送信し、更に起動動作指令303aを送信してから行程921aへ移行する。
行程920aでは例えば１時間の起動目標時間が設定され、タイマ起動による動作は例えば１時間毎に５回運転されて終了し、行程920bでは例えば１週間に相当する時間が設定されこれが最終タイマ起動時間となるものであるが、この場合表示素子106は最初の５時間の間は２秒周期で点滅し、最後の１週間では３秒周期で点滅し、その後は点灯停止することになる。

行程921aでは自己保持駆動信号ＤＲやウォッチドッグクリア信号ＷＤ１の発生を停止してから動作終了行程922へ移行する。なお、行程921aで自己保持駆動信号ＤＲが停止すると、トランジスタ142が不動通となって第二の開閉素子141が開路することになる。
また、行程921aでウォッチドッグクリア信号ＷＤ１が停止すると、ブロック921bで示すとおりウォッチドッグタイマ回路119は出力許可信号ＯＵＴＥを停止する。

図９・図１０・図１１の動作を概括説明すると、行程811aは強制ＯＮ指令314aを送信する強制動作指令手段、行程811bと行程813bと行程905は強制ＯＦＦ指令315aを送信する強制停止指令手段、行程812aと行程812bとは強制動作監視手段、行程813aはタイマ起動時間設定指令311aと動作点検指令304aとを送信する動作点検指令手段、行程814は演習覚醒時間を測定する測定手段、行程ブロック815は行程815aから行程815fによって構成された動作点検監視手段、行程816は補正計数を算出する補正手段、行程820と行程920aは補正メインＣＰＵからの設定時間設定指令311aと第一の点滅周期設定指令325aと起動動作指令303aとを送信する起動動作指令手段、行程908は点滅周期の設定値変更手段、行程920bは最終補正設定時間設定指令311aと第二の点滅周期設定指令325aと起動動作指令303aとを送信する起動動作指令手段となっている。

なお、行程905の強制ＯＦＦ指令は行程920a又は行程920bの動作が終了した時点における行程921aの直前に移動することも可能であり、この場合には図８におけるリセットタイマ316の設定時間はタイマ起動による動作に必要な時間よりも若干長い目の時間に設定されると共に、図７におけるダイオード127は不要であって、自己保持駆動信号ＤＲ又は出力許可信号ＯＵＴＥによってトランジスタ142の導通を維持するようにする必要はない。
また、行程811bによって強制ＯＦＦ指令を送信する替わりに、リセットタイマ316による自己リセット動作を待つようにしても良い。更に、行程815dによる時間待ちをやめて、強制ＯＦＦ指令を送信して閉路駆動出力を停止するようにしても良い。

以上の説明で明らかなとおり、この発明の実施の形態２による車載電子制御装置100bは、車載バッテリ101から電源スイッチ102の動作に応動する開閉素子104bと主電源回路114aとを介して給電されて、各種入力センサ107・108の動作状態と第一のプログラムメモリ111eの内容とに応動して、各種電気負荷105を駆動するメインＣＰＵ111aとなるマイクロプロセッサを備えた主制御回路部110bと、上記車載バッテリ101から副電源回路124を介して常時給電され、上記メインＣＰＵ111aの時間計測開始指令からの時間を計測して該計測時間がメインＣＰＵ111aからの設定時間に達したときに、覚醒出力信号ＷＵＰを発生して上記主電源回路114aを上記車載バッテリ101に接続するタイマ回路部120bとによって構成されている。
上記タイマ回路部120bは更に、計時用クロック信号発生回路301が発生するクロック信号を計数して主電源回路114aが遮断されてからの経過時間を計測する計時用カウンタ310と、上記メインＣＰＵ111aからの設定時間を格納記憶するタイマ起動時間設定メモリ311bと、上記計時用カウンタ310の計時現在値に対応した経過時間が上記タイマ起動時間設定メモリ311bに格納されたメインＣＰＵからの設定時間に到達したときに覚醒出力信号ＷＵＰを発生する比較判定出力手段312と、上記覚醒出力信号ＷＵＰの発生を記憶すると共に該記憶発生時に上記主電源回路114aと車載バッテリ101間に設けられた開閉素子141を閉路するための閉路駆動出力ＰＷＰを発生する出力論理処理手段313と、該出力論理処理手段313の記憶内容を消去する第一・第二のリセット手段とを備えている。
上記第一のリセット手段はタイマ回路部によって起動された上記メインＣＰＵ111aによってリセットする強制停止指令手段905であり、上記第二のリセット手段は上記覚醒出力信号ＷＵＰが発生してから所定時間を経過しても上記第一のリセット手段905によるリセットが実行されていないときに作用し、上記タイマ回路部120bに設けられたリセットタイマ316が作動して上記出力論理処理手段313の記憶をリセットする自己リセット手段となっている。

上記メインＣＰＵ111aは主電源回路114aから給電されて通常動作している期間において、上記出力論理処理手段313に対して点検出力信号の発生を促す強制動作指令手段811aを備えると共に、上記メインＣＰＵ111aはモニタ入力端子ＭＮＴと強制動作監視手段812a・812bとを備えている。
上記モニタ入力端子ＭＮＴは上記出力論理処理手段313が発生する開閉素子141の閉路駆動出力ＰＷＰの状態を監視情報として上記メインＣＰＵ111aに入力する端子であり、上記強制動作監視手段812a・812bは上記強制動作指令手段811aによる摸擬動作出力信号と上記第一のリセット手段によるリセット信号に対応した上記モニタ入力端子ＭＮＴの動作状況を監視することによって、上記出力論理処理手段313の動作点検を行う手段となっている。
従って、電源スイッチ102が閉路されて車載電子制御装置100bが運転使用されているときにタイマ回路部120b動作点検を行って、部品破損等による動作が妄りに発生しないようにすることができる特徴がある。

上記メインＣＰＵ111aは主電源回路114aから給電されて通常動作している期間において、上記タイマ回路部120bに対して所定の擬似目標時間による点検出力信号の発生を促す動作点検指令手段813aを備えると共に、上記メインＣＰＵ111aはモニタ入力端子ＭＮＴと動作点検監視手段815とを備えている。
上記モニタ入力端子ＭＮＴは上記動作点検指令手段813aに基づいて上記出力論理処理手段313が発生する開閉素子141の閉路駆動出力ＰＷＰの状態を監視情報として上記メインＣＰＵ111aに入力する端子であり、上記動作点検監視手段815は上記動作点検指令手段813aによる点検出力信号と上記第二のリセット手段によるリセット信号に対応した上記モニタ入力端子ＭＮＴの動作状況を監視することによって、上記タイマ回路部120bの起動動作点検を行う手段となっている。
従って、起動時間の計時動作を含めた動作点検を行うことによって、より多くの関連部品の破損等による動作が妄りに発生しないようにすることができる特徴がある。

上記タイマ回路部120bと主制御回路部110bとはシリアル通信回路111d・121dによって相互交信するよう構成されていて、少なくとも上記タイマ起動時間設定メモリ311bに格納されるメインＣＰＵからの設定時間は上記メインＣＰＵ111aからシリアル通信回路111d・121dを介して送信されたものであると共に、上記メインＣＰＵ111aは摸擬起動時間の測定手段814と摸擬目標時間に対する補正係数演算手段816とを備えている。
上記測定手段814はメインＣＰＵ111aが動作点検指令304aを発生してから上記タイマ回路部120bが閉路駆動出力ＰＷＰを発生するまでの経過時間τ1をメインＣＰＵ111aで測定する手段であり、上記補正係数演算手段816は上記動作点検においてタイマ回路部120bで適用された演習目標時間τ2と、上記測定手段814によって測定された経過時間τ1との比率Ｋ＝τ２/τ１を算出する手段であり、上記タイマ回路部120bに送信する補正設定時間Ｔは実際に必要とされるメインＣＰＵからの設定時間Ｔ0に対してＴ＝Ｔ０×Ｋによって補正されている。
従って、計時用クロック信号発生回路301の周期精度、特に個体変動バラツキが悪くても、高精度は基準発振器112と同期して動作するメインＣＰＵ111aによって個々の製品に対する補正係数を算出し、必要とされる覚醒時間が得られるように自動補正される特徴がある。

上記タイマ回路部120bは更に、第二のプログラムメモリ121eと協働し動作するサブＣＰＵ121aとなるマイクロプロセッサを備えると共に、上記サブＣＰＵ121aとメインＣＰＵ111aはシリアル通信回路111d・121dによって相互交信するよう構成されていて、少なくとも上記タイマ起動時間設定メモリ311bに格納されるメインＣＰＵからの設定時間は上記メインＣＰＵ111aからシリアル通信回路111d・121dを介して送信されたものであるのに対し、上記出力論理処理手段313が発生する閉路駆動出力ＰＷＰを監視するモニタ入力は上記シリアル通信回路111d・121dに依存しないモニタ入力端子ＭＮＴを介してメインＣＰＵ111aに入力されるものである。
従って、電源スイッチ102が閉路されて車載電子制御装置100bが運転使用されているときにタイマ回路部120bとシリアル通信回路111d・121dの動作点検を行って、部品破損等による動作が妄りに発生しないようにすることができる特徴がある。

この発明の実施の形態２による車載電子制御装置100bはまた、車載バッテリ101から電源スイッチ102の動作に応動する開閉素子104aと主電源回路114aとを介して給電されて、各種入力センサ107・108の動作状態と第一のプログラムメモリ111eの内容とに応動して各種電気負荷105を駆動するメインＣＰＵ111aとなるマイクロプロセッサを備えた主制御回路部110bと、上記車載バッテリ101から副電源回路124を介して常時給電され、上記メインＣＰＵの時間計測開始指令からの時間を計測して該計測時間がメインＣＰＵからの設定時間に達したときに覚醒出力信号ＷＵＰを発生して上記主電源回路114aを上記車載バッテリ101に接続するタイマ回路部120bとによって構成されている。
上記タイマ回路部120bは更に、計時用クロック信号発生回路301が発生するクロック信号を計数して上記メインＣＰＵの時間計測開始指令からの経過時間を計測する計時用カウンタ310と、上記メインＣＰＵからの設定時間を格納記憶するタイマ起動時間設定メモリ311bと、上記計時用カウンタ310の計時現在値に対応した経過時間が上記タイマ起動時間設定メモリ311bに格納されたメインＣＰＵからの設定時間に到達したときに覚醒出力信号ＷＵＰを発生する比較判定出力手段312と、上記覚醒出力信号ＷＵＰに応動して上記主電源回路114aと車載バッテリ101間に設けられた開閉素子141を閉路するための閉路駆動出力ＰＷＰを発生する出力論理処理手段313と、上記主電源回路114aが遮断されてから上記計時用カウンタ310が経過時間を計測している期間において表示素子106を第一の周期で点滅駆動する点滅表示出力手段320とを備えている。
上記表示素子106は少なくとも車両の運転者に視認できる位置に設置され、上記タイマ回路部120bが作動可能状態にあることを報知するものであると共に、上記表示素子106は車両外部からも視認できる位置に設置されていて、駐車車両の盗難防止を行うための威嚇表示手段を兼ねるものとなっている。
従って、車両の運転者はタイマ回路部120bがタイマ起動による動作可能状態にあることを認識しておくことができると共に、タイマ回路部120bが動作モードにあることを示す表示素子106を盗難防止用の威嚇表示素子として兼用することによって、消費電力の増加を抑制することができる特徴がある。

上記タイマ回路部120bは更に、第二のプログラムメモリ121eと協働して動作するサブＣＰＵ121aとなるマイクロプロセッサと、上記メインＣＰＵからの設定時間を格納記憶するタイマ起動時間設定メモリ311bと、上記点滅時間周期を格納記憶する点滅周期設定メモリ325bと設定値変更手段908とを備えていると共に、上記サブＣＰＵ121aとメインＣＰＵ111aはシリアル通信回路111d・121dによって相互交信するよう構成されされていて、少なくとも上記タイマ起動時間設定メモリ311bに格納されるメインＣＰＵからの設定時間と点滅周期設定メモリ325bに格納される点滅周期は上記メインＣＰＵ111aから上記シリアル通信回路111d・121dを介して送信されるものとなっている。
上記設定値変更手段908はメインＣＰＵ111aによる１回又は複数回のタイマ起動による動作が終了した後において、以前よりも長い時間の最終起動目標時間を設定し、当該最終設定時間に対応した覚醒動作が終了するまでの期間において上記表示素子106の点滅周期は第一の周期よりも長い第二の周期に設定変更するものであって、上記タイマ回路部120bが通常起動動作段階にあるのか最終起動段階にあるのかを識別報知するものとなっている。
従って、通常の覚醒動作の終了後において長時間放置する場合でも、点滅周期を長くして消費電力を低減しながら威嚇表示を継続し、長時間設定された最終覚醒動作の完了後には点滅表示を停止して車載バッテリ101の放電を抑制することができる特徴がある。

上記車載電子制御装置100bは更に第一・第二の給電回路を備え、上記第一の給電回路は上記主電源回路114a及び上記各種電気負荷105と車載バッテリ101間に接続された第一の開閉素子となる出力接点104bと該出力接点104bを閉路駆動する電磁コイル103bとを有する電源リレーと、上記出力接点104bに直列接続された逆流阻止ダイオード140とを備え、上記電磁コイル103bは車両運転時に操作される電源スイッチ102が閉路したことによって付勢されると共に、上記メインＣＰＵ111aが発生するウォッチドッグクリア信号ＷＤ１の発生周期が所定時間以下であるときに有効となる出力許可信号ＯＵＴＥ、または上記メインＣＰＵ111aが発生する自己保持用駆動信号ＤＲによって動作保持される給電回路となっている。
上記第二の給電回路は上記主電源回路114aと車載バッテリ101との間を接続する第二の開閉素子141を備え、該第二の開閉素子141は上記覚醒出力信号ＷＵＰの発生によって閉路すると共に、第一・第二・第三の閉路持続手段のいずれかの閉路持続手段によって閉路が維持されて、当該閉路持続手段が不作動になったときに開路する給電回路となっている。

上記第一の閉路持続手段は、タイマ回路部による起動された上記メインＣＰＵ111aからの停止指令があるまで上記タイマ回路部120bが閉路駆動出力ＰＷＰを持続するものであり、上記第二の閉路持続手段は、タイマ回路部による起動後においてメインＣＰＵ111aが発生する自己保持用駆動信号ＤＲによって代替されるものであり、上記第三の閉路持続手段は、タイマ回路部による起動後においてメインＣＰＵ111aが発生するウォッチドッグクリア信号ＷＤ１の発生周期が所定時間以下であるときに有効となる出力許可信号ＯＵＴＥによって代替されるものとなっている。
また、上記逆流阻止ダイオード140は第一の開閉素子104bから各種電気負荷105に対する給電は可能であっても第二の開閉素子141から各種電気負荷105に対する給電を阻止する関係に接続されているものである。
従って、電源スイッチ102が遮断された後も、自己保持用駆動信号DR又は出力許可信号ＯＵＴＥによって継続給電され、メインＣＰＵ111aは覚醒制御のための準備動作を行うことができると共に、覚醒出力信号ＷＵＰの発生に伴うタイマ起動による動作期間はメインＣＰＵ111aによって制御することができて、起動準備運転やタイマ起動による動作が終われば直ちに主電源回路114aを遮断して車載バッテリ101の節電を図ることができる特徴がある。
また、タイマ起動による動作時に第一の開閉素子104bが開路しているので、第一の開閉素子104bに接続された各種電気負荷105に対して給電されることがなく、不必要な消費電力の増大を防止することができる特徴がある。

この発明の実施の形態１の全体を示す構成図である。 図１の電源回路の動作タイムチャートである。 図１のタイマ回路部の制御ブロック図である。 図１の前半動作説明用フローチャートである。 図１の前半動作説明用フローチャートである。 図４と図５に続く後半動作説明用フローチャートである。 この発明の実施の形態２の全体を示す構成図である。 図７のタイマ回路部の等価制御ブロック図である。 図７の前半動作説明用フローチャートである。 図７の前半動作説明用フローチャートである。 図９と図１０に続く後半動作説明用フローチャートである。

符号の説明

100a，100b 車載電子制御装置 101 車載バッテリ
102 電源スイッチ 103a，103b 電磁コイル
104a，104b 出力接点 105 電気負荷
106 表示素子（威嚇表示手段） 107 入力センサ
108 アログ入力センサ 110a，110b 主制御回路部
111a メインＣＰＵ 111b 第一のプログラムメモリ
111c ＲＡＭメモリ 111d 第一の直並列変換器
111e 第一のプログラムメモリ 112 基準発振器
114a 主電源回路 114b スリープ電源回路
115 出力インタフェース回路 117 入力インタフェース回路
118 アナログ入力インタフェース回路
119 ウォッチドッグタイマ回路 120a，120b タイマ回路部
121a サブＣＰＵ 121d 第二の直並列変換器
121e 第二のプログラムメモリ 124 副電源回路
140 逆流阻止ダイオード 141 第二の開閉素子
301 計時用クロック信号発生回路 303 タイマ起動指令記憶回路
304 動作点検指令記憶回路 303a 起動動作指令
304a 動作点検指令 310 計時用カウンタ
311 タイマ起動時間設定メモリ 311a タイマ起動時間設定指令
311b タイマ起動時間設定メモリ 312 比較判定出力手段
313 出力論理処理手 314a 強制ＯＮ指令
315a 強制ＯＦＦ指令 316 リセットタイマ
320 点滅表示出力手段 321 第一メモリ
322 第二メモリ 325a 点滅周期設定指令
325b 点滅周期設定メモリ
411a強制動作指令手段
412a，412b 強制動作監視手段 413a 動作点検指令手段
415 動作点検監視手段 411b，413b 強制停止指令手段
420 起動動作指令手段 505 強制停止指令手段
520 起動動作指令手段 811a 強制動作指令手段
812a・812b 強制動作監視手段 813a 動作点検指令手段
814 測定手段 815 動作点検監視手段
816 補正係数演算手段 811b，813b 強制停止指令手段
820 タイマ起動時間設定指令・点滅周期設定指令・起動動作指令手段
905 強制停止指令手段 908 設定値変更手段
920a タイマ起動時間設定指令・点滅周期設定指令・起動動作指令手段
920b タイマ起動時間設定指令・点滅周期設定指令・起動動作指令手段
DR 自己保持用駆動信号 FLK 点滅表示出力
FOFF 強制ＯＦＦ指令（強制停止指令手段）
FON 強制ＯＮ指令（強制動作指令手段）
MNT モニタ入力端子 OUTE 出力許可信号
PWN 第二の駆動出力(閉路駆動出力)
PWP 第一の駆動出力(閉路駆動出力)
ST1 起動動作指令 ST2 動作点検指令
WUP 覚醒出力信号 WD1 ウォッチドッグクリア信号７

Claims (11)

1. 車載バッテリから制御開閉素子を介した主電源回路より給電されて、各種入力センサの動作状態と第一のプログラムメモリの内容とに応動して各種電気負荷を駆動するメインＣＰＵを有する主制御回路部と、
   上記車載バッテリから副電源回路を介して常時給電され、上記主電源回路が遮断されていた時間を計測し、その時間が所定の目標覚醒時間に達したときに覚醒出力信号を発生して上記主電源回路を上記車載バッテリに接続するタイマ回路部と、を備える車載電子制御装置において、
   上記タイマ回路部は、計時用クロック信号発生回路が発生するクロック信号を計数して、上記主制御回路部から起動動作指令を受け上記主電源回路が遮断されてからの経過時間を計測する計時用カウンタと、
   上記目標覚醒時間を格納記憶する覚醒時間設定メモリと、
   上記計時用カウンタで計測した経過時間が上記覚醒時間設定メモリの目標覚醒時間に到達したときに覚醒出力信号を発生する比較判定出力手段と、
   上記覚醒出力信号の発生を記憶すると共に該記憶発生時に上記主電源回路と車載バッテリ間に設けられた上記制御開閉素子を閉路する閉路駆動出力を発生する出力論理処理手段と、
   上記出力論理処理手段の記憶内容を消去する第一，第二のリセット手段とを備え、
   上記第一のリセット手段は覚醒起動された上記メインＣＰＵによってリセットする強制停止指令手段であり、
   上記第二のリセット手段は上記覚醒出力信号が発生してから所定時間を経過しても上記第一のリセット手段によるリセットが実行されていないときに作用して、上記タイマ回路部に設けられたリセットタイマが作動して上記出力論理処理手段の記憶をリセットする自己リセット手段であることを特徴とする車載電子制御装置。
2. 上記出力論理処理手段が発生する閉路駆動出力は第一・第二の駆動出力を備え、上記第一の駆動出力が論理レベル「Ｈ」であってしかも上記第二の駆動出力が論理レベル「Ｌ」であるときに上記制御開閉素子の閉路駆動が行われると共に、上記制御開閉素子を開路するときは上記第一の駆動出力は論理レベル「Ｌ」もしくは論理レベル「Ｘ」、第二の駆動出力は論理レベル「Ｈ」もしくは論理レベル「Ｘ」となるように制御されていることを特徴とする請求項１記載の車載電子制御装置。
3. 上記メインＣＰＵは主電源回路から給電されて通常動作している期間において、上記出力論理処理手段に対して診断を行なう強制動作指令手段を備えると共に、上記メインＣＰＵはモニタ入力端子と強制動作監視手段とを備えていて、上記モニタ入力端子は上記出力論理処理手段が発生する閉路駆動出力の状態を監視情報として上記メインＣＰＵに入力する端子であり、上記強制動作監視手段は上記強制動作指令手段による摸擬覚醒出力信号と上記第一又は第二のリセット手段によるリセット信号に対応した上記モニタ入力端子の動作状況を監視することによって、上記出力論理処理手段の動作診断を行う手段であることを特徴とする請求項１又は請求項２記載の車載電子制御装置。
4. 上記メインＣＰＵは主電源回路から給電されて通常動作している期間において、上記タイマ回路部に対して摸擬目標時間による点検信号の発生を促す動作点検指令手段を備えると共に、上記メインＣＰＵは上記モニタ入力端子と動作点検監視手段とを備えていて、上記モニタ入力端子は動作点検指令手段に基づいて上記出力論理処理手段が発生する閉路駆動出力を監視情報として上記メインＣＰＵに入力する端子であり、上記動作点検監視手段は動作点検指令手段による点検信号と上記第一又は第二のリセット手段によるリセット信号に対応した上記モニタ入力端子の動作状況を監視することによって、上記タイマ回路部の起動動作点検を行う手段であることを特徴とする請求項１又は請求項２記載の車載電子制御装置。
5. 上記タイマ回路部と上記主制御回路部とはシリアル通信回路によって相互交信するよう構成されていて、上記タイマ回路部の覚醒時間設定メモリに格納される目標覚醒時間は上記メインＣＰＵから上記シリアル通信回路を介して送信されたものであると共に、上記メインＣＰＵは模擬起動時間の測定手段と覚醒目標時間に対する補正係数演算手段を備えていて、上記測定手段は上記メインＣＰＵが上記タイマ回路部に時間計測指令を発生してから上記タイマ回路部が閉路駆動出力を発生するまでの経過時間τ１を測定する手段であり、上記補正係数演算手段は上記模擬起動時間の測定において上記タイマ回路部で適用された動作点検時間τ２と、上記タイマ回路部が閉路駆動出力を発生するまでの経過時間τ１との比率Ｋ＝τ２／τ１を算出し、
   上記タイマ回路部に送信する補正覚醒目標時間Ｔは実際に必要とされる覚醒目標時間Ｔ０に対して、Ｔ＝Ｔ０×Ｋによって補正されていることを特徴とする請求項４記載の車載電子制御装置。
6. 上記タイマ回路部は更に、第二のプログラムメモリと協働し動作するサブＣＰＵを備えると共に、上記サブＣＰＵと上記メインＣＰＵはシリアル通信回路によって相互交信するよう構成されていて、上記タイマ回路部の覚醒時間設定メモリに格納される覚醒目標時間は上記メインＣＰＵから上記シリアル通信回路を介して送信されたものであるのに対し、上記メインＣＰＵを起動させる閉路駆動出力を監視するモニタ入力は上記シリアル通信回路に依存しないモニタ入力端子を介して上記メインＣＰＵに入力されるものであることを特徴とする請求項３又は請求項４記載の車載電子制御装置。
7. 上記タイマ回路部は、上記主制御回路部の動作電源が遮断されてから、再び供給される所定時間Ｔｂに、表示素子を第一の周期で点滅駆動する点滅表示出力手段を備え、
   上記表示素子は車両の運転者に視認できる位置に設定され、上記タイマ回路部が作動可能状態にあることを報知すると共に、
   上記表示素子は車両外部からも視認できる位置に設置されており、駐車車両の盗難防止を行う威嚇表示手段を兼ねるものである請求項１に記載の車載電子制御装置。
8. 上記点滅表示出力手段は更に、主電源回路が遮断されてから所定時間が経過して上記タイマ回路部が上記メインＣＰＵを起動させる閉路駆動出力の発生を完了した後においても、継続して上記表示素子を第二の周期で点滅駆動する持続駆動手段を備え、上記第二の周期は第一の周期よりも長い時間であって、上記タイマ回路部が作動可能状態にあるのか不作動状態にあるのかを識別報知するものであることを特徴とする請求項７記載の車載電子制御装置。
9. 上記タイマ回路部は更に、第二のプログラムメモリと協働して動作するサブＣＰＵと、上記メインＣＰＵを起動させる覚醒目標時間を格納記憶する上記覚醒時間設定メモリと、上記点滅時間周期を格納記憶する点滅周期設定メモリと設定値変更手段とを備えていると共に、上記サブＣＰＵと上記メインＣＰＵはシリアル通信回路によって相互交信するよう構成されされていて、上記覚醒時間設定メモリに格納される覚醒目標時間と上記点滅周期設定メモリに格納される点滅周期は上記メインＣＰＵから上記シリアル通信回路を介して送信されるものであって、上記設定値変更手段は上記メインＣＰＵによる１回又は複数回の上記閉路駆動出力が終了した後において、以前よりも長い時間の最終覚醒目標時間を設定し、当該最終覚醒目標時間に対応した閉路駆動出力動作が終了するまでの期間において、上記表示素子の点滅周期は第一の周期よりも長い第二の周期に設定変更するものであって、上記タイマ回路部がどの段階にあるのかを識別報知するものであることを特徴とする請求項７記載の車載電子制御装置。
10. 車載バッテリと主電源回路との間に設けられた制御開閉素子は第一・第二・第三の駆動信号の論理和出力によって電磁コイルが閉路駆動される電源リレーの出力接点であって、上記第一の駆動信号は車両の運転時に閉路される電源スイッチの投入または遮断に応動して有効または無効となる駆動信号であり、上記第二の駆動信号は上記メインＣＰＵが発生するウォッチドッグクリア信号の発生周期が所定時間以下であるときに有効となる出力許可信号、または上記メインＣＰＵが発生する自己保持用駆動信号であり、上記第三の駆動信号は上記タイマ回路部が発生する閉路駆動出力であり、上記第三の駆動信号によって上記メインＣＰＵが起動した後は上記閉路駆動出力は出力停止し、第三の駆動信号に替わって第二の駆動信号によって上記開閉素子の閉路動作が保持されるものであるか、または第三の駆動信号は持続発生し覚醒運転の終了に伴って上記メインＣＰＵによって出力停止されるものであることを特徴とする請求項１又は請求項７記載の車載電子制御装置。
11. 上記車載電子制御装置は第一・第二の給電回路を備え、上記第一の給電回路は上記主電源回路，上記各種電気負荷と車載バッテリ間に接続された第一の制御開閉素子となる出力接点と該出力接点を閉路駆動する電磁コイルとを有する電源リレーと、上記出力接点に直列接続された逆流阻止ダイオードとを備え、上記電磁コイルは車両運転時に操作される電源スイッチが閉路したことによって付勢されると共に、上記メインＣＰＵが発生するウォッチドッグクリア信号の発生周期が所定時間以下であるときに有効となる出力許可信号、または上記メインＣＰＵが発生する自己保持用駆動信号によって動作保持される給電回路であり、上記第二の給電回路は上記主電源回路と車載バッテリとの間を接続する第二の制御開閉素子を備え、該第二の制御開閉素子は上記タイマ回路部による上記メインＣＰＵを起動させる閉路駆動出力の発生によって閉路すると共に、第一・第二・第三の閉路持続手段のいずれかの閉路持続手段によって閉路が維持されて、当該閉路持続手段が不作動になったときに開路する給電回路であり、上記第一の閉路持続手段は、上記メインＣＰＵからの停止指令があるまで上記タイマ回路部が閉路駆動出力を持続するものであり、上記第二の閉路持続手段は、上記タイマ回路部による上記メインＣＰＵの起動において上記メインＣＰＵが発生する自己保持用駆動信号によって代替されるものであり、上記第三の閉路持続手段は、上記タイマ回路部による上記メインＣＰＵの起動に伴って上記メインＣＰＵが発生するウォッチドッグクリア信号の発生周期が所定時間以下であるときに有効となる出力許可信号によって代替されるものであり、上記逆流阻止ダイオードは第一の制御開閉素子から各種電気負荷に対する給電は可能であっても第二の制御開閉素子から各種電気負荷に対する給電を阻止する関係に接続されているものであることを特徴とする請求項１又は請求項７記載の車載電子制御装置。

Images