JP4467160B2 - 自動車用コンピューター・システムにおけるエンジン始動管理 - Google Patents
自動車用コンピューター・システムにおけるエンジン始動管理 Download PDFInfo
- Publication number
- JP4467160B2 JP4467160B2 JP2000273490A JP2000273490A JP4467160B2 JP 4467160 B2 JP4467160 B2 JP 4467160B2 JP 2000273490 A JP2000273490 A JP 2000273490A JP 2000273490 A JP2000273490 A JP 2000273490A JP 4467160 B2 JP4467160 B2 JP 4467160B2
- Authority
- JP
- Japan
- Prior art keywords
- main
- voltage
- processor board
- power
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/24—Resetting means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
Description
【０００１】
本出願は、1999年7月14日になされた、名称が“Power Management Fault Strategy for Automotive Multimedia System”である係属中の米国特許出願09/353,604号及び、1999年7月14日になされた、名称が“Power Management for Automotive Multimedia System”である係属中の米国特許出願09/353,685号に関連しており、ここでは両者が引用により本明細書に組み込まれる。
【０００２】
【発明の属する技術分野】
本発明は、概略的には自動車用マルチメディア／パーソナル・コンピューター・システムに電力を供給するための方法及び装置に関し、より具体的には、エンジン始動中に揮発性ＲＡＭに電力を供給するためのシステムに関する。
【０００３】
【従来の技術】
携帯演算装置においては、電力管理は重要な課題である。これは、バッテリー容量が限られ電流値が厳しく制限される自動車において、特に当てはまる。より大きなマイクロプロセッサーの使用及び、より多数の周辺機器の使用により、マイクロプロセッサーをベースとしたシステムがより高性能になるにつれ、電力需要が増大している。内燃機関及びオルタネーターを持つ車両において、電力発生量は大きな困難なしに作動するのに充分なものとなり得る。他の動力源を用いる車両や、エンジン停止中の内燃機関車両においては、マルチメディア／ＰＣシステムの電流消費（通常作動状態の電流及び静止電流の両方）における顕著な限界が生じることがあり得る。
【０００４】
車両内部における電力需要は、車両を始動する際に最大であるのが一般的である。始動モーターは、バッテリーの電力発生能力全体を必要とする可能性があり、それにより、バッテリー電圧を、電気装置の安全動作のために必要な最小電圧よりも低い値まで低下させてしまう（電圧低下（brown out）状態として知られている）。この負荷ピーク中に、バッテリー電圧低下の結果として、作動中の電気装置が損傷したり、揮発性ランダム・アクセス・メモリー（ＲＡＭ）に記憶された重要なデータを失ったりする恐れがある。重要なデータの消失は、装置に対して、機能しない状態になることや、適切な機能を果たせる様に再設定する余分な時間を浪費することを、余儀なくさせる恐れがある。
【０００５】
従来電気装置は、エンジン始動の間の主バッテリー電圧の消失に対処するため二次バッテリーの様な電力を使用してきた。バッテリー電圧が降下すると、継続した機能を行わせ、また保存データーの消失を防ぐために、二次バッテリーが装置に供給される最小電圧を維持する。これに伴う問題は、余分な二次バッテリーが高価である可能性があること、及び、二次バッテリーの収容空間のため、車両内部に余分な空間が必要となる、ことである。
【０００６】
電気装置は、電力消失に対して極めて素早く対応可能でなければならない。その装置は、エンジンが実際にクランキングを開始しバッテリー電圧が降下する前に、1000分の１秒単位の時間内でいかなる重要なデーターも保護及び保存が可能でなければならない。殆どのマルチメディア／ＰＣベースのシステムは、素早いシャットダウンやバッテリー電圧の突然の消失への対応をする様には設計されていないプロセッサーを用いているので、現状の技術には限界がある。
【０００７】
【発明が解決しようとする課題】
本発明は、揮発性ランダム・アクセス・メモリーの記憶内容を保存しながら、エンジン始動中に車両のコンピューター・ベースのシステムをシャットダウンする効率的で安全な方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明の一つの観点において、プロセッサーをベースとする電子システム中の揮発性ＲＡＭに電力を供給するための電力管理システムが、エンジンを持つ車両に組込まれる。上記車両は、上記エンジンの始動状態を検知するためのエンジン・クランキング信号と主電力源を含む。上記システムは、情報処理を実行するためのメイン・プロセッサー・ボードを含む。上記メイン・プロセッサー・ボードは、上記エンジン・クランキング信号のための入力部を含み、また上記メイン・プロセッサー・ボードは上記揮発性ＲＡＭと接続されるか、あるいはそれを含む。
【０００９】
上記電力管理システムはまた、車両インターフェイス、ユーザー入力及び、複数の周辺機器の全体的な電力管理の、リアルタイム処理を実行するための車両入力／出力プロセッサー・ボードを含む。該入力／出力プロセッサー・ボードは、上記メイン・プロセッサー・ボードと接続され、また上記エンジン・クランキング信号のための入力部を含む。
【００１０】
上記電力管理システムはさらに、上記メイン・プロセッサー・ボードに電力を供給するための主電圧レギュレーターを含む。該主電圧レギュレーターは、主入力電圧に応じて主制限出力電圧を生成する。上記主電圧レギュレーターはまた、上記入力／出力プロセッサー・ボード及び上記主電力源と接続されている。上記電力管理システムはさらに、少なくとも上記エンジンの始動中に電力を供給するよう上記揮発性ＲＡＭと接続された二次電圧レギュレーターを含む。上記二次電圧レギュレーターは、二次入力電圧に応じて二次制限出力電圧を生成しかつ上記主電力源と接続されている。
【００１１】
上記主電圧レギュレーターは、上記主入力電圧が主電圧幅内にある限り、上記主制限出力電圧を供給する。上記二次電圧レギュレーターは、クランキング中に主電源電圧が降下したとき上記ＲＡＭに電力を供給できる様に、上記二次入力電圧が上記主電圧幅よりも低い電圧値を含む二次電圧幅内にある限り、上記二次制限出力電圧を供給する。
【００１２】
上記メイン・プロセッサー・ボードは、上記エンジン・クランキング信号を検知し、上記メイン・プロセッサー・ボードにより制御される所定の機器がシャット・ダウンされた状態であるサスペンド・モードに移行する。上記所定機器がシャット・ダウンされるとき、エンジンが始動され上記主電源電圧が回復した後の復帰のため、上記メイン・プロセッサー・ボードが、上記メイン・プロセッサー・ボード自身により制御される全ての機器の最新状態を上記揮発性メモリー中に保存する。
【００１３】
【発明の実施の形態】
図１を参照すると、メイン・プロセッサー・ボード10は、ビデオ・プロセッサー・カード11及び車両の入力／出力プロセッサー（vehicle input/output processor、略してＶＩＯＰ）ボード12に接続されている。メイン・プロセッサー・ボード10は、例えばIntel（登録商標） Celleron（商標）プロセッサーから構成され得る複雑命令セット演算（complex instruction set computing略してＣＩＳＣ）プロセッサー13を含む。サポート・チップ・セット14はプロセッサー13に接続され、特にマイクロプロセッサー13と共に機能する様に適応されている。サポート・チップ・セット14は１つ又はそれより多い集積回路とすることが出来、好ましくはIntel Banister Bridgeのノース・ブリッジ及びサウス・ブリッジからなることとし得る。
【００１４】
チップ・セット14はプロセッサー13と種々の他の装置との間のインターフェースとなり、またプロセッサー13に対する局所的な電力管理を行う。サポート・チップ・セット14は、ＤＲＡＭメモリー15を制御するためのＤＲＡＭメモリー制御器を含む。チップ・セット14はまた、ハードディスク・ドライブ16やＣＤ−ＲＯＭドライブ17のような、大容量記憶装置のインターフェイス制御器も含んでいる。プロセッサー13は、主利用プロセッサーであり、ハードディスク・ドライブ16及び／又はＣＤ−ＲＯＭドライブ17に含まれるオペレーティング・システム・ソフトウェアやアプリケーション・プログラムを実行する。
【００１５】
時刻（time of day、略してＴＯＤ）ユニット18は、チップ・セット14と接続され、一般的な態様で時刻を把握する。車両バッテリー（不図示）からの電流を扱う微小静止電流レギュレーターが、メイン・プロセッサー・ボード10の電力がオフである場合でも、ＴＯＤユニット18の作動を維持するために、設けられているのが好ましい。
【００１６】
チップ・セット14は、以下に述べるように、ＶＩＯＰ12から数種の制限された電圧を受ける。チップ・セット14は制限電圧の制御を補助し、自身の一般的な電力管理方法に従いプロセッサー13とＤＲＡＭ15に電力を供給する。メイン・プロセッサー・ボード10はさらに、ＶＩＯＰ12から供給されない値の制限電圧を作るために、チップ・セット14により駆動されるコア電力供給部19を含んでも良い。
【００１７】
スーパー入出力（Ｉ/Ｏ）インターフェイス20は、チップ・セット14と接続されまたＶＩＯＰ12と接続されるシリアル通信ポートＣＯＭ1を与える。シリアル接続リンクは、プロセッサー13とＶＩＯＰ12との間で、電力管理に関するメッセージ及び、入出力データと制御信号に関するメッセージを、伝達する。
【００１８】
メイン・プロセッサー・ボード10は、ＢＩＯＳユニットなどの不図示で周辺機器である他の一般的な装置及びＩＳＡ,ＰＣＩ及びＵＳＢインターフェイスなどの標準バス・インターフェイスを含む。ビデオ・カード11は、例えばＰＣＩ拡張スロットに接続されても良い。ビデオ・カード11は、ＶＩＯＰ12の制御下で、外部レギュレーター22により電力供給されるディスプレイ21へ接続されるビデオ出力部を含む。
【００１９】
ＶＩＯＰ12は、例えば読出専用メモリー（read-only memory、略してＲＯＭ）26に格納されたプログラム命令を実行する省電力マイクロプロセッサー25を含む。省電力マイクロプロセッサー25は、例えばMotorola 68 HC 912プロセッサーなどの自動車用に使用される場合が多い形式の低電力プロセッサーからなるものとすることが出来る。プロセッサー25の基本的な役割は、切替形及び非切替形の制限電圧出力を複数持つ主電力レギュレーター27を制御することである。例えば、３．３Ｖ,５Ｖ及び１０Ｖの切替形出力が、３．３Ｖの非切替形（つまり連続的な）出力と共に、設けられる。これらの、制限電圧のそれぞれは、メイン・プロセッサー・ボード10に供給され、そしてそれらの電圧を使用するチップ・セット14を含む各種装置に分配される。これらの電圧は、マイクロプロセッサー13を作動させるため、記憶内容を更新そしてそれにアクセスするのにメモリー15に電力を与えるため、そして、チップ・セット14そのものの各部に電力を与えるために、使用される。加えて、電力が、ハードディスク・ドライブ16、ＣＤ−ＲＯＭ17及びＴＯＤユニット18に直接供給されても良い。主電圧レギュレーター27は、主バッテリー電圧Ｖbatを受ける主電力入力部において、好ましくは約９Ｖと２８Ｖとの間の主入力電圧範囲内で機能するはずである。
【００２０】
主電圧レギュレーター27はまた、メイン・プロセッサー・ボード10及びＶＩＯＰ12から離れた位置にある周辺装置に制限電圧を供給する場合もある。例えば、別個の遠隔モジュールには、主電圧レギュレーター27からＧＰＳ用電力（ＧＰＳ ＰＷＲ）及び送受信電力（ＸＣＶＲ ＰＷＲ）をそれぞれ受けるＧＰＳ受信機及び無線データ送受信器が、含まれ得る。
【００２１】
ＶＩＯＰ12は、メイン・プロセッサー・ボード10上のＲＡＭ15と接続された二次電圧レギュレーター50を含む。二次電圧レギュレーター50は、４Ｖと２８Ｖの間の二次入力電圧幅（Ｖbat）内で動作するが、しかしエンジンのクランキング中には常時機能することが可能であるべきである。二次電圧レギュレーター50は、主電圧レギュレーター27と並列とすることが出来、またメイン・プロセッサー・ボード10上のＲＡＭ15に直列に接続されることも可能である。二次レギュレーター50の主要な機能は、エンジン始動中に記憶内容を維持するためＲＡＭ15に３．３ボルトの二次制限電圧出力を供給することである。
【００２２】
二次電圧レギュレーター50は、複数の方法にて作動され得る。好ましい実施形態においては、バッテリー電圧（Ｖbat）が主電圧レギュレーター27の主入力電圧幅の最小値を下回る値（例えば９Ｖより小さい値）まで降下したときに、二次電圧レギュレーター50が自動的に作動する。二次電圧レギュレーター50の別の作動方法は、車両のクランキング信号52の直接の制御下で、オンとオフを切替えることである。車両のクランキング信号52は、エンジン制御器やイグニション・スイッチによって生成され得る。二次電圧レギュレーター50の別の作動方法は、ＲＡＭ15に対する定常電源として常にレギュレーターに電力供給することである。このような方法で二次電圧レギュレーター50を作動させることにより、主電圧レギュレーター27がすでにＲＡＭ15に電力を供給しているという事実が示すシステムの通常動作状態の際に、ＲＡＭ15が電力を失わないことを保証するが、それは電力の浪費である。
【００２３】
図２は、好ましい実施態様のための、バッテリー電圧（Ｖbat）、主電圧レギュレーター27及び二次電圧レギュレーター50の時間的な関係を示す。図２（a）に示されているように、車両クランキング信号52は時間ｔ１において立ち上がり状態へ移行する。時間ｔ２において、エンジンがクランキングを開始し、図２（b）に示すように主バッテリー電圧が降下する。クランキング信号52とエンジンの実際のクランキングの間には、スターター・モーターを締結するスターター・ソレノイドを励起し、エンジンをクランキングするのに充分な電流の生成により引き起こされる、時間ｔ１から時間ｔ２までの遅延が生じる。クランキング中に主バッテリー電圧が降下すると、主電圧レギュレーター27の主制限電圧出力は、時間ｔ３（図２（c）参照）において、その最小レベルよりも低い値に降下し、二次制限電圧出力は同時に、ＲＡＭ記憶内容を維持するため３．３Ｖ（図２（d）参照）まで上昇する。エンジン始動後主バッテリー電圧が上昇すると、主制限出力電圧は、時間ｔ４において適切なレベルの出力電圧まで高まることになり、その一方で二次制限出力電圧は最小値まで降下する。
【００２４】
ＶＩＯＰ12は、マイクロプロセッサー25に対しメイン・プロセッサー・ボード10のＣＯＭ1ポートとマイクロプロセッサー25が通信するシリアル・ポート接続を提供するために、物理的なインターフェイス28を含む。マイクロプロセッサー25は、ユーザーにより操作されるオン／オフ・スイッチ30に応答してマルチメディア・システムを使用状態にすべき時期を示すパワー・ボタン信号及び、主利用プロセッサー13を再起動させるリセット信号を発する。チップ・セット14は、チップ・セット14の電力管理ロジックが自身が動作中のサスペンド電力状態を特定する、識別可能な３つの信号ＳＵＳ Ａ，ＳＵＳ Ｂ及びＳＵＳ Ｃを発する。
【００２５】
マイクロプロセッサー25はまた、車両が電力被供給状態か非電力被供給状態であるかを特定するために、イグニション・スイッチ31からの信号を受信する。イグニション・スイッチ31とオン／オフ・スイッチ30の状態に基づいて、マイクロプロセッサー25及びマイクロプロセッサー13はそれぞれ主利用プロセッサー13及びチップ・セット14に対する適切な電力供給状態を決定する。マイクロプロセッサー13及びチップ・セット14の最新状態及び次に要求される状態に応じて、マイクロプロセッサー25は、正常な状態がチップ・セット14により実行されていたことを確認したり、シリアル通信リンクを介して別の状態を命令したり、あるいはメイン・プロセッサー・ボード10に異なる制限電圧を与えるために電力制御レギュレーター27の状態を切り替えたりすることが出来る。また種々のスイッチや他の入力の状態に基づいて、マイクロプロセッサー25が、適切にディスプレイ21に電力を与えるために、外部レギュレーター22のオンとオフの切り替えを制御する場合がある。
【００２６】
マイクロプロセッサー25及びマイクロプロセッサー13も、エンジン制御プロセッサー又はイグニション・スイッチ31のいずれかにより生成され得る車両クランキング信号52を受信する。車両クランキング信号52は、運転者がエンジン始動を意図していることを特定する。始動モーターが実際に回転を始めるまで（例えばイグニション・スイッチが始動位置まで回された後の約14msは）、主バッテリー電圧は降下しない。車両クランキング信号52は、車両クランキング信号52をマイクロプロセッサー25が使用出来る信号に、例えば０から５ボルトのＴＴＬレベルの信号に変換する車両クランキング信号バッファー回路53により、処理される。車両クランキング信号52がマイクロプロセッサー25により受信された後、それは即座にメイン・プロセッサー・ボード10上のマイクロプロセッサー13に送信される。車両クランキング信号52は、マイクロプロセッサー25の低電力モードへの移行と、マイクロプロセッサー13のサスペンド・モードへの移行を引き起こす。低電力モードは、以下の状態に特徴付けられる。すなわち、ＶＩＯＰボード上で制御される、又はその上に位置する全ての機器が、主電圧レギュレーター27からの全切替電圧を含めてシャットダウンされ、そして、マイクロプロセッサー25は待機モードにあり、待機モードにおいて、マイクロプロセッサー25は、自身の通常動作の再開が可能となるオフ状態（つまり、クランキングが終了した状態）へクランキング信号が移行するまで、そのクランキング信号52を監視する。マイクロプロセッサー13のサスペンド・モードは、以下の状態に特徴付けられる。すなわち、周辺機器、ＣＤ−ＲＯＭドライブ、ハードディスク・ドライブなどの所定の装置はシャットダウンされ、そして、マイクロプロセッサー13とチップ・セット14は、サスペンド状態、例えばＳ３つまりＡＣＰＩ仕様において定義されたＲＡＭに対するサスペンド状態にある。
【００２７】
マルチメディア・システム用電力管理方法の動作を、図３の状態図と組み合わせて以下に説明する。何らかの電力が供給される前には、マルチメディア・システムは非電力供給状態40をとる。非電力供給状態40において、主バッテリーの電力は切断されており、全てのユニットはオフ状態である。電力が供給されると、マルチメディア・システムはスリープ状態41に移行する。スリープ状態41は、以下の状態で特徴づけられる。つまり、イグニション・スイッチがオフ、ＶＩＯＰユニットがスリープ状態、主マイクロプロセッサー及びチップ・セットがオフ状態、ディスプレイがオフ状態、遠隔無線ユニット及びＧＰＳユニットがオフ状態、ＣＤ−ＲＯＭユニットがオフ状態、そして、ディスプレイのバックライト（バックライトとは液晶ディスプレイの背景照明で、ユニットそのものがオフであっても微光状態の間車両のダッシュボードの全体的なパネル照明を行うことが要求される）がオフ状態、である。スリープ状態41の間に、ヘッドランプなどの車両の外部照明がオンにされた場合には、ディスプレイに対してバックライト用電力を供給するのが望ましい。それで、ライト・オンの状態が、ＶＩＯＰユニットが起動されディスプレイに対するバックライト用電力を制御可能な電力節約状態42への移行を起こす。ライトがオフされると、スリープ状態41へ戻る移行が起こされる。
【００２８】
車両のイグニションがオンになると、マルチメディア・ユニットそのもののパワー・ボタンのオン／オフ状態に依存して、スリープ状態41からの移行がなされることになる。パワー・ボタンがオフの場合は、スタンバイ＋状態43への移行が行われる。パワー・ボタンがオンの場合は、完全電力供給状態44への移行が行われる。
【００２９】
ＶＩＯＰのメッセージに自身を応答させなくする主マイクロプロセッサーのエラー又はロックアップ状態により起こされるシャットダウン中には、他のいかなる状態からもスリープ状態41への移行がなされ得る。その場合には、主マザーボード10へ切替えられていた全ての電力をＶＩＯＰプロセッサーが遮断し、それによりスリープ状態41へ初期化する。
【００３０】
電力節約状態42は、以下の状態により特徴づけられる。つまり、イグニション・スイッチがオフ、ＶＩＯＰユニットが起動状態、主利用プロセッサー及びチップ・セットがディスクへのサスペンド状態（Intel Celleronチップ・セット／ＡＣＰＩ仕様ではＤ３状態に相当）、ディスプレイがオフ状態、遠隔無線ユニット及びＧＰＳユニットがオフ状態、ＣＤ−ＲＯＭユニットがオフ状態、そして、ディスプレイのバックライトが車両の状態（ヘッドライトなど）に応じてオン又はそうでない状態、である。イグニション・スイッチが入ったときには、マルチメディア・ユニットそのもののパワー・ボタンのオン／オフ状態に応じて、電力節約状態42からの移行が行われることになる。パワー・ボタンがオフのときには、スタンバイ＋状態43への移行が行われる。パワー・ボタンがオンのときには、完全電力供給状態44への移行が行われる。スタンバイ＋状態43は、以下の状態により特徴づけられる。つまり、イグニションがオン状態、ＶＩＯＰユニットが起動状態、メイン・プロセッサーとチップ・セットがオン状態、ディスプレイがオフ状態、遠隔無線ユニットがオフ状態、ＧＰＳユニットがオン状態、ＣＤ−ＲＯＭユニットがオフ状態にあり、そしてディスプレイのバックライトが他のランプの状態に依存している。スタンバイ＋状態43にある間には、パワー・ボタンのオン操作、マルチメディア・システムの他のいずれかのボタンの適切な操作、又は、ＣＤオーディオ・ディスクの様なメディアの挿入に応じて、完全電源供給状態44に移行され得る。スタンバイ＋状態43にある間にイグニション・スイッチがオフになった場合、スタンバイ状態45への移行がなされる。
【００３１】
スタンバイ状態45は、以下の状態により特徴づけられる。つまり、イグニションがオフ状態、ＶＩＯＰユニットが起動状態、主マイクロプロセッサーとチップ・セットがＲＡＭに対するサスペンド状態（Intel Celleronの電力管理ロジックではＳ３状態に相当）でのスリープ状態、ディスプレイがオフ状態、遠隔無線ユニット及びＧＰＳユニットがオフ状態、ＣＤ−ＲＯＭユニットがオフ状態にあり、そしてディスプレイのバックライトが車両のランプに依存している。スタンバイ状態45にある時に、暗電流の消費量を極めて低く約１００mAとすることが出来る。この電流はかなり低いものの、内燃機関を始動するため主バッテリーに頼らねばならない車両において、極めて長時間維持することが許容される値よりは大きな値である。それで、スタンバイ状態45は、それが経過した後に電力節約状態42に移行する所定の期間を検出するために、時刻タイマーの作動を含んでいる。電力節約状態42においては、主プロセッサー及びチップ・セットがディスクへのサスペンド状態に切り替わり、ＤＲＡＭメモリーが継続的に更新される必要がないため、電力消費量を約４mAまで低下し得る。
【００３２】
クランキング事象中及びその後のマルチメディア・システム用電力管理システムの動作を、図４及び５に示すフローチャートを組み合わせて説明する。車両クランキング信号52がマイクロプロセッサー25により受信されると、ステップ54においてその信号は即座にメイン・プロセッサー・ボード10に送信される。ＶＩＯＰボード12は、好ましい実施形態においては、車両クランキング信号52をメイン・プロセッサー・ボード10に送信する役割を持つ。車両クランキング信号52は、専用通信線を介して、又はボード間の既存の通信線の一つを使用することにより、送信され得る。車両クランキング信号52がメイン・プロセッサー・ボード10に送信された後、ＶＩＯＰマイクロプロセッサー25はステップ56においてそれがウェイク・アップ・モードであったかどうかを判断するためにチェックを行わねばならない。ウェイク・アップ・モードは、以下の状態により特徴付けられる。すなわち、メイン・プロセッサー・ボード10に対して通常動作の開始を指示するために、マイクロプロセッサー25がメイン・プロセッサー・ボード10にウェイク・アップ信号を送信している。車両クランキング信号52が受信されたときにマイクロプロセッサー25がウェイク・アップ・モードにある場合、ステップ58においてマイクロプロセッサー25は自身の最新の状態を車載ＲＡＭ中に保存しなければならない。保存された状態は、ウェイク・アップ・モード中におけるマイクロプロセッサー25の最後の実行動作を示す。これはマイクロプロセッサー25に対し、クランキング持続時間中にプロセッサー13を低電力モードに維持しつつマイクロプロセッサー13のウェイク・アップを保留すること、及び、クランキング信号52が終了した際に、中断された時点からの継続、を可能にする。多くの場合において、この状態はマイクロプロセッサー25の中断された時点からの始動を許容することにはならないが、その状態が開始するのに良好である場合には、無事にウェーク・アップするのに要する移行時間が短縮されることになる。マイクロプロセッサー25がウェイク・アップ・モードでなかった場合には、車両クランキング信号52が受信されたときに、又はステップ58においてマイクロプロセッサー25が状態の保存を終了したときに、マイクロプロセッサー25はステップ60において低電力モードに入ることになる。低電力モードは、以下の状態により特徴付けられる。すなわち、主電圧レギュレーター27が継続つまり非切替電圧を除きオフ、マイクロプロセッサー25がスリープ状態、つまりプロセッサーの機能は果たさないが車両クランキング信号52が終了するのを待っている状態、全ての周辺機器がシャットダウン、そして、マイクロプロセッサー25により制御される他のいかなる機器もシャットダウン、である。
【００３３】
車両クランキング信号52が終了した後（例えばイグニション・スイッチが運転位置（run position）に戻った後）、ＶＩＯＰマイクロプロセッサー25は、ステップ62において車両クランキング信号52が受信されたときにそれがウェイク・アップ・モードであったかどうかを判断する。マイクロプロセッサー25がウェイク・アップ・モードであった場合、ステップ64において、保存されていた状態が読み出され、適切であればその保存状態からウェーク・アップ処理が再開される。マイクロプロセッサー25がウェイク・アップ・モードでなかった場合、ステップ66において、ウェイク・アップ・モード信号をメイン・プロセッサー・ボード10に送信することにより通常のウェイク・アップ・モードが開始される。
【００３４】
図５を参照すると、クランキング信号52を受信した後、メイン・ボード・マイクロプロセッサー13は、ステップ70において、自身が制御する各所定の周辺機器の最新状態をＲＡＭ15内に即座に保存する。その所定の機器は、その機器の、比較的短い時間にてシャット・ダウンされ得る可能性（例えば、ＰＣＩインターフェイスであれば状態の保存とシャット・ダウンに極めて短い時間しか必要としない）、電流消費量、及び、マルチメディア・システム全体に対するそれらの重要性（つまりシステムの機能性に対して高い重要度を持つ装置）、に基づいて選択される。周辺機器には、時間的制約のためそれの状態を保存させることが出来ないものもある。そのような機器もシャット・ダウンされることになるが、電力消失が生じたことは後で通知される。当然これは、電力が復帰したときに、機器が適切に対応するのを可能にするはずである。機器の状態が保存された後、ステップ72においてメイン・ボードは周辺機器をオフ状態にする。上記機器をオフ状態にすることにより、低電力という要求を満たし、また上述の低電力状態から機器を保護する。機器の電力を落した後、ステップ74においてマイクロプロセッサー13はサスペンド・モードに移行する。サスペンド・モードは以下の状態により特徴付けられる。すなわち、クランキング信号52がオン、メイン・プロセッサーボードのマイクロプロセッサー13が、ＲＡＭに対するサスペンド状態（ＡＣＰＩ仕様では状態Ｓ３として示される）においてスリープ状態、全ての周辺機器がオフ、ＣＤ−ＲＯＭドライブ17がオフ、そして、ハードディスク・ドライブ16がオフ、である。
【００３５】
ＶＩＯＰ12ボードが起動命令シーケンスを送信するまで、メイン・プロセッサー・ボード10はサスペンド・モードに留まる。メイン・プロセッサー・ボード10によりウェーク・アップ命令シーケンスが受信されると、マイクロプロセッサー13は、適切な通常動作状態、つまりスタンバイ状態や節電状態などのうちの一つに移行する。ステップ76におけるウェーク・アップにより、周辺機器は再度電力供給される。ステップ78において、保存された状態が全て復元される。ステップ80において、状態を保存していない又はシャット・ダウンが前もって行われたことを知る必要がある、いかなる他の機器や他のシステム・アプリケーションにも、前もって行われたシャット・ダウンが通知される。マイクロプロセッサー13はその後、ステップ82において、Intel Celleronプロセッサー上に通常見られるオペレーティング・システムにより制御される通常動作に移行する。
【００３６】
【発明の効果】
本発明によれば、揮発性ランダム・アクセス・メモリーの記憶内容を保存しながら、エンジンが始動中に車両のコンピューター・ベースのシステムをシャットダウンする効率的で安全な方法を提供することが出来る。
【図面の簡単な説明】
【図１】本発明の電力管理システムを用いたマルチメディア・システムを示すブロック図である。
【図２】電力管理システムにおけるクランキング信号と各電圧値の変化を時系列で示す図である。
【図３】図１におけるシステムの状態遷移を示す状態図である。
【図４】車両の入力／出力プロセッサー・ボードの動作を説明するフローチャートである。
【図５】メイン・プロセッサー・ボードの動作を説明するフローチャートである。
【符号の説明】
10 メイン・プロセッサー・ボード
12 車両入出力プロセッサー・ボード
13 マイクロプロセッサー
15 揮発性ＲＡＭ
27 主電圧レギュレーター
50 二次電圧レギュレーター
52 クランキング信号
本出願は、1999年7月14日になされた、名称が“Power Management Fault Strategy for Automotive Multimedia System”である係属中の米国特許出願09/353,604号及び、1999年7月14日になされた、名称が“Power Management for Automotive Multimedia System”である係属中の米国特許出願09/353,685号に関連しており、ここでは両者が引用により本明細書に組み込まれる。
【０００２】
【発明の属する技術分野】
本発明は、概略的には自動車用マルチメディア／パーソナル・コンピューター・システムに電力を供給するための方法及び装置に関し、より具体的には、エンジン始動中に揮発性ＲＡＭに電力を供給するためのシステムに関する。
【０００３】
【従来の技術】
携帯演算装置においては、電力管理は重要な課題である。これは、バッテリー容量が限られ電流値が厳しく制限される自動車において、特に当てはまる。より大きなマイクロプロセッサーの使用及び、より多数の周辺機器の使用により、マイクロプロセッサーをベースとしたシステムがより高性能になるにつれ、電力需要が増大している。内燃機関及びオルタネーターを持つ車両において、電力発生量は大きな困難なしに作動するのに充分なものとなり得る。他の動力源を用いる車両や、エンジン停止中の内燃機関車両においては、マルチメディア／ＰＣシステムの電流消費（通常作動状態の電流及び静止電流の両方）における顕著な限界が生じることがあり得る。
【０００４】
車両内部における電力需要は、車両を始動する際に最大であるのが一般的である。始動モーターは、バッテリーの電力発生能力全体を必要とする可能性があり、それにより、バッテリー電圧を、電気装置の安全動作のために必要な最小電圧よりも低い値まで低下させてしまう（電圧低下（brown out）状態として知られている）。この負荷ピーク中に、バッテリー電圧低下の結果として、作動中の電気装置が損傷したり、揮発性ランダム・アクセス・メモリー（ＲＡＭ）に記憶された重要なデータを失ったりする恐れがある。重要なデータの消失は、装置に対して、機能しない状態になることや、適切な機能を果たせる様に再設定する余分な時間を浪費することを、余儀なくさせる恐れがある。
【０００５】
従来電気装置は、エンジン始動の間の主バッテリー電圧の消失に対処するため二次バッテリーの様な電力を使用してきた。バッテリー電圧が降下すると、継続した機能を行わせ、また保存データーの消失を防ぐために、二次バッテリーが装置に供給される最小電圧を維持する。これに伴う問題は、余分な二次バッテリーが高価である可能性があること、及び、二次バッテリーの収容空間のため、車両内部に余分な空間が必要となる、ことである。
【０００６】
電気装置は、電力消失に対して極めて素早く対応可能でなければならない。その装置は、エンジンが実際にクランキングを開始しバッテリー電圧が降下する前に、1000分の１秒単位の時間内でいかなる重要なデーターも保護及び保存が可能でなければならない。殆どのマルチメディア／ＰＣベースのシステムは、素早いシャットダウンやバッテリー電圧の突然の消失への対応をする様には設計されていないプロセッサーを用いているので、現状の技術には限界がある。
【０００７】
【発明が解決しようとする課題】
本発明は、揮発性ランダム・アクセス・メモリーの記憶内容を保存しながら、エンジン始動中に車両のコンピューター・ベースのシステムをシャットダウンする効率的で安全な方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明の一つの観点において、プロセッサーをベースとする電子システム中の揮発性ＲＡＭに電力を供給するための電力管理システムが、エンジンを持つ車両に組込まれる。上記車両は、上記エンジンの始動状態を検知するためのエンジン・クランキング信号と主電力源を含む。上記システムは、情報処理を実行するためのメイン・プロセッサー・ボードを含む。上記メイン・プロセッサー・ボードは、上記エンジン・クランキング信号のための入力部を含み、また上記メイン・プロセッサー・ボードは上記揮発性ＲＡＭと接続されるか、あるいはそれを含む。
【０００９】
上記電力管理システムはまた、車両インターフェイス、ユーザー入力及び、複数の周辺機器の全体的な電力管理の、リアルタイム処理を実行するための車両入力／出力プロセッサー・ボードを含む。該入力／出力プロセッサー・ボードは、上記メイン・プロセッサー・ボードと接続され、また上記エンジン・クランキング信号のための入力部を含む。
【００１０】
上記電力管理システムはさらに、上記メイン・プロセッサー・ボードに電力を供給するための主電圧レギュレーターを含む。該主電圧レギュレーターは、主入力電圧に応じて主制限出力電圧を生成する。上記主電圧レギュレーターはまた、上記入力／出力プロセッサー・ボード及び上記主電力源と接続されている。上記電力管理システムはさらに、少なくとも上記エンジンの始動中に電力を供給するよう上記揮発性ＲＡＭと接続された二次電圧レギュレーターを含む。上記二次電圧レギュレーターは、二次入力電圧に応じて二次制限出力電圧を生成しかつ上記主電力源と接続されている。
【００１１】
上記主電圧レギュレーターは、上記主入力電圧が主電圧幅内にある限り、上記主制限出力電圧を供給する。上記二次電圧レギュレーターは、クランキング中に主電源電圧が降下したとき上記ＲＡＭに電力を供給できる様に、上記二次入力電圧が上記主電圧幅よりも低い電圧値を含む二次電圧幅内にある限り、上記二次制限出力電圧を供給する。
【００１２】
上記メイン・プロセッサー・ボードは、上記エンジン・クランキング信号を検知し、上記メイン・プロセッサー・ボードにより制御される所定の機器がシャット・ダウンされた状態であるサスペンド・モードに移行する。上記所定機器がシャット・ダウンされるとき、エンジンが始動され上記主電源電圧が回復した後の復帰のため、上記メイン・プロセッサー・ボードが、上記メイン・プロセッサー・ボード自身により制御される全ての機器の最新状態を上記揮発性メモリー中に保存する。
【００１３】
【発明の実施の形態】
図１を参照すると、メイン・プロセッサー・ボード10は、ビデオ・プロセッサー・カード11及び車両の入力／出力プロセッサー（vehicle input/output processor、略してＶＩＯＰ）ボード12に接続されている。メイン・プロセッサー・ボード10は、例えばIntel（登録商標） Celleron（商標）プロセッサーから構成され得る複雑命令セット演算（complex instruction set computing略してＣＩＳＣ）プロセッサー13を含む。サポート・チップ・セット14はプロセッサー13に接続され、特にマイクロプロセッサー13と共に機能する様に適応されている。サポート・チップ・セット14は１つ又はそれより多い集積回路とすることが出来、好ましくはIntel Banister Bridgeのノース・ブリッジ及びサウス・ブリッジからなることとし得る。
【００１４】
チップ・セット14はプロセッサー13と種々の他の装置との間のインターフェースとなり、またプロセッサー13に対する局所的な電力管理を行う。サポート・チップ・セット14は、ＤＲＡＭメモリー15を制御するためのＤＲＡＭメモリー制御器を含む。チップ・セット14はまた、ハードディスク・ドライブ16やＣＤ−ＲＯＭドライブ17のような、大容量記憶装置のインターフェイス制御器も含んでいる。プロセッサー13は、主利用プロセッサーであり、ハードディスク・ドライブ16及び／又はＣＤ−ＲＯＭドライブ17に含まれるオペレーティング・システム・ソフトウェアやアプリケーション・プログラムを実行する。
【００１５】
時刻（time of day、略してＴＯＤ）ユニット18は、チップ・セット14と接続され、一般的な態様で時刻を把握する。車両バッテリー（不図示）からの電流を扱う微小静止電流レギュレーターが、メイン・プロセッサー・ボード10の電力がオフである場合でも、ＴＯＤユニット18の作動を維持するために、設けられているのが好ましい。
【００１６】
チップ・セット14は、以下に述べるように、ＶＩＯＰ12から数種の制限された電圧を受ける。チップ・セット14は制限電圧の制御を補助し、自身の一般的な電力管理方法に従いプロセッサー13とＤＲＡＭ15に電力を供給する。メイン・プロセッサー・ボード10はさらに、ＶＩＯＰ12から供給されない値の制限電圧を作るために、チップ・セット14により駆動されるコア電力供給部19を含んでも良い。
【００１７】
スーパー入出力（Ｉ/Ｏ）インターフェイス20は、チップ・セット14と接続されまたＶＩＯＰ12と接続されるシリアル通信ポートＣＯＭ1を与える。シリアル接続リンクは、プロセッサー13とＶＩＯＰ12との間で、電力管理に関するメッセージ及び、入出力データと制御信号に関するメッセージを、伝達する。
【００１８】
メイン・プロセッサー・ボード10は、ＢＩＯＳユニットなどの不図示で周辺機器である他の一般的な装置及びＩＳＡ,ＰＣＩ及びＵＳＢインターフェイスなどの標準バス・インターフェイスを含む。ビデオ・カード11は、例えばＰＣＩ拡張スロットに接続されても良い。ビデオ・カード11は、ＶＩＯＰ12の制御下で、外部レギュレーター22により電力供給されるディスプレイ21へ接続されるビデオ出力部を含む。
【００１９】
ＶＩＯＰ12は、例えば読出専用メモリー（read-only memory、略してＲＯＭ）26に格納されたプログラム命令を実行する省電力マイクロプロセッサー25を含む。省電力マイクロプロセッサー25は、例えばMotorola 68 HC 912プロセッサーなどの自動車用に使用される場合が多い形式の低電力プロセッサーからなるものとすることが出来る。プロセッサー25の基本的な役割は、切替形及び非切替形の制限電圧出力を複数持つ主電力レギュレーター27を制御することである。例えば、３．３Ｖ,５Ｖ及び１０Ｖの切替形出力が、３．３Ｖの非切替形（つまり連続的な）出力と共に、設けられる。これらの、制限電圧のそれぞれは、メイン・プロセッサー・ボード10に供給され、そしてそれらの電圧を使用するチップ・セット14を含む各種装置に分配される。これらの電圧は、マイクロプロセッサー13を作動させるため、記憶内容を更新そしてそれにアクセスするのにメモリー15に電力を与えるため、そして、チップ・セット14そのものの各部に電力を与えるために、使用される。加えて、電力が、ハードディスク・ドライブ16、ＣＤ−ＲＯＭ17及びＴＯＤユニット18に直接供給されても良い。主電圧レギュレーター27は、主バッテリー電圧Ｖbatを受ける主電力入力部において、好ましくは約９Ｖと２８Ｖとの間の主入力電圧範囲内で機能するはずである。
【００２０】
主電圧レギュレーター27はまた、メイン・プロセッサー・ボード10及びＶＩＯＰ12から離れた位置にある周辺装置に制限電圧を供給する場合もある。例えば、別個の遠隔モジュールには、主電圧レギュレーター27からＧＰＳ用電力（ＧＰＳ ＰＷＲ）及び送受信電力（ＸＣＶＲ ＰＷＲ）をそれぞれ受けるＧＰＳ受信機及び無線データ送受信器が、含まれ得る。
【００２１】
ＶＩＯＰ12は、メイン・プロセッサー・ボード10上のＲＡＭ15と接続された二次電圧レギュレーター50を含む。二次電圧レギュレーター50は、４Ｖと２８Ｖの間の二次入力電圧幅（Ｖbat）内で動作するが、しかしエンジンのクランキング中には常時機能することが可能であるべきである。二次電圧レギュレーター50は、主電圧レギュレーター27と並列とすることが出来、またメイン・プロセッサー・ボード10上のＲＡＭ15に直列に接続されることも可能である。二次レギュレーター50の主要な機能は、エンジン始動中に記憶内容を維持するためＲＡＭ15に３．３ボルトの二次制限電圧出力を供給することである。
【００２２】
二次電圧レギュレーター50は、複数の方法にて作動され得る。好ましい実施形態においては、バッテリー電圧（Ｖbat）が主電圧レギュレーター27の主入力電圧幅の最小値を下回る値（例えば９Ｖより小さい値）まで降下したときに、二次電圧レギュレーター50が自動的に作動する。二次電圧レギュレーター50の別の作動方法は、車両のクランキング信号52の直接の制御下で、オンとオフを切替えることである。車両のクランキング信号52は、エンジン制御器やイグニション・スイッチによって生成され得る。二次電圧レギュレーター50の別の作動方法は、ＲＡＭ15に対する定常電源として常にレギュレーターに電力供給することである。このような方法で二次電圧レギュレーター50を作動させることにより、主電圧レギュレーター27がすでにＲＡＭ15に電力を供給しているという事実が示すシステムの通常動作状態の際に、ＲＡＭ15が電力を失わないことを保証するが、それは電力の浪費である。
【００２３】
図２は、好ましい実施態様のための、バッテリー電圧（Ｖbat）、主電圧レギュレーター27及び二次電圧レギュレーター50の時間的な関係を示す。図２（a）に示されているように、車両クランキング信号52は時間ｔ１において立ち上がり状態へ移行する。時間ｔ２において、エンジンがクランキングを開始し、図２（b）に示すように主バッテリー電圧が降下する。クランキング信号52とエンジンの実際のクランキングの間には、スターター・モーターを締結するスターター・ソレノイドを励起し、エンジンをクランキングするのに充分な電流の生成により引き起こされる、時間ｔ１から時間ｔ２までの遅延が生じる。クランキング中に主バッテリー電圧が降下すると、主電圧レギュレーター27の主制限電圧出力は、時間ｔ３（図２（c）参照）において、その最小レベルよりも低い値に降下し、二次制限電圧出力は同時に、ＲＡＭ記憶内容を維持するため３．３Ｖ（図２（d）参照）まで上昇する。エンジン始動後主バッテリー電圧が上昇すると、主制限出力電圧は、時間ｔ４において適切なレベルの出力電圧まで高まることになり、その一方で二次制限出力電圧は最小値まで降下する。
【００２４】
ＶＩＯＰ12は、マイクロプロセッサー25に対しメイン・プロセッサー・ボード10のＣＯＭ1ポートとマイクロプロセッサー25が通信するシリアル・ポート接続を提供するために、物理的なインターフェイス28を含む。マイクロプロセッサー25は、ユーザーにより操作されるオン／オフ・スイッチ30に応答してマルチメディア・システムを使用状態にすべき時期を示すパワー・ボタン信号及び、主利用プロセッサー13を再起動させるリセット信号を発する。チップ・セット14は、チップ・セット14の電力管理ロジックが自身が動作中のサスペンド電力状態を特定する、識別可能な３つの信号ＳＵＳ Ａ，ＳＵＳ Ｂ及びＳＵＳ Ｃを発する。
【００２５】
マイクロプロセッサー25はまた、車両が電力被供給状態か非電力被供給状態であるかを特定するために、イグニション・スイッチ31からの信号を受信する。イグニション・スイッチ31とオン／オフ・スイッチ30の状態に基づいて、マイクロプロセッサー25及びマイクロプロセッサー13はそれぞれ主利用プロセッサー13及びチップ・セット14に対する適切な電力供給状態を決定する。マイクロプロセッサー13及びチップ・セット14の最新状態及び次に要求される状態に応じて、マイクロプロセッサー25は、正常な状態がチップ・セット14により実行されていたことを確認したり、シリアル通信リンクを介して別の状態を命令したり、あるいはメイン・プロセッサー・ボード10に異なる制限電圧を与えるために電力制御レギュレーター27の状態を切り替えたりすることが出来る。また種々のスイッチや他の入力の状態に基づいて、マイクロプロセッサー25が、適切にディスプレイ21に電力を与えるために、外部レギュレーター22のオンとオフの切り替えを制御する場合がある。
【００２６】
マイクロプロセッサー25及びマイクロプロセッサー13も、エンジン制御プロセッサー又はイグニション・スイッチ31のいずれかにより生成され得る車両クランキング信号52を受信する。車両クランキング信号52は、運転者がエンジン始動を意図していることを特定する。始動モーターが実際に回転を始めるまで（例えばイグニション・スイッチが始動位置まで回された後の約14msは）、主バッテリー電圧は降下しない。車両クランキング信号52は、車両クランキング信号52をマイクロプロセッサー25が使用出来る信号に、例えば０から５ボルトのＴＴＬレベルの信号に変換する車両クランキング信号バッファー回路53により、処理される。車両クランキング信号52がマイクロプロセッサー25により受信された後、それは即座にメイン・プロセッサー・ボード10上のマイクロプロセッサー13に送信される。車両クランキング信号52は、マイクロプロセッサー25の低電力モードへの移行と、マイクロプロセッサー13のサスペンド・モードへの移行を引き起こす。低電力モードは、以下の状態に特徴付けられる。すなわち、ＶＩＯＰボード上で制御される、又はその上に位置する全ての機器が、主電圧レギュレーター27からの全切替電圧を含めてシャットダウンされ、そして、マイクロプロセッサー25は待機モードにあり、待機モードにおいて、マイクロプロセッサー25は、自身の通常動作の再開が可能となるオフ状態（つまり、クランキングが終了した状態）へクランキング信号が移行するまで、そのクランキング信号52を監視する。マイクロプロセッサー13のサスペンド・モードは、以下の状態に特徴付けられる。すなわち、周辺機器、ＣＤ−ＲＯＭドライブ、ハードディスク・ドライブなどの所定の装置はシャットダウンされ、そして、マイクロプロセッサー13とチップ・セット14は、サスペンド状態、例えばＳ３つまりＡＣＰＩ仕様において定義されたＲＡＭに対するサスペンド状態にある。
【００２７】
マルチメディア・システム用電力管理方法の動作を、図３の状態図と組み合わせて以下に説明する。何らかの電力が供給される前には、マルチメディア・システムは非電力供給状態40をとる。非電力供給状態40において、主バッテリーの電力は切断されており、全てのユニットはオフ状態である。電力が供給されると、マルチメディア・システムはスリープ状態41に移行する。スリープ状態41は、以下の状態で特徴づけられる。つまり、イグニション・スイッチがオフ、ＶＩＯＰユニットがスリープ状態、主マイクロプロセッサー及びチップ・セットがオフ状態、ディスプレイがオフ状態、遠隔無線ユニット及びＧＰＳユニットがオフ状態、ＣＤ−ＲＯＭユニットがオフ状態、そして、ディスプレイのバックライト（バックライトとは液晶ディスプレイの背景照明で、ユニットそのものがオフであっても微光状態の間車両のダッシュボードの全体的なパネル照明を行うことが要求される）がオフ状態、である。スリープ状態41の間に、ヘッドランプなどの車両の外部照明がオンにされた場合には、ディスプレイに対してバックライト用電力を供給するのが望ましい。それで、ライト・オンの状態が、ＶＩＯＰユニットが起動されディスプレイに対するバックライト用電力を制御可能な電力節約状態42への移行を起こす。ライトがオフされると、スリープ状態41へ戻る移行が起こされる。
【００２８】
車両のイグニションがオンになると、マルチメディア・ユニットそのもののパワー・ボタンのオン／オフ状態に依存して、スリープ状態41からの移行がなされることになる。パワー・ボタンがオフの場合は、スタンバイ＋状態43への移行が行われる。パワー・ボタンがオンの場合は、完全電力供給状態44への移行が行われる。
【００２９】
ＶＩＯＰのメッセージに自身を応答させなくする主マイクロプロセッサーのエラー又はロックアップ状態により起こされるシャットダウン中には、他のいかなる状態からもスリープ状態41への移行がなされ得る。その場合には、主マザーボード10へ切替えられていた全ての電力をＶＩＯＰプロセッサーが遮断し、それによりスリープ状態41へ初期化する。
【００３０】
電力節約状態42は、以下の状態により特徴づけられる。つまり、イグニション・スイッチがオフ、ＶＩＯＰユニットが起動状態、主利用プロセッサー及びチップ・セットがディスクへのサスペンド状態（Intel Celleronチップ・セット／ＡＣＰＩ仕様ではＤ３状態に相当）、ディスプレイがオフ状態、遠隔無線ユニット及びＧＰＳユニットがオフ状態、ＣＤ−ＲＯＭユニットがオフ状態、そして、ディスプレイのバックライトが車両の状態（ヘッドライトなど）に応じてオン又はそうでない状態、である。イグニション・スイッチが入ったときには、マルチメディア・ユニットそのもののパワー・ボタンのオン／オフ状態に応じて、電力節約状態42からの移行が行われることになる。パワー・ボタンがオフのときには、スタンバイ＋状態43への移行が行われる。パワー・ボタンがオンのときには、完全電力供給状態44への移行が行われる。スタンバイ＋状態43は、以下の状態により特徴づけられる。つまり、イグニションがオン状態、ＶＩＯＰユニットが起動状態、メイン・プロセッサーとチップ・セットがオン状態、ディスプレイがオフ状態、遠隔無線ユニットがオフ状態、ＧＰＳユニットがオン状態、ＣＤ−ＲＯＭユニットがオフ状態にあり、そしてディスプレイのバックライトが他のランプの状態に依存している。スタンバイ＋状態43にある間には、パワー・ボタンのオン操作、マルチメディア・システムの他のいずれかのボタンの適切な操作、又は、ＣＤオーディオ・ディスクの様なメディアの挿入に応じて、完全電源供給状態44に移行され得る。スタンバイ＋状態43にある間にイグニション・スイッチがオフになった場合、スタンバイ状態45への移行がなされる。
【００３１】
スタンバイ状態45は、以下の状態により特徴づけられる。つまり、イグニションがオフ状態、ＶＩＯＰユニットが起動状態、主マイクロプロセッサーとチップ・セットがＲＡＭに対するサスペンド状態（Intel Celleronの電力管理ロジックではＳ３状態に相当）でのスリープ状態、ディスプレイがオフ状態、遠隔無線ユニット及びＧＰＳユニットがオフ状態、ＣＤ−ＲＯＭユニットがオフ状態にあり、そしてディスプレイのバックライトが車両のランプに依存している。スタンバイ状態45にある時に、暗電流の消費量を極めて低く約１００mAとすることが出来る。この電流はかなり低いものの、内燃機関を始動するため主バッテリーに頼らねばならない車両において、極めて長時間維持することが許容される値よりは大きな値である。それで、スタンバイ状態45は、それが経過した後に電力節約状態42に移行する所定の期間を検出するために、時刻タイマーの作動を含んでいる。電力節約状態42においては、主プロセッサー及びチップ・セットがディスクへのサスペンド状態に切り替わり、ＤＲＡＭメモリーが継続的に更新される必要がないため、電力消費量を約４mAまで低下し得る。
【００３２】
クランキング事象中及びその後のマルチメディア・システム用電力管理システムの動作を、図４及び５に示すフローチャートを組み合わせて説明する。車両クランキング信号52がマイクロプロセッサー25により受信されると、ステップ54においてその信号は即座にメイン・プロセッサー・ボード10に送信される。ＶＩＯＰボード12は、好ましい実施形態においては、車両クランキング信号52をメイン・プロセッサー・ボード10に送信する役割を持つ。車両クランキング信号52は、専用通信線を介して、又はボード間の既存の通信線の一つを使用することにより、送信され得る。車両クランキング信号52がメイン・プロセッサー・ボード10に送信された後、ＶＩＯＰマイクロプロセッサー25はステップ56においてそれがウェイク・アップ・モードであったかどうかを判断するためにチェックを行わねばならない。ウェイク・アップ・モードは、以下の状態により特徴付けられる。すなわち、メイン・プロセッサー・ボード10に対して通常動作の開始を指示するために、マイクロプロセッサー25がメイン・プロセッサー・ボード10にウェイク・アップ信号を送信している。車両クランキング信号52が受信されたときにマイクロプロセッサー25がウェイク・アップ・モードにある場合、ステップ58においてマイクロプロセッサー25は自身の最新の状態を車載ＲＡＭ中に保存しなければならない。保存された状態は、ウェイク・アップ・モード中におけるマイクロプロセッサー25の最後の実行動作を示す。これはマイクロプロセッサー25に対し、クランキング持続時間中にプロセッサー13を低電力モードに維持しつつマイクロプロセッサー13のウェイク・アップを保留すること、及び、クランキング信号52が終了した際に、中断された時点からの継続、を可能にする。多くの場合において、この状態はマイクロプロセッサー25の中断された時点からの始動を許容することにはならないが、その状態が開始するのに良好である場合には、無事にウェーク・アップするのに要する移行時間が短縮されることになる。マイクロプロセッサー25がウェイク・アップ・モードでなかった場合には、車両クランキング信号52が受信されたときに、又はステップ58においてマイクロプロセッサー25が状態の保存を終了したときに、マイクロプロセッサー25はステップ60において低電力モードに入ることになる。低電力モードは、以下の状態により特徴付けられる。すなわち、主電圧レギュレーター27が継続つまり非切替電圧を除きオフ、マイクロプロセッサー25がスリープ状態、つまりプロセッサーの機能は果たさないが車両クランキング信号52が終了するのを待っている状態、全ての周辺機器がシャットダウン、そして、マイクロプロセッサー25により制御される他のいかなる機器もシャットダウン、である。
【００３３】
車両クランキング信号52が終了した後（例えばイグニション・スイッチが運転位置（run position）に戻った後）、ＶＩＯＰマイクロプロセッサー25は、ステップ62において車両クランキング信号52が受信されたときにそれがウェイク・アップ・モードであったかどうかを判断する。マイクロプロセッサー25がウェイク・アップ・モードであった場合、ステップ64において、保存されていた状態が読み出され、適切であればその保存状態からウェーク・アップ処理が再開される。マイクロプロセッサー25がウェイク・アップ・モードでなかった場合、ステップ66において、ウェイク・アップ・モード信号をメイン・プロセッサー・ボード10に送信することにより通常のウェイク・アップ・モードが開始される。
【００３４】
図５を参照すると、クランキング信号52を受信した後、メイン・ボード・マイクロプロセッサー13は、ステップ70において、自身が制御する各所定の周辺機器の最新状態をＲＡＭ15内に即座に保存する。その所定の機器は、その機器の、比較的短い時間にてシャット・ダウンされ得る可能性（例えば、ＰＣＩインターフェイスであれば状態の保存とシャット・ダウンに極めて短い時間しか必要としない）、電流消費量、及び、マルチメディア・システム全体に対するそれらの重要性（つまりシステムの機能性に対して高い重要度を持つ装置）、に基づいて選択される。周辺機器には、時間的制約のためそれの状態を保存させることが出来ないものもある。そのような機器もシャット・ダウンされることになるが、電力消失が生じたことは後で通知される。当然これは、電力が復帰したときに、機器が適切に対応するのを可能にするはずである。機器の状態が保存された後、ステップ72においてメイン・ボードは周辺機器をオフ状態にする。上記機器をオフ状態にすることにより、低電力という要求を満たし、また上述の低電力状態から機器を保護する。機器の電力を落した後、ステップ74においてマイクロプロセッサー13はサスペンド・モードに移行する。サスペンド・モードは以下の状態により特徴付けられる。すなわち、クランキング信号52がオン、メイン・プロセッサーボードのマイクロプロセッサー13が、ＲＡＭに対するサスペンド状態（ＡＣＰＩ仕様では状態Ｓ３として示される）においてスリープ状態、全ての周辺機器がオフ、ＣＤ−ＲＯＭドライブ17がオフ、そして、ハードディスク・ドライブ16がオフ、である。
【００３５】
ＶＩＯＰ12ボードが起動命令シーケンスを送信するまで、メイン・プロセッサー・ボード10はサスペンド・モードに留まる。メイン・プロセッサー・ボード10によりウェーク・アップ命令シーケンスが受信されると、マイクロプロセッサー13は、適切な通常動作状態、つまりスタンバイ状態や節電状態などのうちの一つに移行する。ステップ76におけるウェーク・アップにより、周辺機器は再度電力供給される。ステップ78において、保存された状態が全て復元される。ステップ80において、状態を保存していない又はシャット・ダウンが前もって行われたことを知る必要がある、いかなる他の機器や他のシステム・アプリケーションにも、前もって行われたシャット・ダウンが通知される。マイクロプロセッサー13はその後、ステップ82において、Intel Celleronプロセッサー上に通常見られるオペレーティング・システムにより制御される通常動作に移行する。
【００３６】
【発明の効果】
本発明によれば、揮発性ランダム・アクセス・メモリーの記憶内容を保存しながら、エンジンが始動中に車両のコンピューター・ベースのシステムをシャットダウンする効率的で安全な方法を提供することが出来る。
【図面の簡単な説明】
【図１】本発明の電力管理システムを用いたマルチメディア・システムを示すブロック図である。
【図２】電力管理システムにおけるクランキング信号と各電圧値の変化を時系列で示す図である。
【図３】図１におけるシステムの状態遷移を示す状態図である。
【図４】車両の入力／出力プロセッサー・ボードの動作を説明するフローチャートである。
【図５】メイン・プロセッサー・ボードの動作を説明するフローチャートである。
【符号の説明】
10 メイン・プロセッサー・ボード
12 車両入出力プロセッサー・ボード
13 マイクロプロセッサー
15 揮発性ＲＡＭ
27 主電圧レギュレーター
50 二次電圧レギュレーター
52 クランキング信号
Claims (1)
- エンジンを持ち、該エンジンの始動状態を検知するためのエンジン・クランキング信号を含み、そして主電力源を持つ、車両に組込まれた、プロセッサーをベースとする電子システム中の揮発性ＲＡＭに電力を供給する電力管理システムであって、
上記エンジン・クランキング信号のための入力部及び、上記揮発性ＲＡＭと接続されたメイン・プロセッサーを含む、情報処理を実行するためのメイン・プロセッサー・ボードと、
上記メイン・プロセッサー・ボードと接続されそして上記エンジン・クランキング信号のための入力部を含み、車両インターフェイス、ユーザー入力、及び複数の周辺機器の全体的な電力管理の、リアルタイム処理を実行するための車両入力／出力プロセッサー・ボードと、
上記入力／出力プロセッサー・ボードに接続されそして上記主電力源と接続され、上記メイン・プロセッサー・ボードに電力を供給しかつ主入力電圧に応じて主制限出力電圧を生成するための、主電圧レギュレーターと、
二次入力電圧に応じて二次制限出力電圧を生成しそして上記主電力源と接続され、少なくとも上記エンジンの始動中に電力を供給するよう上記揮発性ＲＡＭと接続された、二次電圧レギュレーターと、を有し、
上記主電圧レギュレーターは、上記主入力電圧が主電圧範囲内にあるとき、上記主制限出力電圧を供給し、
上記二次電圧レギュレーターは、上記二次入力電圧が上記主電圧幅よりも低い電圧値を含む二次電圧幅内にあるとき、上記二次制限出力電圧を供給し、
上記メイン・プロセッサー・ボードは、上記エンジン・クランキング信号を検知するとともに、上記メイン・プロセッサー・ボードにより制御される所定の機器がシャット・ダウンされ、かつ上記メイン・プロセッサー・ボードが上記揮発性ＲＡＭ中に上記所定機器の最新状態を記憶する、サスペンド・モードに移行する、
電力管理システム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/392,146 US6601176B1 (en) | 1999-09-08 | 1999-09-08 | Automotive computer system and method whereby responsive to detecting engine cranking main processor enters a suspend mode and current state of devices are stored in volatile memory |
| US09/392146 | 1999-09-08 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001158310A JP2001158310A (ja) | 2001-06-12 |
| JP4467160B2 true JP4467160B2 (ja) | 2010-05-26 |
Family
ID=23549434
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000273490A Expired - Lifetime JP4467160B2 (ja) | 1999-09-08 | 2000-09-08 | 自動車用コンピューター・システムにおけるエンジン始動管理 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6601176B1 (ja) |
| EP (1) | EP1083475B1 (ja) |
| JP (1) | JP4467160B2 (ja) |
| DE (1) | DE60016528T2 (ja) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3994313B2 (ja) * | 2001-09-14 | 2007-10-17 | 株式会社ケンウッド | 車載用オーディオ機器および電源制御方法 |
| JP4054965B2 (ja) * | 2002-03-26 | 2008-03-05 | アイシン・エィ・ダブリュ株式会社 | 原動機始動制御装置およびこれを備えた自動変速機 |
| US7281150B1 (en) * | 2004-03-26 | 2007-10-09 | Emc Corporation | Methods and apparatus for controlling operation of a data storage system |
| JP4266357B2 (ja) * | 2004-03-29 | 2009-05-20 | 三菱電機株式会社 | 車載電子制御装置 |
| US7454273B2 (en) | 2004-08-20 | 2008-11-18 | Harman International Industries, Incorporated | Informed memory access for vehicle electronic modules |
| US8438569B2 (en) * | 2004-10-14 | 2013-05-07 | International Business Machines Corporation | Broadcasting a condition to threads executing on a plurality of on-chip processors |
| ITPR20040077A1 (it) * | 2004-11-03 | 2005-02-03 | Simone Mantione | Scheda elettronica per il comando e la gestione di una o piu' utenze con gestione integrata della potenza elettrica e suo metodo applicato. |
| US7526674B2 (en) * | 2005-12-22 | 2009-04-28 | International Business Machines Corporation | Methods and apparatuses for supplying power to processors in multiple processor systems |
| US7132822B1 (en) | 2006-02-28 | 2006-11-07 | Watlow Electric Manufacturing Company | Multi-processor restart stabilization system and method |
| DE102006033686B3 (de) * | 2006-07-20 | 2008-04-17 | Siemens Ag | Erhöhte Betriebssicherheit für Subsysteme beim Motorstart |
| US7894954B2 (en) * | 2007-06-04 | 2011-02-22 | King Young Technology Co., Ltd. | Power control system for car computer |
| JP4703712B2 (ja) | 2008-11-05 | 2011-06-15 | オムロンオートモーティブエレクトロニクス株式会社 | 制御システム |
| KR20100050097A (ko) * | 2008-11-05 | 2010-05-13 | 삼성전자주식회사 | 영상처리장치 및 그 제어 방법 |
| US9444456B2 (en) * | 2011-07-20 | 2016-09-13 | Nxp B.V. | Circuit and method for powering an integrated circuit having first and second power regulators respectively configured and arranged to provide regulated power at main and standby power levels |
| US9866277B2 (en) * | 2011-08-15 | 2018-01-09 | Adam James Wang | Vehicle wireless hub |
| JP2013091424A (ja) * | 2011-10-26 | 2013-05-16 | Omron Automotive Electronics Co Ltd | 電子制御装置 |
| JP5880192B2 (ja) * | 2012-03-23 | 2016-03-08 | スズキ株式会社 | 記憶制御装置、記憶制御方法およびプログラム |
| KR101337940B1 (ko) * | 2012-08-16 | 2013-12-09 | 현대자동차주식회사 | 차량의 트립 데이터 소실 방지 방법 |
| US11786146B1 (en) | 2012-09-25 | 2023-10-17 | Micro Mobio Corporation | Wireless hub system and method |
| JP6231752B2 (ja) | 2013-01-31 | 2017-11-15 | 富士通テン株式会社 | デバイス制御装置およびデバイス制御方法 |
| US9644593B2 (en) * | 2014-01-29 | 2017-05-09 | Nxp Usa, Inc. | Cold-crank event management |
| CN104608711B (zh) * | 2014-12-05 | 2016-11-02 | 奇瑞新能源汽车技术有限公司 | 一种车辆控制器电源电路拓扑结构及电源管理方法 |
| CN104820623B (zh) * | 2015-05-04 | 2018-04-17 | 奇瑞汽车股份有限公司 | 车辆控制器硬件看门狗系统 |
| US10795391B2 (en) * | 2015-09-04 | 2020-10-06 | Texas Instruments Incorporated | Voltage regulator wake-up |
| DE102016015512A1 (de) * | 2016-12-23 | 2018-06-28 | Bayerische Motoren Werke Ag | Elektrisches Energiemanagement eines Bordsystems eines Kraftfahrzeuges |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4787040A (en) * | 1986-12-22 | 1988-11-22 | International Business Machines Corporation | Display system for automotive vehicle |
| US4950914A (en) * | 1987-03-30 | 1990-08-21 | Honda Giken Kogyo Kabushiki Kaisha | Collision detection system for a vehicle |
| JPH03506084A (ja) * | 1988-07-28 | 1991-12-26 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | マイクロコンピユーターをスタンバイモードに所定状態時に切替える装置 |
| GB8908338D0 (en) * | 1989-04-13 | 1989-06-01 | Motor Panels Coventry Ltd | Control systems for automotive air conditioning systems |
| JP2880863B2 (ja) | 1992-10-29 | 1999-04-12 | 株式会社東芝 | サスペンド制御方法およびシステム |
| US5385126A (en) | 1993-05-27 | 1995-01-31 | Ford Motor Company | Engine starting system with energy management subsystem |
| JP3214678B2 (ja) * | 1993-09-17 | 2001-10-02 | 三菱自動車工業株式会社 | 自動変速機付き車両の減速時におけるトルクコンバータ付設クラッチおよびエンジンの制御装置 |
| JP3355879B2 (ja) | 1995-08-01 | 2002-12-09 | 株式会社デンソー | 制御回路 |
| US5794164A (en) | 1995-11-29 | 1998-08-11 | Microsoft Corporation | Vehicle computer system |
| US5850559A (en) | 1996-08-07 | 1998-12-15 | Compaq Computer Corporation | Method and apparatus for secure execution of software prior to a computer system being powered down or entering a low energy consumption mode |
| US5890004A (en) | 1996-12-30 | 1999-03-30 | Intel Corporation | Method and apparatus for signaling power management events between two devices |
| US6038633A (en) * | 1997-08-15 | 2000-03-14 | Compaq Computer Corporation | System and method for providing a dual interrupt mechanism to designate the occurrence and termination of an event |
| KR100321976B1 (ko) * | 1997-12-29 | 2002-05-13 | 윤종용 | 인텔프로세서를위한오류허용전압조절모듈회로 |
| US6249739B1 (en) * | 1999-08-31 | 2001-06-19 | Intel Corporation | Operating vehicular processor-based systems |
-
1999
- 1999-09-08 US US09/392,146 patent/US6601176B1/en not_active Expired - Lifetime
-
2000
- 2000-08-10 EP EP00306855A patent/EP1083475B1/en not_active Expired - Lifetime
- 2000-08-10 DE DE60016528T patent/DE60016528T2/de not_active Expired - Fee Related
- 2000-09-08 JP JP2000273490A patent/JP4467160B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE60016528D1 (de) | 2005-01-13 |
| DE60016528T2 (de) | 2006-06-29 |
| US6601176B1 (en) | 2003-07-29 |
| EP1083475B1 (en) | 2004-12-08 |
| JP2001158310A (ja) | 2001-06-12 |
| EP1083475A1 (en) | 2001-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4467160B2 (ja) | 自動車用コンピューター・システムにおけるエンジン始動管理 | |
| US6367022B1 (en) | Power management fault strategy for automotive multimedia system | |
| US6393573B1 (en) | Power management for automotive multimedia system | |
| US6944779B2 (en) | Power management fault strategy for automotive multimedia system | |
| US5721934A (en) | Retrofit external power saving system and method for use | |
| US6065124A (en) | Computer system having power saving and management function and method of controlling the same | |
| US5664203A (en) | Peripheral device input-initiated resume system for combined hibernation system and back-up power supply for computer | |
| US9261937B2 (en) | Information processing apparatus and power supply control circuit | |
| US20040039960A1 (en) | Method and apparatus for automatic hibernation after a power failure | |
| US20070150760A1 (en) | Reducing the amount of memory contents saved to non-volatile storage | |
| KR960035229A (ko) | 컴퓨터 시스템 및 그 제어 방법 | |
| CN112537265A (zh) | 一种车载终端的控制方法、装置及汽车 | |
| CN104246655A (zh) | 信息处理设备、信息处理方法及程序 | |
| US6477655B1 (en) | System and method to set PME—status bit and wake up the system, and selectively load device driver by searching who set the bit without requiring clock | |
| US7085946B2 (en) | Backup memory control unit with reduced current consumption having normal self-refresh and unsettled modes of operation | |
| EP1656603A1 (en) | Power conservation in the absence of ac power | |
| US20030231171A1 (en) | Electronic apparatus and suspend/resume method | |
| JP2000020182A (ja) | パワーマネージメント方法 | |
| JP2009247153A (ja) | 電源中継制御装置および電源中継制御方法 | |
| JPH11134074A (ja) | 電子機器 | |
| JPH0588775A (ja) | クロツク切替え方式 | |
| JP3428398B2 (ja) | 電力供給回路 | |
| KR100710879B1 (ko) | 컴퓨터 시스템 및 컴퓨터 시스템의 제어방법 | |
| JPH04347541A (ja) | コンピュータの電源回路 | |
| JPH06337727A (ja) | 自動運転制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070710 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091203 |
|
| TRDD | Decision of grant or rejection written | ||
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20100113 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20100113 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100127 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100208 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100223 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130305 Year of fee payment: 3 |