JPH03171311A - データ処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、パーソナルコンピュータやワードプロセソサ
などとして利用されるデータ処理装置に関するものであ
る。

（従来の技術） ラノブトソプ型とも称される携帯用のバーソナルコンピ
ュータやワードプロセッサなどのデータ処理装置では、
内蔵の蓄電池を電源として動作する関係上、消費電力を
いかに節滅するかが重要な問題となる。

消費電力の節減の点からは、ｃｐｕを低消費電力のＣＭ
ＯＳを主体に構威すると共に、ＣＰＵのマシンサイクル
を決めるクロック周波数を極力低下させることが有効で
ある。しかしながら、クロック周波数が低くなるにつれ
てＣＰＵの処理速度が低下するため、キーボードからの
データ入力が頻繁に行われる場合には処理の待ち時間が
かかり作業能率が低下する。

そこで、クロック周波数を何段階かにわたって切り換え
る手動スイッチを設けておき、ユーザーがデータ入力の
頻度に合わせて必要な値に切り換えるという構或が採ら
れている。

（発明が解決しようとする課題） 上記従来のデータ処理装置では、ユーザーの手動操作で
クロック周波数を切り換えることにより消費電力の節減
を図っている。

このため、ユーザーにとってはこの手動操作が煩雑であ
りデータ入力の作業能率が低下するという問題がある。

また、ユーザーは消費電力の節減を常に意識するわけに
もいかないので、必要以上に高速のクロック周波数が使
用されがちになり、消費電力が必要以上にかさむという
問題もある。

（課題を解決するための手段） 本発明のデータ処理装置は、クロック信号の周波数に基
づくマシンサイクルのもとてキーボードからの人力デー
タを処理するデータ処理部と、キーボードからの入力デ
ータの入力頻度の増加につれて高くなる周波数のクロッ
ク信号を発生しデータ処理部に供給する可変周波数クロ
ック発生部とを備え、キー人力の頻度に応じて自動的に
クロック周波数を変更することにより、データ入力作業
の能率の向上と消費電力の節減を図るように構威されて
いる． 以下、本発明の作用を実施例と共に詳細に説明する． 【実施例〉 第１図は、本発明の一実施例に係わるデータ処理装置の
構或を示すブロック図であり、ｌはデータ処理部（ＣＰ
Ｕ）　、２はビデオＲＡＭ　（ＶＲＡＭ）、３はキーボ
ード・インタフェース部、４は表示制御部、５はキーボ
ード、６は液晶表示部（ＬＣＤ）　、７は直流電源部、
８は可変周波数のクロック発生部である． このデータ処理装置は、表示部６がフラットパネル型で
かつ低消費電力の液晶パネルで構威されると共に、直流
電源部７が蓄電池からの給電に基づき動作するように構
威された携帯型のラップトップ型となっている． キーボード・インタフェース部３は、キーボード５から
キーデータが入力されるたびにその旨を通知するキー人
力信号を発生してＣＰＵＩに割り込みをかけ、入力デー
タをＣＰＵＩに転送する。

ＣＰＵＩは、この入力データを処理し、処理結果をデー
タパス上に出力すると共にＶＲＡＭライト信号を制御信
号線上に出力することによりＶＲＡＭ２に書込む．この
ｃｐｕｉによる入力データの処理とＶＲＡＭ２への書込
みは、可変周波数クロック発生部８から供給されるＣＰ
Ｕクロックの周波数で決まるマシンサイクルのもとで行
われる。

ＣＰＵＩは、キーボードからの入力データがクロック周
波数の高速化の指令である場合には、可変周波数クロッ
ク発生回路８にハイスピード信号を出力する．表示制御
部４は、ＶＲＡＭ２の内容を所定周期で読出して液晶表
示部６に転送し、液晶パネル上に表示させる。

可変周波数クロック発生部８は、キーボード・インタフ
ェース部３から出力されるキー人力信号と、ＶＲＡＭ２
に供給されるＶＲＡＭライト信号とからキー人力の頻度
を検出し、この入力頻度の増加につれて高まる周波数の
クロック信号をＣＰＵクロックとしてＣＰＵＩに供給す
る。この可変周波数クロック発生部８の動作を、第２図
の波形図によって説明する。

通常のキー人力動作においては、キー人力の発生に伴い
キー人力信号がハイに立ち上がったのち、ＣＰＵ１によ
る処理時間だけ遅れてＶＲＡＭライト信号がハイに立上
がる．従って、ＶＲＡＭライト信号の立下がりから次の
キー人力信号の立上がりまでの時間によってキー人力の
頻度が把握される．すなわち、ＶＲＡＭライト信号の立
下がりから次のキー人力信号の立上がりまでの時間Ｔが
時間Ｔ１で例示するように所定の基準値Ｔｃに等しい場
合には、スピードダウン信号もスピードアップ信号も発
生せず、クロック周波数はそのままの値に保持される．
これに対して、時間Ｔ怠で例示するように、ＶＲＡＭラ
イト信号の立下がりから次のキー人力信号の立上がりま
での時間Ｔが基準値Ｔｃを越えると、スピードダウン信
号が発生され、クロック周波数が所定値だけ低下せしめ
られる．このスピードダウン信号は、時間Ｔ，で例示す
るように、基準値Ｔｃに対する超過時間の増加につれて
所定の周期Ｔｄで複数回発生され、そのたびにクロック
周波数が低下せしめられる．これとは逆に、時間Ｔ４で
例示するように、ＶＲＡＭライト信号の立下がりから次
のキー人力信号の立上がりまでの時間Ｔが基準値Ｔｃ未
満になると、スピードアンプ信号が発生され、クロック
周波数が所定値だけ高められる。このスピードアソブ信
号は、時間Ｔ，で例示するように、基準値Ｔｃに対する
不足時間の増加につれて所定の周期Ｔｕで複数回発生さ
れ、そのたびにクロック周波数が高められる。また、ハ
イスピード信号が発生された場合には、所定時間にわた
ってスピードアンプ信号が周期Ｔｕで発生され、クロッ
ク周波数がその上限値まで高められる。こののち、時間
Ｔ，で例示するように、時間Ｔが基準値Ｔｃを超過する
とスピードダウン信号を発生され、クロック周波数が低
下せしめられる。

このように、ＣＰＵクロックの周波数が、キー人力の頻
度に応じて自動的に変更される。

第３図は、第１図の可変周波数クロツク発生部８の構威
の一例を示す回路図であり、１１．１７．２３はカウン
タ、１２はフリップ・フロップ、１３は比較器、１４は
減算器、１５はレジスタ、１９はワンショット・マルチ
、２１．２２．２５は分周器である。

カウンタ１１は、入力端子Ｉ１から供給されるＶＲＡＭ
ライト信号をＳＴＰＴ端子に受けて起動されクロック信
号ＣＫＩのカウントを開始し、入力端子■２からオアゲ
ート１７を経て供給されるキー人力信号をＣＬＲ端子に
受けてクリアされる。

比較器１３は、カウンタ１１のカウント値ＣＮＴとレジ
スタ１５に保持中の第２図の基準値Ｔｃに該当する所定
値とを比較し、前者が後者をこえると出力ＣＭＰをハイ
に立上げる。このＣＭＰのハイの期間にわたって分周器
２１の動作が有効になり、クロ・７ク信号ＣＫ３を５分
周した信号がスピードダウン信号としてアフプ／ダウン
・カウンタ２３のＤＷＮ端子に供給され、そのカウント
値がｒｌＪだけ減少される。

一方、基準値Ｔｃに該当する所定値とカウンタ１１のカ
ウント値ＣＮＴとの差が減算器１４で作威され、減算値
ＳＵＢがダウン・カウンタ１７に供給される。この減算
値ＳＵＢは、入力端子Ｉ２からアンドゲート１７を経て
供給されるキー人力信号に同期してダウン・カウンタ１
７にロードされ、クロックＣＫ２が立上るたびにダウン
カウントされてゆく。このダウン・カウンタｌ７の出力
Ｑは、そのカウント値がゼロの場合にはロー状態を保持
すると共にそれ以外の場合にはハイに立上がる。この出
力Ｑをオアゲート２０経由でＥ端子に受ける分周器２２
の動作は、この出力Ｑのハイ朋間にわたって有効になり
、クロンク信号ＣＫ４を２分周した信号がスピードアッ
プ信号としてア７プ／ダウン・カウンタ２３のＵＰ端子
に供給され、そのカウント値が「１」だけ増加される。

可変分周器２５は、発振回路２４から供給される所定周
波数の信号をアップ／ダウンカウンタ２３のカウント値
に従った分周比で分周し、ＣＰＵクロックとして出力端
子Ｏに供給する。

第４図の波形図は、基準値Ｔｃに該当する所定値が「７
」である場合において、スピードダウン信号が出力され
る動作状況を例示している。

キー人力信号の立上がりでクリアされたカウンタ１１は
、続（ＶＲＡＭライト信号の立下がりに同期してカウン
ト動作を開始し、クロック信号ＣＫ１の立上がりに同期
してカウント値ＣＮＴを１ずつ増加させてゆく。このカ
ウント値ＣＮＴが基準値Ｔｃに該当する「７」以上にな
ると、比較器１３の出力ＣＭＰがハイに立上がり分周器
２１からクロック信号ＣＫ３が４分周されたスピードダ
ウン信号が出力される。

第５図の波形図は、基準値Ｔｃに該当する所定値が「７
」である場合において、スピードアンプ信号が出力され
る動作状況を例示している。

キー人力信号の立上がりでクリアされたカウンタ１１は
、続＜ＶＲＡＭライト信号の立下がりに同期してカウン
ト動作を開始し、クロック信号ＣＫ１の立上がりに同期
してカウント値ＣＮＴを「１」ずつ増加させてゆく。減
算器ｌ４は、基準値Ｔｃに該当する「７」からカウント
イ直ＣＮＴを減算した値をダウン・カウンタｌ７に出力
する。

ダウン・カウンタ１７は、キー人力信号によってハイに
立上がるアンドゲート１８の出力に同期して減算値をロ
ードする。第５図の例では減算値「２」がロードされる
ことによりダウン・カウンタｌ７の出力Ｑがハイに立上
がる。このダウンカウンタｌ７のカウント値は、クロフ
ク信号ＣＫ２の立上がりに同期してｒｌＪずつダウン・
カウントされてゆきこれが「０」になるとその出力Ｑが
ローに立下がる。ダウン・カウンタｌ７のカウント値が
ロード値「２」からｒＯＪにダウンするまでの期間にわ
たって分周器２２の動作が有効になり、クロック信号Ｃ
Ｋ４が２分周されたスピードアップ信号が出力される。

このように、キー人力信号の間隔が狭まるほどダウン・
カウンタ１７にロードされる減算値が大きくなってその
出力Ｑが「０」までダウンカウントされるまでの期間が
長くなり、スピードアップ信号の出力個数が増加する．
なお、インバータ２６とアンドゲート１８は、スピード
ダウン信号の出力期間中はスピードアンプ信号の出力系
の動作を無効にするためのものである．また、人力端子
■３に供給されるハイスピード信号のハイへの立上がり
に同期して、ワンショット・マルチ１９の出力が一定期
間ハイに立上がり、分周器２２から一定期間にわたって
スピードアップ信号が出力される．このハイスピード信
号の出現に伴いフリップ・フロップ１２の出力がハイに
立上がり、オアゲー｝１６を介してカウンタｌ１と比較
器１３とがクリアされ、スピードダウン信号の出力が禁
止される。このフリフブ・フロソプ１２のハイ状態は、
次のキー人力信号の出現に伴ってクリアされる。

以上、キー人力の頻度をＶＲＡＭライト信号とキー人力
信号に基づき検出する構或を例示した．この場合、キー
人力信号が出現しないにもかかわらずＶＲＡＭライト信
号だけが出現するなどの特殊な動作状態の影響を除外す
るため、簡単な論理回路を付加することが可能である． また、キー人力の頻度をＶＲＡＭライト信号によらずに
キー人力信号のみによって検出する横或とすることもで
きる． （発明の効果） 以上詳細に説明したように、本発明のデータ処理装置は
、キーボードからの入力データの入力頻度の増加につれ
て高くなる周波数のクロック信号を発生しデータ処理部
に供給する可変周波敗クロック発生部を備える構成であ
るから、クロンク周波数がキー人力の頻度に応じて自動
的に変更される． この結果、手動によるクロフク周波数の切り換えが不要
となってデータ入力の作業能率が大幅に向上すると共に
、常時必要最低限のクロック周波数が使用されることに
伴い効果的な消費電力の節減が実現される．

【図面の簡単な説明】

第１図は本発明の一実施例のデータ処理装置の構威を示
すブロック図、第２図は第１図の可変周波数クロフク発
生部８の動作を例示する波形図、第３図は第１図の可変
周波敗クロック発生部の構威を例示する回路図、第４図
と第５図は上記可変周波数クロフク発生部８の動作を例
示する波形図である． １・・・データ処理部（ＣＰＵ）　、２・・・ビデオＲ
ＡＭ　（ＶＲＡＭ）　、３・・・キーボード・インタフ
ェース部、４・・・表示制御部、５・・・キーボード、
６・・・液晶表示部（ＬＣＤ）、７・・・直流電源部、
８・・・可変周波数クロック発生部、１１．１７．２３
・・・カウンタ、ｌ２・・・フリンブ・フロフブ、ｌ３
・・・比較器、１４・・・減算器、２１．２２．２５・
・・分周器．

Claims (1)

1. 【特許請求の範囲】 キーボードからの入力データをクロック信号に基づくマ
   シンサイクルのもとで処理するデータ処理部と、 前記キーボードからの入力データの入力頻度の増加につ
   れて高くなる周波数のクロック信号を発生し前記データ
   処理部に供給する可変周波数クロック発生部とを備えた
   ことを特徴とするデータ処理装置。