JP3100241B2 - マイクロプロセッサの駆動制御装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、例えばバッテリで動
作する携帯型のパーソナルコンピュータのようなマイク
ロプロセッサ利用機器に関し、特に、マイクロプロセッ
サの実質的な能力を低下させることなく消費電力を削減
するマイクロプロセッサの駆動制御装置に関する。

【０００２】

【従来の技術】例えば特開平２−１７８８１８号公報に
見られるように、コンピュータシステムの各部の動作状
態に応じて、実質的な仕事を行っていない休止状態にな
っている部分への給電を停止することで、システム全体
の消費電力を減らすという技術があり、様々な形態で具
体的に実施されている。特にバッテリー駆動の可搬型パ
ーソナルコンピュータについては、小型・軽量のバッテ
リーでできるだけ長時間動作できるようにするために、
この種の節電技術が盛んに研究されている。

【０００３】従来のある種のパーソナルコンピュータで
はレスト・モードとスリープ・モードと呼ぶ２種類のス
タンバイ機能を備えている。レスト・モードは、一定時
間ＣＰＵが動作しないと、自動的に動作周波数を１６Ｍ
Ｈｚから１ＭＨｚに下げる機能である。さらに一定時間
が経過すると自動的にスリープ・モードに入る。スリー
プ・モードでは電源供給が停止する。どちらのモードで
動作していても、任意のキーを押すことで通常のモード
に復帰する。スタンバイ・モードに入る時間はユーザが
任意に設定することができる。

【０００４】ここで「一定時間ＣＰＵが動作しない」こ
とが節電状態（前記のスタンバイ・モード）に移行する
条件となっている。具体的には、キーボードからの入力
や通信コントローラからの入力など、ＣＰＵの仕事を起
動する外部要因が一定時間以上発生しなかった時に、節
電状態に移行するようになっている。

【０００５】

【発明が解決しようとする課題】一般的なパーソナルコ
ンピュータで日本語ワードプロセッサや表計算などのア
プリケーションソフトを実行している場合、最近の高性
能なマイクロプロセッサ（ＣＰＵ）の処理速度はオペレ
ータによるキーボード入力速度に比べてはるかに高速で
あり、ＣＰＵが次の仕事の起動要因を待つ状態、すなわ
ちアイドル状態が頻繁に生じているのが普通である。そ
のようなＣＰＵのアイドル状態をとらえて前記のような
節電状態（ＣＰＵの消費電力および処理速度がともに小
さい状態）に移行することができれば、おおいに効果が
ある。この種の節電制御技術をさらに進歩させ、マイク
ロプロセッサの実質上の処理能力、処理速度を低下させ
ることなく、実動作上での不必要な電力消費を削減でき
るようにすることが強く望まれている。

【０００６】また、処理能力および処理速度の大きなマ
イクロプロセッサほど消費電力が大きく、したがって発
熱も大きいので、マイクロプロセッサの不必要な消費電
力を削減することは、バッテリでの使用時間を長くする
面からだけではなく、マイクロプロセッサ利用機器の熱
設計の面でも有利になり、いわゆるノート型パーソナル
コンピュータや電子手帳などの小型軽量化が容易にな
る。

【０００７】この種の節電を目的としたマイクロプロセ
ッサの駆動制御装置を設計するにあたって重要なポイン
トとなるのは、アイドル状態をもれなく的確に検出する
ためのアルゴリズムと、節電制御によって絶対に誤動作
を起こさないという信頼性である。従来の装置では、な
んらかの方式によりアイドル状態を検出したときに、ク
ロック周波数を例えば１６ＭＨｚから１ＭＨｚに切換え
ている。ある種のマイクロプロセッサではこのように動
作中にクロック周波数を切換えても誤動作せず、動作の
連続性が保証されるが、別のある種のマイクロプロセッ
サでは動作中にクロック周波数を切換えることができな
い。

【０００８】例えば米国インテル社製のマイクロプロセ
ッサ８０４８６ＤＸ，ＤＸ２，ＳＸでは、動作中のクロ
ック信号の周期安定度として０．１パーセント以下の値
が要求され、クロック周期がこの規定値を超えて変動す
ると正常な動作は保証されない。したがって、この種の
マイクロプロセッサについてはアイドル状態と非アイド
ル状態とでクロック周波数を２段階に切換えるという節
電制御を適用することができなかった。

【０００９】この発明は以上のような技術的課題に鑑み
なされたもので、その目的は、動作中にクロック周波数
を２段階に切換えることができないマイクロプロセッサ
についても、プログラム実行状態に応じて不必要な消費
電力を削減するという節電制御を適用することができる
ようにすることにある。

【００１０】

【課題を解決するための手段】この発明のマイクロプロ
セッサの駆動制御装置は、マイクロプロセッサがアクセ
スするアドレスの遷移状況をこのマイクロプロセッサの
外部にて適当なアドレス分解能で監視し、このマイクロ
プロセッサが所定の時間範囲内であるアドレス群のみを
反復してアクセスしているアイドル状態になっているか
否かを判定する状態監視手段と、この状態監視手段が非
アイドル状態からアイドル状態になったと判定したとき
に、前記マイクロプロセッサに供給しているクロック信
号の周波数を規定値以下の変化率で漸次減少させて所定
の低い周波数に変更するクロック周波数漸減手段と、前
記状態監視手段がアイドル状態から非アイドル状態にな
ったと判定したときに、前記マイクロプロセッサに供給
しているクロック信号の周波数を規定値以下の変化率で
漸次増加させて所定の高い周波数に変更するクロック周
波数漸増手段とを備えたものである。

【００１１】

【作用】例えば０．１％以下のクロック周波数の安定度
が要求されるマイクロプロセッサであっても、クロック
周波数を０．１％づつ漸次変化させれば誤動作するおそ
れはない。所定の高い周波数を５０ＭＨｚ、所定の低い
周波数を１６ＭＨｚとし、規定の変化率を０．１％とす
れば、約１１４０クロック分の時間で５０ＭＨｚから１
６ＭＨｚまで変化させることができる。

【００１２】

【実施例】図１はこの発明の一実施例によるマイクロプ
ロセッサの駆動制御装置の概略構成を示している。この
実施例では、米国インテル社製のマイクロプロセッサ８
０４８６ＳＸをＣＰＵ２として用いたノート型パーソナ
ルコンピュータシステム１を想定している。

【００１３】ＣＰＵ２のクロック信号はクロック発生部
３から供給される。クロック発生部２は状態判定回路７
からの判定信号に従って以下に詳述するようにクロック
周波数を５０ＭＨｚから１６ＭＨｚの範囲で変化させ
る。コンピュータシステム１のシステムバス６には状態
判定回路７とアドレス監視回路８とアドレス検出回路９
が接続され、これらによってＣＰＵ２のプログラム実行
状態が監視され、ＣＰＵ２がアイドル状態になっている
か否かを示す判定信号をクロック発生部３に向けて出力
する。

【００１４】アドレス監視回路８は状態判定回路７から
の制御信号によってアドレス記憶モードとアドレス比較
モードのいずれかで動作する。アドレス記憶モードで
は、最初に記憶内容をクリアし、その後ＣＰＵ２がアク
セスしたアドレスを適宜なアドレス分解能で記憶する
（ＣＰＵ２があるアドレスをアクセスすると、回路８に
おける該当の記憶セルに“１”がセットされる）。この
アドレス記憶モードで記憶したアドレス群のことを以下
では学習アドレスと称する。また、アドレス監視回路８
がアドレス比較モードで動作すると、ＣＰＵ２がアクセ
スするアドレスと前述の学習アドレスとが順次比較さ
れ、学習アドレス以外のアドレスが新たにアクセスされ
たとき、アドレス監視回路８から不一致信号が状態判定
回路７に向けて出力される。

【００１５】また、この実施例のシステム１はオペレー
ティングシステムとしてＭＳ−ＤＯＳを備えたものとす
る。８０４８６ＳＸのローパワーで動作するＭＳ−ＤＯ
Ｓアプリケーションプログラムは、特定のアドレスに割
り当てられている割り込みベクターテーブルを利用して
処理を行う。この割り込みベクターテーブル中には、キ
ーボード入力に応答して入力データを取り込むためのソ
フトウェア割り込み機能や、キーボード入力の有無をチ
ェックするためのソフトウェア割り込み機能などが設定
されている。図１のアドレス検出回路９は、前記割り込
みベクターテーブル中の前記の２つのソフトウェア割り
込みベクターがアクセスされたことを個別に検出する回
路であり、その検出信号は以下のように状態判定回路７
よって制御に利用される。

【００１６】状態判定回路７によるＣＰＵ２のプログラ
ム実行状態の監視と節電制御の処理手順を図３のフロー
チャートに示している。

【００１７】図３に示すように、最初のステップ１００
では初期設定として判定信号を非アイドル状態を示すＨ
レベルにセットする（なお後述するように、非アイドル
の定常状態ではクロック発生部３から５０ＭＨｚのクロ
ック信号が出力され、ＣＰＵ２は高速モードで動作す
る）。そしてステップ１０１では学習時間Ｔｘを下限値
１００μｓｅｃに設定する。次のステップ１０２ではア
ドレス監視回路８をクリアした後、学習時間Ｔｘだけア
ドレス記憶モードで動作させる。これにより時間Ｔｘ内
にＣＰＵがアクセスしたアドレスブロックがアドレス監
視回路８に記憶される（これが学習アドレスである）。

【００１８】次のステップ１０３では、学習時間Ｔｘに
応じて設定される監視時間Ｔｙ（Ｔｘより適宜に大きい
値）のタイマをスタートし、アドレス監視回路８をアド
レス比較モードで動作させる。そして前記Ｔｙタイマに
より、時間Ｔｙ内にＣＰＵが前記学習アドレス以外をア
クセスするか否かを監視する（ステップ１０３、１０
４）。時間Ｔｙ内に学習アドレス以外がアドレスされる
と、その時点でステップ１０４→１０５と進み、学習時
間Ｔｘに１００μｓｅｃを加えた値を新たな学習時間Ｔ
ｘとし、ステップ１０６で学習時間Ｔｘが上限値１０ｍ
ｓｅｃを超えているか否かをチェックする。Ｔｘが１０
ｍｓｅｃ以内であればステップ１０２に戻って学習処理
を実行し、Ｔｘが１０ｍｓｅｃを超えていればステップ
１０１に戻ってＴｘを下限値１００μｓｅｃにしてから
ステップ１０２に進む。

【００１９】以上のステップ１００〜１０６では、学習
時間Ｔｘと監視時間Ｔｙを下限値から上限値に向けて漸
増させながら、ステップ１０２の学習処理と、ステップ
１０３、１０４、１０５の監視処理を繰り返し、「時間
Ｔｙ内に学習アドレス以外がアクセスされない」という
反復アクセス状態を検出していることになる。

【００２０】「時間Ｔｙ内に学習アドレス以外がアクセ
スされない」という反復アクセス状態が検出されると、
ステップ１０４から１０７に進み、ＣＰＵ２のプログラ
ム実行状態が以下の除外条件に当てはまるかどうかを判
定し、当てはまらなければステップ１０８に進み、判定
信号をアイドル状態を示すＬレベルに反転させる。その
後ステップ１０９で、ＣＰＵ２が前記の反復アクセス状
態から脱出したか否かを監視し続け、反復アクセス状態
から脱出した場合に最初のステップ１００に戻り、判定
信号をＨレベル（非アイドル状態を示す）に反転させ、
以上述べた処理を再び行う。なお後述するように、アイ
ドルの定常状態ではクロック発生部３から１６ＭＨｚの
クロック信号が出力され、ＣＰＵ２は低速モードで動作
する。

【００２１】ところでステップ１０７での除外条件と
は、キーボード入力取り込みのためのソフトウェア割
り込みベクターのアドレスが直前の一定時間内にアクセ
スされた場合、キーボード入力をチェックするための
ソフトウェア割り込みベクターのアドレスが過去一定時
間以上アクセスされていない場合、ビデオメモリ空間
として割り当てられているアドレスがアクセスされてい
る場合である。

【００２２】またステップ１０９では、具体的に次のよ
うにして反復アクセス状態の脱出を検出する。アドレス
監視回路８を比較モードで動作させ、ステップ１０２の
実行によって記憶された学習アドレス以外がアクセスさ
れるか否かを監視し続ける。学習アドレス以外がアクセ
スされれば反復アクセス状態から脱出したと判定する。
また学習アドレス以外がアクセスされなくても、キーボ
ード入力の読み込みのためのソフトウェア割り込みベク
ターのアドレスがアクセスされた場合も、ただちに反復
アクセス状態から脱出したと判定する。

【００２３】このようにして、ＣＰＵ２が約２０ｍｓｅ
ｃ以下の時間範囲内であるアドレス群のみを反復してア
クセスしている状態を検出し、そのような反復アクセス
状態を検出している期間中は（前述の除外条件成立の場
合は除く）ＣＰＵ２を低速モードで動作させる。

【００２４】以上がこの実施例における状態監視手段の
構成と動作であるが、以下ではこれの効果について詳述
する。

【００２５】前述した従来の技術では「ＣＰＵの仕事を
起動する要因が一定時間以上発生しない」ことをもって
ＣＰＵがアイドル状態にあると判定して節電モード（低
速モード）に移行するようになっている。この従来技術
を一般的なパーソナルコンピュータに適用する場合は、
前記の「一定時間」を数十秒以上に設定する必要があ
り、充分な節電効果が得られないという問題がある。例
えばワードプロセッサのソフトウェアを使用している状
態を想定する。オペレータが文章を考えながらキー入力
する場合、キー入力速度よりもＣＰＵの処理速度の方が
圧倒的に速い場合が多く、あるキー入力から次のキー入
力までの間に数十ミリ秒から数秒程度の実質休止状態を
生じる機会が非常に多い。だからといって前述の従来の
節電制御方法における「一定時間」を例えば１秒〜数秒
程度に設定したのでは、少し時間のかかる文書の移動や
辞書ファイルの整理などの仕事を行っている最中に節電
状態に移行してしまう。そこで充分な安全度を見込んで
「一定時間」を充分に長くして数十秒〜数分間に設定す
る必要がある。そうすると頻繁に発生している短時間の
実質休止状態に対しては節電機能が働かず、充分な節電
効果は得られない。

【００２６】以上のような従来技術と比較した場合、本
実施例の状態監視手段は次のような作用効果を有する。

【００２７】ＣＰＵがループ性のプログラムを反復して
実行している場合、そのループを構成する命令群の格納
されているアドレスは、ほとんどの命令において固有の
ものである。従ってループ性プログラムを実行している
状態では、ＣＰＵはある限られたアドレス群のみを反復
してアクセスすることになる。その反復周期をＴとする
と、前記反復アクセス検出手段において少なくとも（２
×Ｔ＋α）時間だけＣＰＵのアクセスアドレスの遷移状
況を監視することで、前記の反復アクセス状態を検出す
ることができる。

【００２８】システムがキーボードからの入力を待って
いるようなアイドル状態では、ＣＰＵは非常に短い周期
の反復アクセス状態になっている。そこで適宜に設定し
た時間範囲内で反復アクセス状態が検出されたとき、Ｃ
ＰＵの動作モードを高速モードから低速モードに切換え
る。また何らかの有効な仕事が起動されると、ＣＰＵは
前記の反復アクセス状態から抜け出して非アイドル状態
となるが、そのとき動作モードを高速モードに戻す。こ
うすることでシステムのオペレーションに全く支障を与
えずに、ごく短時間の節電期間を頻繁に作り出すことが
できるのである。

【００２９】次に、前記クロック周波数漸減手段と漸増
手段を含んだクロック発生部３の構成と動作を図２の波
形図を参照しながら詳細に説明する。

【００３０】図１の実施例のクロック発生部３は、状態
判定回路７から出力される判定信号を緩衝し適宜に増幅
するバッファ３１と、バッファ３１を経た判定信号を積
分する積分器３２と、その積分出力を所定の上限値と下
限値の範囲に制限するリミッタ３３と、このリミッタ３
３の出力を制御電圧とする電圧制御型可変周波数発振器
（ＶＣＯ）３４とからなり、ＶＣＯ３４の発振出力がＣ
ＰＵ２のクロック信号となる。

【００３１】図２に示すように、バッファ３１の出力が
Ｌレベル（アイドル状態）からＨレベル（非アイドル状
態）に変化すると、積分器３２の出力はその積分時定数
に応じた特性で徐々に増加し、反対にＨレベルからＬレ
ベルに変化すると、積分出力は徐々に低下する。リミッ
タ３３に設定された上限値はＶＣＯ３４の出力周波数を
５０ＭＨｚにする制御電圧に等しく、また下限値はＶＣ
Ｏ３４の出力周波数を１６ＭＨｚにする制御電圧に等し
い。積分器３２の出力はこの上限値と下限値の範囲を超
えて変化するが、リミッタ３３の出力は判定信号がＬレ
ベルからＨレベルに反転したのを受けて下限値から上限
値まで漸次増加し、また判定信号がＨレベルからＬレベ
ルに反転したのを受けて上限値から下限値まで漸次減少
する。そして、その漸増・漸減の変化率は積分器３２の
積分特性で決まるが、リミッタ３３の変化する出力電圧
を受けて変化するＶＣＯ３４の周波数の変化率が０．１
％（ＣＰＵ２に定められたクロック周波数の安定度）を
超えないように、積分特性を設定している。

【００３２】したがって、判定信号がＨレベルからＬレ
ベルに反転したときに、クロック周波数が５０ＭＨｚか
ら１６ＭＨｚにステップ的に変化するのではなく、周波
数変化率が０．１％を超えない範囲で徐々に変化し、Ｃ
ＰＵ２が高速モードから低速モードにある程度緩やかに
移行し、誤動作は生じない。低速モードから高速モード
に移行する際のクロック周波数の変化も同様に徐々にな
され、誤動作は生じない。

【００３３】図４は前記クロック発生部の他の実施例を
示している。この実施例では、５０ＭＨｚの基準発振器
４１と１６ＭＨｚの基準発振器４１を設け、判定信号が
Ｈレベルのときは切換回路４３を介して５０ＭＨｚの基
準信号を周波数−電圧（ＦＶ）変換器４４に入力し、判
定信号がＬレベルのときは１６ＭＨｚの基準信号をＦＶ
変換器４４に入力する。また、ＣＰＵのクロック信号を
発生するＶＣＯ４６の出力は前記ＦＶ変換器４４と同じ
特性のＦＶ変換器４７に入力し、両ＦＶ変換器４４と４
７の電圧出力を比較器４５で比較する。

【００３４】また、判定信号の変化点が立上り検出器４
８および立下り検出器４９でそれぞれ検出される。ＶＣ
Ｏ４６の制御電圧を発生する回路５０に対し、立上り検
出器４８の検出信号が制御電圧アップ指令となり、立下
り検出器４９の検出信号が制御電圧ダウン指令となり、
前記比較器４５の一致信号が制御電圧ホールド指令とな
る。

【００３５】判定信号がＬレベルになっているアイドル
定常状態ではＶＣＯ４６は１６ＭＨｚで発振している。
判定信号がＨレベルに反転すると、立上り検出信号が生
じ、制御電圧発生回路５０は出力電圧を規定の変化率以
下で徐々に増加させる。これによりＶＣＯ４６からのク
ロック周波数が規定の変化率以下で徐々に高くなる。こ
のときのクロック周波数と発振器４１からの５０ＭＨｚ
の基準信号とがＦＶ変換器４４と４７および比較器４５
を介して比較されており、比較器４５から一致信号が出
力された時点で制御電圧発生回路５０の出力電圧がホー
ルドされ、ＶＣＯ４６の発振周波数が５０ＭＨｚに安定
化される。これでＣＰＵは高速モードで動作する。また
判定信号がＬレベルになると、立下り検出信号が生じ、
ＶＣＯ４６の制御電圧が徐々に低下しはじめ、クロック
周波数が規定の変化率以下で低下する。このクロック周
波数と発振器４２からの１６ＭＨｚの基準信号とが前述
のように比較され、比較器４５から一致信号が出力され
た時点で制御電圧がホールドされ、クロック周波数は１
６ＭＨｚに安定化される。

【００３６】以上クロック発生部の２つの構成例を説明
したが、この発明はこれら実施例に限定されるものでは
なく、例えばＰＬＬ（位相ロックループ）回路を用いた
フィードバック制御式の回路など、この発明のクロック
周波数漸増・漸減手段をさまざまな回路で具体化するこ
とができる。なお、図１のようなオープンループ式のク
ロック発生部の場合は、温度上昇によりクロック周波数
が適宜に低下するような温度特性の回路とする方が、実
使用上の安定動作を保証することができる。

【００３７】

【発明の効果】以上詳細に説明したように、動作中のク
ロック周波数に例えば０．１％程度の高度な安定度を要
求され、クロック周波数をステップ的に切換えることが
できないマイクロプロセッサであっても、この発明の駆
動制御装置のように、クロック周波数を規定の変化率以
下で徐々に変更することで、マイクロプロセッサの処理
の連続性を保ちながら誤動作することなく高速モードと
低速モードのモード移行を行うことができる。したがっ
て、この種のマイクロプロセッサを用いたシステムで
も、プログラム実行状態に応じて不必要な消費電力を削
減するという節電制御を適用することができる。

【図面の簡単な説明】

【図１】この発明の一実施例によるマイクロプロセッサ
の駆動制御装置の概略構成図である。

【図２】同上実施例におけるクロック発生部の動作を示
す波形図である。

【図３】図１における状態判定回路の処理手順を示すフ
ローチャートである。

【図４】クロック発生部の他の実施例を示す概略構成図
である。

【符号の説明】

２ ＣＰＵ ３ クロック発生部 ７ 状態判定回路 ８ アドレス監視回路 ３１ バッファ ３２ 積分回路 ３３ リミッタ ３４ 電圧制御型可変周波数発振器

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) G06F 1/32 G06F 1/04 301 G06F 15/02 305 G06F 15/78 510

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 マイクロプロセッサがアクセスするアド
   レスの遷移状況をこのマイクロプロセッサの外部にて適
   当なアドレス分解能で監視し、このマイクロプロセッサ
   が所定の時間範囲内であるアドレス群のみを反復してア
   クセスしているアイドル状態になっているか否かを判定
   する状態監視手段と、この状態監視手段が非アイドル状
   態からアイドル状態になったと判定したときに、前記マ
   イクロプロセッサに供給しているクロック信号の周波数
   を規定値以下の変化率で漸次減少させて所定の低い周波
   数に変更するクロック周波数漸減手段と、前記状態監視
   手段がアイドル状態から非アイドル状態になったと判定
   したときに、前記マイクロプロセッサに供給しているク
   ロック信号の周波数を規定値以下の変化率で漸次増加さ
   せて所定の高い周波数に変更するクロック周波数漸増手
   段とを備えたことを特徴とするマイクロプロセッサの駆
   動制御装置。