JP2000039930A - 電子機器の低消費電力方式 - Google Patents
電子機器の低消費電力方式Info
- Publication number
- JP2000039930A JP2000039930A JP10207415A JP20741598A JP2000039930A JP 2000039930 A JP2000039930 A JP 2000039930A JP 10207415 A JP10207415 A JP 10207415A JP 20741598 A JP20741598 A JP 20741598A JP 2000039930 A JP2000039930 A JP 2000039930A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- cpu
- power consumption
- speed
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 本発明は、外部クロックにより動作するＣＰ
Ｕにおいて、電子機器の底消費電力方式を行うことを目
的とする。 【解決手段】 クロック周波数をダイナミックに制御可
能なＶＣＸＯ回路４と、クロックにより動作するＣＰＵ
部１と、動作するプログラムが格納されているプログラ
ムメモリー部２と、プログラムの進行状況を監視し、最
適にクロック速度を制御するプログラム監視制御部を備
え、ＣＰＵ部１のソフト負荷に応じてクロック速度をダ
イナミックに制御することにより、最低限の消費電力で
ソフトウェア処理を行うことができる電子機器の低消費
電力方式とする。
Ｕにおいて、電子機器の底消費電力方式を行うことを目
的とする。 【解決手段】 クロック周波数をダイナミックに制御可
能なＶＣＸＯ回路４と、クロックにより動作するＣＰＵ
部１と、動作するプログラムが格納されているプログラ
ムメモリー部２と、プログラムの進行状況を監視し、最
適にクロック速度を制御するプログラム監視制御部を備
え、ＣＰＵ部１のソフト負荷に応じてクロック速度をダ
イナミックに制御することにより、最低限の消費電力で
ソフトウェア処理を行うことができる電子機器の低消費
電力方式とする。
Description
【０００１】
【発明の属する技術分野】本発明は、外部クロックによ
り動作し、Ｃ−ＭＯＳにより構成されたＣＰＵを利用し
た電子機器の低消費電力方式に関する。
り動作し、Ｃ−ＭＯＳにより構成されたＣＰＵを利用し
た電子機器の低消費電力方式に関する。
【０００２】
【従来の技術】近年、電池による駆動する端末の普及，
機器の小型化による熱問題に対する対策として、電子機
器の低消費電力化への動きは盛んである。前記電子機器
に組み込まれたＣＰＵの低消費電力機能として、必要な
ときに高速クロックにより動作し、必要無い場合は低速
クロックにて動作する構成が現在の主流となっている。
機器の小型化による熱問題に対する対策として、電子機
器の低消費電力化への動きは盛んである。前記電子機器
に組み込まれたＣＰＵの低消費電力機能として、必要な
ときに高速クロックにより動作し、必要無い場合は低速
クロックにて動作する構成が現在の主流となっている。
【０００３】以下、従来のクロックの切り替えによる低
消費電力手法での電子機器の動作について説明を行う。
消費電力手法での電子機器の動作について説明を行う。
【０００４】図３は、電子機器の構成を示すブロック図
を示したものである。図示のように、電子機器は高速な
クロックを出力する高速クロック発生回路６と、低速ク
ロックを発生する低速クロック発生回路７と、Ｃ−ＭＯ
Ｓにより構成され、外部クロックにより動作するＣＰＵ
部１から構成されている。
を示したものである。図示のように、電子機器は高速な
クロックを出力する高速クロック発生回路６と、低速ク
ロックを発生する低速クロック発生回路７と、Ｃ−ＭＯ
Ｓにより構成され、外部クロックにより動作するＣＰＵ
部１から構成されている。
【０００５】このような構成の電子機器で高速処理と低
速処理が混在したプログラムを実行した場合の動作につ
いて説明する。
速処理が混在したプログラムを実行した場合の動作につ
いて説明する。
【０００６】処理速度を要する動作を行う場合、ＣＰＵ
部１は動作クロックとして高速クロックを使用してプロ
グラムを実行する。処理が終了すると、高速動作は必要
がなくなるため、消費電力を抑えるために動作クロック
を低速度の方に切り換えて次の処理を待つ。この間、Ｃ
ＰＵ部１に供給されるクロックは非常に低いため、ＣＰ
Ｕ部１が消費する電力は低減される。
部１は動作クロックとして高速クロックを使用してプロ
グラムを実行する。処理が終了すると、高速動作は必要
がなくなるため、消費電力を抑えるために動作クロック
を低速度の方に切り換えて次の処理を待つ。この間、Ｃ
ＰＵ部１に供給されるクロックは非常に低いため、ＣＰ
Ｕ部１が消費する電力は低減される。
【０００７】
【発明が解決しようとする課題】しかしながら、前述の
低消費電力方式では、クロックの発生回路が２系統必要
になる。また、実行するプログラムによっては、低速ク
ロックではわずかに間に合わないような場合に高速クロ
ックにて動作することになり、低消費電力モードで実行
できないという問題があった。
低消費電力方式では、クロックの発生回路が２系統必要
になる。また、実行するプログラムによっては、低速ク
ロックではわずかに間に合わないような場合に高速クロ
ックにて動作することになり、低消費電力モードで実行
できないという問題があった。
【０００８】本発明は、前記従来の問題に留意し、ＣＰ
Ｕを最低速度で無駄なく動作することを可能とし、どの
ような処理速度であろうと、電子機器の無駄な消費電力
を削減することができる電子機器の低消費電力方式を提
供することを目的とする。
Ｕを最低速度で無駄なく動作することを可能とし、どの
ような処理速度であろうと、電子機器の無駄な消費電力
を削減することができる電子機器の低消費電力方式を提
供することを目的とする。
【０００９】
【課題を解決するための手段】前記目的を達成するた
め、本発明は、電子機器内に、ＣＰＵの処理しているプ
ログラムの種類を判定し最適なクロックを供給するクロ
ック制御回路部を設け、ソフト負荷の低い状態ではクロ
ックの速度を低下させ、割り込み処理のようにリアルタ
イムに反応する必要が有る場合はクロックの速度を上げ
て処理能力を調整することにより、ＣＰＵがソフトウェ
アの要求する最低限の処理能力で動作するようにした電
子機器の低消費電力方式とする。
め、本発明は、電子機器内に、ＣＰＵの処理しているプ
ログラムの種類を判定し最適なクロックを供給するクロ
ック制御回路部を設け、ソフト負荷の低い状態ではクロ
ックの速度を低下させ、割り込み処理のようにリアルタ
イムに反応する必要が有る場合はクロックの速度を上げ
て処理能力を調整することにより、ＣＰＵがソフトウェ
アの要求する最低限の処理能力で動作するようにした電
子機器の低消費電力方式とする。
【００１０】この発明によれば、どのような処理速度が
必要とされてもそれを実行するための最低限のクロック
を供給するため、電子機器の低消費電力化を図ることが
できる。
必要とされてもそれを実行するための最低限のクロック
を供給するため、電子機器の低消費電力化を図ることが
できる。
【００１１】
【発明の実施の形態】本発明の請求項１に記載の発明
は、外部クロックにより動作し、Ｃ−ＭＯＳにより構成
されたＣＰＵを使用するシステムにおいて、プログラム
を格納するプログラムメモリー部と、プログラムの進行
状態を監視し、必要な処理速度を算出するモニター部
と、モニター部からの制御によりＣＰＵに供給するクロ
ック速度を決定するＶＣＸＯ回路からなるクロック速度
制御部から構成され、モニター部によりソフトウェアの
負荷状態を常に監視し、ソフト負荷の低い状態ではクロ
ックの速度を低下させ、割り込み処理のようにリアルタ
イムに反応する必要が有る場合はクロックの速度を上げ
て処理能力を調整することにより、ＣＰＵがソフトウェ
アの要求する最低限の処理能力で動作するようにした電
子機器の低消費電力方式であり、ＣＰＵはソフトウェア
の要求する最低限の処理能力で動作して消費電力の低減
を図るという作用を有する。
は、外部クロックにより動作し、Ｃ−ＭＯＳにより構成
されたＣＰＵを使用するシステムにおいて、プログラム
を格納するプログラムメモリー部と、プログラムの進行
状態を監視し、必要な処理速度を算出するモニター部
と、モニター部からの制御によりＣＰＵに供給するクロ
ック速度を決定するＶＣＸＯ回路からなるクロック速度
制御部から構成され、モニター部によりソフトウェアの
負荷状態を常に監視し、ソフト負荷の低い状態ではクロ
ックの速度を低下させ、割り込み処理のようにリアルタ
イムに反応する必要が有る場合はクロックの速度を上げ
て処理能力を調整することにより、ＣＰＵがソフトウェ
アの要求する最低限の処理能力で動作するようにした電
子機器の低消費電力方式であり、ＣＰＵはソフトウェア
の要求する最低限の処理能力で動作して消費電力の低減
を図るという作用を有する。
【００１２】以下本発明の実施例について図面を参照し
ながら説明する。 （実施の形態１）図１は本発明の実施の形態１の電子機
器の構成を示すブロック図、図２は同電子機器における
モニター部の動作説明図である。
ながら説明する。 （実施の形態１）図１は本発明の実施の形態１の電子機
器の構成を示すブロック図、図２は同電子機器における
モニター部の動作説明図である。
【００１３】図１に示すように、電子機器はＣ−ＭＯＳ
により構成され、システムクロックにより動作するＣＰ
Ｕ部１と、実行するプログラムが格納されたプログラム
メモリー部２と、プログラムメモリー部２とＣＰＵ部１
間のアドレスを監視し、現在実行されているプログラム
の種別を判定し、必要な処理能力を算出するモニター回
路部３とおよびモニター回路部３から制御されＣＰＵ部
１に対して動作クロックを出力する周波数発信器よりな
るクロック速度制御部５から構成される。
により構成され、システムクロックにより動作するＣＰ
Ｕ部１と、実行するプログラムが格納されたプログラム
メモリー部２と、プログラムメモリー部２とＣＰＵ部１
間のアドレスを監視し、現在実行されているプログラム
の種別を判定し、必要な処理能力を算出するモニター回
路部３とおよびモニター回路部３から制御されＣＰＵ部
１に対して動作クロックを出力する周波数発信器よりな
るクロック速度制御部５から構成される。
【００１４】以上のように構成された電子機器につい
て、以下、その動作を説明する。動作するプログラム
は、待機関数部とイベント関数部に分類する。待機関数
とは、時間に関与されずに動作を実行することが可能な
プログラムで、イベント関数とは、割り込み処理により
起動され、リアルタイムでその処理を終了する必要があ
るプログラムを示す。
て、以下、その動作を説明する。動作するプログラム
は、待機関数部とイベント関数部に分類する。待機関数
とは、時間に関与されずに動作を実行することが可能な
プログラムで、イベント関数とは、割り込み処理により
起動され、リアルタイムでその処理を終了する必要があ
るプログラムを示す。
【００１５】これらの動作が混在して動作する場合に、
ＣＰＵ部１は、プログラムメモリー部２に対してアクセ
スを行うが、モニター回路部３は、そのアクセスアドレ
スから現在動作している処理が待機関数なのか、もしく
はイベント関数かを判定し、図２に示すような変換を実
行プログラムに対して行うことで、ＣＰＵ部１に必要な
処理速度を算出する。その結果、決定した電圧値をクロ
ック発信源であるＶＣＸＯ回路４に出力し、ＣＰＵ部１
が動作するクロック周波数速度を決定する。
ＣＰＵ部１は、プログラムメモリー部２に対してアクセ
スを行うが、モニター回路部３は、そのアクセスアドレ
スから現在動作している処理が待機関数なのか、もしく
はイベント関数かを判定し、図２に示すような変換を実
行プログラムに対して行うことで、ＣＰＵ部１に必要な
処理速度を算出する。その結果、決定した電圧値をクロ
ック発信源であるＶＣＸＯ回路４に出力し、ＣＰＵ部１
が動作するクロック周波数速度を決定する。
【００１６】この動作により、ＣＰＵ部１は常に最低限
のクロック周波数で動作可能となり、消費電力の低減を
実現する。
のクロック周波数で動作可能となり、消費電力の低減を
実現する。
【００１７】
【発明の効果】前記の説明より明らかなように、本発明
は、ＣＰＵの処理しているプログラムの種類を判定し最
適なクロックを供給するクロック制御回路部を設け、ソ
フト負荷の低い状態ではクロックの速度を低下させ、割
り込み処理のようにリアルタイムに反応する必要が有る
場合はクロックの速度を上げて処理能力を調整すること
により、ＣＰＵはソフトウェアの要求する最低限の処理
能力で動作するようにしたため、電子機器における消費
電力を低減することができ、その効果は大きい。
は、ＣＰＵの処理しているプログラムの種類を判定し最
適なクロックを供給するクロック制御回路部を設け、ソ
フト負荷の低い状態ではクロックの速度を低下させ、割
り込み処理のようにリアルタイムに反応する必要が有る
場合はクロックの速度を上げて処理能力を調整すること
により、ＣＰＵはソフトウェアの要求する最低限の処理
能力で動作するようにしたため、電子機器における消費
電力を低減することができ、その効果は大きい。
【図１】本発明の実施の形態１の電子機器の構成を示す
ブロック図
ブロック図
【図２】同電子機器におけるモニター部の動作説明図
【図３】従来の電子機器の構成を示すブロック図
１ ＣＰＵ部 ２ プログラムメモリー部 ３ モニター回路部 ４ ＶＣＸＯ回路 ５ クロック速度制御部
Claims (1)
- 【請求項１】外部クロックにより動作し、Ｃ−ＭＯＳに
より構成されたＣＰＵを使用するシステムにおいて、プ
ログラムを格納するプログラムメモリー部と、プログラ
ムの進行状態を監視し、必要な処理速度を算出するモニ
ター部と、モニター部からの制御によりＣＰＵに供給す
るクロック速度を決定するＶＣＸＯ回路からなるクロッ
ク速度制御部から構成され、モニター部によりソフトウ
ェアの負荷状態を常に監視し、ソフト負荷の低い状態で
はクロックの速度を低下させ、割り込み処理のようにリ
アルタイムに反応する必要が有る場合はクロックの速度
を上げて処理能力を調整することにより、ＣＰＵがソフ
トウェアの要求する最低限の処理能力で動作するように
したことを特徴とする電子機器の低消費電力方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10207415A JP2000039930A (ja) | 1998-07-23 | 1998-07-23 | 電子機器の低消費電力方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10207415A JP2000039930A (ja) | 1998-07-23 | 1998-07-23 | 電子機器の低消費電力方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000039930A true JP2000039930A (ja) | 2000-02-08 |
Family
ID=16539381
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10207415A Pending JP2000039930A (ja) | 1998-07-23 | 1998-07-23 | 電子機器の低消費電力方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000039930A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010039791A (ja) * | 2008-08-05 | 2010-02-18 | Toshiba Corp | 携帯端末装置 |
| JP2011503713A (ja) * | 2007-11-06 | 2011-01-27 | クレディ スイス セキュリティーズ （ユーエスエイ） エルエルシー | サービスレベル契約に従ったリソース割り振りの予測及び管理 |
| US8185678B1 (en) * | 2009-06-19 | 2012-05-22 | Xilinx, Inc. | Method and apparatus for controlling a data bus |
| US8625120B2 (en) | 2011-02-23 | 2014-01-07 | Sharp Kabushiki Kaisha | Image forming apparatus having a CPU utilization monitoring for monitoring the reading processing and/or print processing |
-
1998
- 1998-07-23 JP JP10207415A patent/JP2000039930A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011503713A (ja) * | 2007-11-06 | 2011-01-27 | クレディ スイス セキュリティーズ （ユーエスエイ） エルエルシー | サービスレベル契約に従ったリソース割り振りの予測及び管理 |
| JP2010039791A (ja) * | 2008-08-05 | 2010-02-18 | Toshiba Corp | 携帯端末装置 |
| US8185678B1 (en) * | 2009-06-19 | 2012-05-22 | Xilinx, Inc. | Method and apparatus for controlling a data bus |
| US8625120B2 (en) | 2011-02-23 | 2014-01-07 | Sharp Kabushiki Kaisha | Image forming apparatus having a CPU utilization monitoring for monitoring the reading processing and/or print processing |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1723491B1 (en) | Dynamic clock control circuit and method | |
| US5737616A (en) | Power supply circuit with power saving capability | |
| KR100306532B1 (ko) | 클록제어형정보처리장치 | |
| KR100688102B1 (ko) | 집적회로장치 | |
| JPH03286213A (ja) | データ処理装置 | |
| JP2006074755A (ja) | 低電力モードで連続的に画面を更新するための装置および方法 | |
| CN111984108B (zh) | 一种降低计算机主板待机功耗的控制方法、电路及其系统 | |
| JPH09231194A (ja) | 携帯端末 | |
| JP2000039930A (ja) | 電子機器の低消費電力方式 | |
| JPH10149237A (ja) | 半導体回路 | |
| JP2000112756A (ja) | Ｃｐｕ動作制御装置および方法 | |
| JP4219601B2 (ja) | 情報処理装置 | |
| JPH01292416A (ja) | プロセッサの消費電力低減方式 | |
| JPH10143274A (ja) | Ｃｐｕのクロック制御装置 | |
| JP3100241B2 (ja) | マイクロプロセッサの駆動制御装置 | |
| JPH10207586A (ja) | コンピュータの電源オフ制御方式 | |
| JPH10333789A (ja) | コンピュータ | |
| JPH11219237A (ja) | 電子機器装置及び電子機器装置の制御方法 | |
| JPH11296252A (ja) | コンピュータシステム | |
| US8677164B2 (en) | Microcomputer and control method thereof | |
| JP2003337634A (ja) | コンピュータ装置及びプロセッサ制御方法及びプロセッサ制御方法をコンピュータに実行させるためのプログラム及びプロセッサ制御方法をコンピュータに実行させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体 | |
| JPH0863253A (ja) | マイクロプロセッサ | |
| JPH04167113A (ja) | 情報処理装置 | |
| JP2000004270A (ja) | 省電力方式およびモデム装置 | |
| JPH0527865A (ja) | プロセツサを備えた装置 |