JPH10207586A - コンピュータの電源オフ制御方式 - Google Patents
コンピュータの電源オフ制御方式Info
- Publication number
- JPH10207586A JPH10207586A JP9009492A JP949297A JPH10207586A JP H10207586 A JPH10207586 A JP H10207586A JP 9009492 A JP9009492 A JP 9009492A JP 949297 A JP949297 A JP 949297A JP H10207586 A JPH10207586 A JP H10207586A
- Authority
- JP
- Japan
- Prior art keywords
- power
- computer
- power supply
- cpu
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 コンピュータの用途に応じた電源オフの制御
を実現し、ソフトウェア処理による電源オフの信頼性の
あるコンピュータの電源オフ制御方式。 【解決手段】 本発明のコンピュータの電源オフ制御方
式は、コンピュータの電源スイッチのオフ、ＡＣ入力電
源の停電検知等の電源断情報をＣＰＵが受け取ってデー
タ処理した後にＣＰＵからの命令で電源をオフする自動
シャットダウン機能を有する電源装置を内蔵するコンピ
ュータにおいて、電源断情報により直接電源装置をオフ
する手段を有し、電源スイッチのオフ、ＡＣ入力の停電
検知等の電源断情報を、ＣＰＵへ渡すか、あるいはその
情報で直接電源装置をオフするか、を切り替えるスイッ
チを有する。
を実現し、ソフトウェア処理による電源オフの信頼性の
あるコンピュータの電源オフ制御方式。 【解決手段】 本発明のコンピュータの電源オフ制御方
式は、コンピュータの電源スイッチのオフ、ＡＣ入力電
源の停電検知等の電源断情報をＣＰＵが受け取ってデー
タ処理した後にＣＰＵからの命令で電源をオフする自動
シャットダウン機能を有する電源装置を内蔵するコンピ
ュータにおいて、電源断情報により直接電源装置をオフ
する手段を有し、電源スイッチのオフ、ＡＣ入力の停電
検知等の電源断情報を、ＣＰＵへ渡すか、あるいはその
情報で直接電源装置をオフするか、を切り替えるスイッ
チを有する。
Description
【０００１】
【発明の属する技術分野】本発明は、電源オフ制御方式
に関し、特にコンピュータの電源オフ制御方式に関す
る。
に関し、特にコンピュータの電源オフ制御方式に関す
る。
【０００２】
【従来の技術】従来、ソフトウェア処理による電源供給
停止を実現するこの種のコンピュータにあっては、電源
オフ制御方式は電源スイッチにより直接電源をオフする
ことはできなかった。
停止を実現するこの種のコンピュータにあっては、電源
オフ制御方式は電源スイッチにより直接電源をオフする
ことはできなかった。
【０００３】例えば、特開平０２−０９３８１１号公報
「電子機器」では、電源スイッチをオフしても直接給電
停止を行うことのない電源制御回路と、電源スイッチオ
フにより割り込みを発生する回路を設けており、ＣＰＵ
はこの割り込みによって電源スイッチがオフされたこと
を検知して、必要なソフトウェア処理を実行した後に電
源断の指示を出し、給電を停止する。
「電子機器」では、電源スイッチをオフしても直接給電
停止を行うことのない電源制御回路と、電源スイッチオ
フにより割り込みを発生する回路を設けており、ＣＰＵ
はこの割り込みによって電源スイッチがオフされたこと
を検知して、必要なソフトウェア処理を実行した後に電
源断の指示を出し、給電を停止する。
【０００４】また、特開平０３−１８８５１５号公報
「ソフト電源オフシステム」では、電源断の割り込みが
発生したとき、ＣＰＵが暴走や停止した場合にも確実に
給電を停止するように、電源断の割り込み発生から所定
時間内に電源がオフされなければ電源オフ信号を出力す
るタイムアウトロジックを有している。この場合にも、
電源スイッチのオフで直接電源を停止することができ
ず、所定時間が経過するのを待たなければならなかっ
た。
「ソフト電源オフシステム」では、電源断の割り込みが
発生したとき、ＣＰＵが暴走や停止した場合にも確実に
給電を停止するように、電源断の割り込み発生から所定
時間内に電源がオフされなければ電源オフ信号を出力す
るタイムアウトロジックを有している。この場合にも、
電源スイッチのオフで直接電源を停止することができ
ず、所定時間が経過するのを待たなければならなかっ
た。
【０００５】
【発明が解決しようとする課題】第１の問題点は、ユー
ザーの用途に応じた電源オフに対する柔軟性がないとい
うことである。
ザーの用途に応じた電源オフに対する柔軟性がないとい
うことである。
【０００６】例としては、サーバーマシンとしてコンピ
ュータが使用される場合に、大容量の固定ディスク装置
を使うので、電源断時はデータ保護・退避のため、ソフ
トウェアによる電源オフに対応したＯＳを使う必要があ
る。
ュータが使用される場合に、大容量の固定ディスク装置
を使うので、電源断時はデータ保護・退避のため、ソフ
トウェアによる電源オフに対応したＯＳを使う必要があ
る。
【０００７】一方、工作機械の制御を行うコンピュータ
マシンとして使用される場合には、振動や温度、塵埃な
どの環境上の制約から、コンピュータは小容量の半導体
メモリで運用する場合が多く、電源断時のデータ保護・
退避の必要性は低い。むしろ、電源スイッチをオフした
ときには給電停止を即時にかつ、確実に行うことが重要
になる。
マシンとして使用される場合には、振動や温度、塵埃な
どの環境上の制約から、コンピュータは小容量の半導体
メモリで運用する場合が多く、電源断時のデータ保護・
退避の必要性は低い。むしろ、電源スイッチをオフした
ときには給電停止を即時にかつ、確実に行うことが重要
になる。
【０００８】第２の問題点は、信頼性に欠けるというこ
とである。
とである。
【０００９】ソフトウェアによる電源制御を行うため、
ＣＰＵ等が暴走した場合に電源オフができない。
ＣＰＵ等が暴走した場合に電源オフができない。
【００１０】また、現時点でソフトウェアによる電源制
御ができるのはＷｉｎｄｏｗｓ９５やＷｉｎｄｏｗｓＮ
Ｔ，ＵＮＩＸなどの一部のＯＳに限られる。当然のこと
ながら、コンピュータはソフトウェアからの指示を電源
に伝えるための制御回路を備えている必要がある。ソフ
トウェアによる電源オフに対応していないＯＳをこのコ
ンピュータで使用した場合、電源スイッチをオフし割り
込みが発生しても、その割り込みが電源オフ処理を起動
できないので、給電は止まらない。タイムアウトロジッ
クを有していたとしても所定時間が経過するまで電源を
オフすることができない。
御ができるのはＷｉｎｄｏｗｓ９５やＷｉｎｄｏｗｓＮ
Ｔ，ＵＮＩＸなどの一部のＯＳに限られる。当然のこと
ながら、コンピュータはソフトウェアからの指示を電源
に伝えるための制御回路を備えている必要がある。ソフ
トウェアによる電源オフに対応していないＯＳをこのコ
ンピュータで使用した場合、電源スイッチをオフし割り
込みが発生しても、その割り込みが電源オフ処理を起動
できないので、給電は止まらない。タイムアウトロジッ
クを有していたとしても所定時間が経過するまで電源を
オフすることができない。
【００１１】本発明の目的はコンピュータの用途に応じ
た電源オフの制御を実現し、ソフトウェア処理による電
源オフの信頼性向上を容易に達成するコンピュータの電
源オフ制御方式を提供することである。
た電源オフの制御を実現し、ソフトウェア処理による電
源オフの信頼性向上を容易に達成するコンピュータの電
源オフ制御方式を提供することである。
【００１２】
【課題を解決するための手段】本発明のコンピュータの
電源オフ制御方式は、コンピュータの電源スイッチのオ
フやＡＣ入力電源の停電検知による電源断情報をＣＰＵ
が受け取ってデータ処理した後にＣＰＵからの命令で電
源をオフする自動シャットダウン機能を有する電源装置
を内蔵するコンピュータにおいて、前記電源断情報によ
り直接前記電源装置をオフする手段と、前記電源断情報
を、ＣＰＵへ渡すかあるいは電源断情報で直接電源装置
をオフするかを切り替える手段を有することを特徴とす
る。
電源オフ制御方式は、コンピュータの電源スイッチのオ
フやＡＣ入力電源の停電検知による電源断情報をＣＰＵ
が受け取ってデータ処理した後にＣＰＵからの命令で電
源をオフする自動シャットダウン機能を有する電源装置
を内蔵するコンピュータにおいて、前記電源断情報によ
り直接前記電源装置をオフする手段と、前記電源断情報
を、ＣＰＵへ渡すかあるいは電源断情報で直接電源装置
をオフするかを切り替える手段を有することを特徴とす
る。
【００１３】また、電源断情報は、コンピュータの外部
から与えられるリモートオフ信号と、ＣＰＵの暴走を監
視するウォッチドッグタイマのアラーム信号と、あらか
じめ設定されたタイマの計時またはカウンタの計数によ
るオフ信号を含む情報でもよい。
から与えられるリモートオフ信号と、ＣＰＵの暴走を監
視するウォッチドッグタイマのアラーム信号と、あらか
じめ設定されたタイマの計時またはカウンタの計数によ
るオフ信号を含む情報でもよい。
【００１４】更に、電源断情報は、電源装置をオフする
ときに、コンピュータの外部にある装置への電源供給を
同時に制御してもよい。
ときに、コンピュータの外部にある装置への電源供給を
同時に制御してもよい。
【００１５】また更に、電源断情報は、複数の電源装置
を内蔵する前記コンピュータにあっては、ＣＰＵの命令
順序またはあらかじめ設定された論理回路による異なる
タイミングで各々の電源装置をオフしてもよい。
を内蔵する前記コンピュータにあっては、ＣＰＵの命令
順序またはあらかじめ設定された論理回路による異なる
タイミングで各々の電源装置をオフしてもよい。
【００１６】
【発明の実施の形態】次に、本発明の実施の形態につい
て、図面を参照して詳細に説明する。図１は本発明の第
１の実施例の形態を示すブロック図であり、コンピュー
タ１は、ＣＰＵ２と、記憶装置１６と、電源装置３と、
電源オン／オフスイッチ４と、停電検出回路６とＯＲ回
路７と、割り込み発生回路８と、切り替えスイッチ９
と、ファイル装置１７により構成されている。５はＡＣ
入力、１０は電源出力、１１は電源オフ入力信号、１２
はアラーム信号、１３は割り込み信号、１４は電源オフ
制御信号、１５はバックアップ電源入力である。
て、図面を参照して詳細に説明する。図１は本発明の第
１の実施例の形態を示すブロック図であり、コンピュー
タ１は、ＣＰＵ２と、記憶装置１６と、電源装置３と、
電源オン／オフスイッチ４と、停電検出回路６とＯＲ回
路７と、割り込み発生回路８と、切り替えスイッチ９
と、ファイル装置１７により構成されている。５はＡＣ
入力、１０は電源出力、１１は電源オフ入力信号、１２
はアラーム信号、１３は割り込み信号、１４は電源オフ
制御信号、１５はバックアップ電源入力である。
【００１７】電源装置３は、ＡＣ入力５を変換した電源
出力１０をＣＰＵ２に供給している。ＣＰＵ２は、記憶
装置１６に蓄積された命令群であるプログラムを順次取
り出して実行する。記憶装置１６にはプログラムの他
に、ＣＰＵ２が処理するのに必要なデータや処理した結
果のデータなども保持される。
出力１０をＣＰＵ２に供給している。ＣＰＵ２は、記憶
装置１６に蓄積された命令群であるプログラムを順次取
り出して実行する。記憶装置１６にはプログラムの他
に、ＣＰＵ２が処理するのに必要なデータや処理した結
果のデータなども保持される。
【００１８】電源オン／オフスイッチ４をオフすると電
源オフ入力信号１１が“真”になる。停電検出回路６は
ＡＣ入力５の電圧レベル低下を検知したときアラーム信
号１２を“真”にする。ＯＲ回路７は電源オフ入力信号
１１とアラーム信号１２の論理和を取る。
源オフ入力信号１１が“真”になる。停電検出回路６は
ＡＣ入力５の電圧レベル低下を検知したときアラーム信
号１２を“真”にする。ＯＲ回路７は電源オフ入力信号
１１とアラーム信号１２の論理和を取る。
【００１９】切り替えスイッチ９が接点ａ側を選択して
いる場合、ＯＲ回路７の出力は割り込み発生回路８に伝
えられる。接点ｂ側を選択していた場合には、ＯＲ回路
７の出力は電源オフ制御信号１４として電源装置３に伝
えられる。
いる場合、ＯＲ回路７の出力は割り込み発生回路８に伝
えられる。接点ｂ側を選択していた場合には、ＯＲ回路
７の出力は電源オフ制御信号１４として電源装置３に伝
えられる。
【００２０】割り込み発生回路８は、入力が“真”のと
きＣＰＵ２への割り込み信号１３を“真”にする。ＣＰ
Ｕ２は、割り込み信号１３が“真”になったことによ
り、電源オン／オフスイッチ４がオフされたこと、ある
いは、ＡＣ入力電圧の低下を検出し、データ退避などを
行った後、電源オフ制御信号１４を“真”にする。
きＣＰＵ２への割り込み信号１３を“真”にする。ＣＰ
Ｕ２は、割り込み信号１３が“真”になったことによ
り、電源オン／オフスイッチ４がオフされたこと、ある
いは、ＡＣ入力電圧の低下を検出し、データ退避などを
行った後、電源オフ制御信号１４を“真”にする。
【００２１】電源装置３は、電源オフ制御信号１４が
“真”になると、電源出力１０をＣＰＵ２へ供給するの
を止める。
“真”になると、電源出力１０をＣＰＵ２へ供給するの
を止める。
【００２２】また、電源装置３は、バックアップ電源入
力１５が供給されていれば、ＡＣ入力５が停電などによ
りオフ状態になったときにも、電源オフ制御信号１４が
“偽”になるまで、電源出力１０の供給を継続する。
力１５が供給されていれば、ＡＣ入力５が停電などによ
りオフ状態になったときにも、電源オフ制御信号１４が
“偽”になるまで、電源出力１０の供給を継続する。
【００２３】次に、本発明の第１の実施例の動作につい
て説明する。ソフトウェアによる電源オフを行う場合
は、切り替えスイッチ９を接点ａの側に設定しておく。
て説明する。ソフトウェアによる電源オフを行う場合
は、切り替えスイッチ９を接点ａの側に設定しておく。
【００２４】電源オン／オフスイッチ４がオフされたと
き、電源オフ入力信号１１が“真”になり、ＯＲ回路７
の出力は“真”となり、それが切り替えスイッチ９を経
て割り込み発生回路８に伝えられる。割り込み発生回路
８は、入力が“偽”から“真”に変化したときに、割り
込み信号１３を“真”にする。
き、電源オフ入力信号１１が“真”になり、ＯＲ回路７
の出力は“真”となり、それが切り替えスイッチ９を経
て割り込み発生回路８に伝えられる。割り込み発生回路
８は、入力が“偽”から“真”に変化したときに、割り
込み信号１３を“真”にする。
【００２５】ＣＰＵ２は、記憶装置１６に蓄積されたプ
ログラムを順次実行しているが、割り込み信号１３が
“真”になると、割り込み処理を優先して行う。割り込
み処理には、電源をオフしてＣＰＵ２を止めてしまう前
に行う仕事（シャットダウン処理と呼ぶ。）の内容、例
えば、割り込みがかかる前に実行していた処理の終了
や、記憶装置１６に保持しているデータをファイル装置
１７へ退避するなどの手続が定められている。
ログラムを順次実行しているが、割り込み信号１３が
“真”になると、割り込み処理を優先して行う。割り込
み処理には、電源をオフしてＣＰＵ２を止めてしまう前
に行う仕事（シャットダウン処理と呼ぶ。）の内容、例
えば、割り込みがかかる前に実行していた処理の終了
や、記憶装置１６に保持しているデータをファイル装置
１７へ退避するなどの手続が定められている。
【００２６】そして、これらの仕事が全て終了したら、
ＣＰＵ２は電源オフ制御信号１４を“真”にする命令を
実行する。電源オフ制御信号１４の“真”は、切り替え
スイッチ９を経て電源装置３に伝えられて、電源出力１
０をオフし、ＣＰＵ２への電源供給を停止する。
ＣＰＵ２は電源オフ制御信号１４を“真”にする命令を
実行する。電源オフ制御信号１４の“真”は、切り替え
スイッチ９を経て電源装置３に伝えられて、電源出力１
０をオフし、ＣＰＵ２への電源供給を停止する。
【００２７】ＡＣ入力５に停電が発生した場合にも、バ
ックアップ電源入力１５が供給されていれば、ＡＣ入力
５の電圧レベル低下を停電検出回路６が検知してアラー
ム信号１２を“真”にし、これによってＯＲ回路７の出
力が“真”となり、前記と同様にシャットダウン処理を
行った後に、電源出力１０をオフすることができる。
ックアップ電源入力１５が供給されていれば、ＡＣ入力
５の電圧レベル低下を停電検出回路６が検知してアラー
ム信号１２を“真”にし、これによってＯＲ回路７の出
力が“真”となり、前記と同様にシャットダウン処理を
行った後に、電源出力１０をオフすることができる。
【００２８】ソフトウェアによる電源オフを行わない場
合は、切り替えスイッチ９を接点ｂの側に設定してお
く。
合は、切り替えスイッチ９を接点ｂの側に設定してお
く。
【００２９】電源オン／オフスイッチ４がオフされたと
き、あるいは、ＡＣ入力５の電圧レベル低下を検出した
ときには、ＯＲ回路７の出力が切り替えスイッチ９を経
て、そのまま電源オフ制御信号１４となるので、ＣＰＵ
２のソフトウェアが介在することなく直接、電源装置３
をオフすることができる。
き、あるいは、ＡＣ入力５の電圧レベル低下を検出した
ときには、ＯＲ回路７の出力が切り替えスイッチ９を経
て、そのまま電源オフ制御信号１４となるので、ＣＰＵ
２のソフトウェアが介在することなく直接、電源装置３
をオフすることができる。
【００３０】図２は、図１にて説明した本発明の第１の
実施例における処理の流れを表したフローチャートであ
る。電源オフ入力信号１１またはアラーム信号１２が
“真”になったとき、切り替えスイッチ９が接点ａ側に
なっているか、接点ｂ側になっているかによって、その
後の処理内容が変わる。接点ａ側の場合、ＣＰＵ２に対
する割り込み信号１３を“真”にする。ＣＰＵ２は割り
込み信号１３が“真”になると、割り込み処理の中でシ
ャットダウン処理を行う。シャットダウン処理が終る
と、電源オフ制御信号１４を“真”にして、電源をオフ
する。接点ｂ側の場合、電源オフ入力信号１１またはア
ラーム信号１２の“真”ですぐに電源オフ制御信号１４
を“真”にして、電源をオフする。
実施例における処理の流れを表したフローチャートであ
る。電源オフ入力信号１１またはアラーム信号１２が
“真”になったとき、切り替えスイッチ９が接点ａ側に
なっているか、接点ｂ側になっているかによって、その
後の処理内容が変わる。接点ａ側の場合、ＣＰＵ２に対
する割り込み信号１３を“真”にする。ＣＰＵ２は割り
込み信号１３が“真”になると、割り込み処理の中でシ
ャットダウン処理を行う。シャットダウン処理が終る
と、電源オフ制御信号１４を“真”にして、電源をオフ
する。接点ｂ側の場合、電源オフ入力信号１１またはア
ラーム信号１２の“真”ですぐに電源オフ制御信号１４
を“真”にして、電源をオフする。
【００３１】次に、本発明の第２の実施例の形態につい
て図面を参照して説明する。図３は本発明の第２の実施
例の形態のブロック図であり、通信装置２０を有する点
と、電源装置３が２種類の電源出力１０と２１を出力す
る点と、各電源出力に応じた電源オフ制御信号１４と２
２を有する点と、電源オフ制御信号２３を有する点が、
図１に示した第１の実施例と異なる。
て図面を参照して説明する。図３は本発明の第２の実施
例の形態のブロック図であり、通信装置２０を有する点
と、電源装置３が２種類の電源出力１０と２１を出力す
る点と、各電源出力に応じた電源オフ制御信号１４と２
２を有する点と、電源オフ制御信号２３を有する点が、
図１に示した第１の実施例と異なる。
【００３２】第２の実施例の形態の動作について説明す
る。本実施例においては、ＣＰＵ２にファイル装置１７
や通信装置２０が接続されている。ＣＰＵ２に供給され
る電源出力１０は電源オフ制御信号１４が“真”になる
と供給停止する。ファイル装置１７や通信装置２０に供
給される電源出力２１は電源オフ制御信号２２が“真”
になると供給停止する。切り替えスイッチ９を接点ｂ側
に設定していた場合、ＯＲ回路７の出力、すなわち、電
源オフ入力信号１１とアラーム信号１２の論理和が
“真”のとき、電源オフ制御信号２２はすぐに“真”に
なるが、遅延回路２３を経由する電源オフ制御信号１４
は一定時間（例えば２０ｍｓ）後に“真”になる。
る。本実施例においては、ＣＰＵ２にファイル装置１７
や通信装置２０が接続されている。ＣＰＵ２に供給され
る電源出力１０は電源オフ制御信号１４が“真”になる
と供給停止する。ファイル装置１７や通信装置２０に供
給される電源出力２１は電源オフ制御信号２２が“真”
になると供給停止する。切り替えスイッチ９を接点ｂ側
に設定していた場合、ＯＲ回路７の出力、すなわち、電
源オフ入力信号１１とアラーム信号１２の論理和が
“真”のとき、電源オフ制御信号２２はすぐに“真”に
なるが、遅延回路２３を経由する電源オフ制御信号１４
は一定時間（例えば２０ｍｓ）後に“真”になる。
【００３３】したがって、シャットダウン処理を行わな
い場合にも、ＣＰＵと周辺装置の電源切断順序をコント
ロールすることにより、電源オフ時の周辺装置の誤動作
防止や回路の保護ができる。
い場合にも、ＣＰＵと周辺装置の電源切断順序をコント
ロールすることにより、電源オフ時の周辺装置の誤動作
防止や回路の保護ができる。
【００３４】
【発明の効果】本発明によれば、用途に応じた電源オフ
制御ができるという効果がある。コンピュータをサーバ
ーマシンとして使用する場合は、切り替えスイッチを、
電源オフ要因から割り込み信号を発生する側に設定し、
シャットダウン処理後にソフトウェアから電源をオフで
きる。また、工作機械のコントロールに使用する場合
は、切り替えスイッチを、電源オフ要因で直接電源をオ
フする側に設定し、即時かつ確実に電源をオフできる。
制御ができるという効果がある。コンピュータをサーバ
ーマシンとして使用する場合は、切り替えスイッチを、
電源オフ要因から割り込み信号を発生する側に設定し、
シャットダウン処理後にソフトウェアから電源をオフで
きる。また、工作機械のコントロールに使用する場合
は、切り替えスイッチを、電源オフ要因で直接電源をオ
フする側に設定し、即時かつ確実に電源をオフできる。
【００３５】また、本発明によれば、電源オフの信頼性
が向上するという効果がある。使用するソフトウェアが
電源コントロールに対応していない場合、または、その
機能を使用したくない場合に、切り替えスイッチを、電
源オフ要因で直接電源をオフする側に設定しておけば、
確実に電源をオフできる。
が向上するという効果がある。使用するソフトウェアが
電源コントロールに対応していない場合、または、その
機能を使用したくない場合に、切り替えスイッチを、電
源オフ要因で直接電源をオフする側に設定しておけば、
確実に電源をオフできる。
【図１】本発明の第１の実施例の形態を示すブロック図
である。
である。
【図２】本発明の第１の実施例における処理の流れを示
すフローチャートである。
すフローチャートである。
【図３】本発明の第２の実施例の形態を示すブロック図
である。
である。
【図４】従来例の形態を示すブロック図である。
１ コンピュータ ２ ＣＰＵ ３ 電源装置 ４ 電源オン／オフスイッチ ５ ＡＣ入力 ６ 停電検出回路 ７ ＯＲ回路 ８ 割り込み発生回路 ９ 切り替えスイッチ １０ 電源出力 １１ 電源オフ入力信号 １２ アラーム信号 １３ 割り込み信号 １４ 電源オフ制御信号 １５ バックアップ電源入力 １６ 記憶装置 １７ ファイル装置 ２０ 通信装置 ２１ 電源出力 ２２ 電源オフ制御信号 ２３ 遅延回路
Claims (4)
- 【請求項１】 コンピュータの電源スイッチのオフやＡ
Ｃ入力電源の停電検知による電源断情報をＣＰＵが受け
取ってデータ処理した後にＣＰＵからの命令で電源をオ
フする自動シャットダウン機能を有する電源装置を内蔵
するコンピュータにおいて、 前記電源断情報により直接前記電源装置をオフする手段
と、 前記電源断情報を、ＣＰＵへ渡すかあるいは電源断情報
で直接電源装置をオフするかを切り替える手段を有する
ことを特徴とするコンピュータの電源オフ制御方式。 - 【請求項２】 前記電源断情報が、 前記コンピュータの外部から与えられるリモートオフ信
号と、ＣＰＵの暴走を監視するウォッチドッグタイマの
アラーム信号と、あらかじめ設定されたタイマの計時ま
たはカウンタの計数によるオフ信号を含むことを特徴と
する請求項１に記載のコンピュータの電源オフ制御方
式。 - 【請求項３】 前記電源断情報が、前記電源装置をオフ
するときに、コンピュータの外部にある装置への電源供
給を同時に制御することを特徴とする請求項１に記載の
コンピュータの電源オフ制御方式。 - 【請求項４】 前記電源断情報が、 複数の電源装置を内蔵する前記コンピュータにあって
は、ＣＰＵの命令順序またはあらかじめ設定された論理
回路による異なるタイミングで各々の電源装置をオフす
ることを特徴とする請求項１に記載のコンピュータの電
源オフ制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9009492A JPH10207586A (ja) | 1997-01-22 | 1997-01-22 | コンピュータの電源オフ制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9009492A JPH10207586A (ja) | 1997-01-22 | 1997-01-22 | コンピュータの電源オフ制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10207586A true JPH10207586A (ja) | 1998-08-07 |
Family
ID=11721741
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9009492A Pending JPH10207586A (ja) | 1997-01-22 | 1997-01-22 | コンピュータの電源オフ制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10207586A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010532058A (ja) * | 2007-06-27 | 2010-09-30 | クゥアルコム・インコーポレイテッド | マルチメディア処理電力管理のためのパワーゲーティング |
| JP2011173286A (ja) * | 2010-02-23 | 2011-09-08 | Ricoh Co Ltd | 画像形成装置、画像形成方法およびプログラム |
| JP2012153213A (ja) * | 2011-01-25 | 2012-08-16 | Denso Corp | 電子制御装置 |
| JPWO2013099536A1 (ja) * | 2012-01-01 | 2015-04-30 | 国立大学法人東北大学 | 集積回路 |
| CN113835513A (zh) * | 2021-09-16 | 2021-12-24 | 新华三信息安全技术有限公司 | 一种掉电信息传输方法、主控板、子卡、设备及存储介质 |
| US11792347B2 (en) | 2019-04-15 | 2023-10-17 | Canon Kabushiki Kaisha | Electronic apparatus and control method of electronic apparatus |
-
1997
- 1997-01-22 JP JP9009492A patent/JPH10207586A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010532058A (ja) * | 2007-06-27 | 2010-09-30 | クゥアルコム・インコーポレイテッド | マルチメディア処理電力管理のためのパワーゲーティング |
| JP2011173286A (ja) * | 2010-02-23 | 2011-09-08 | Ricoh Co Ltd | 画像形成装置、画像形成方法およびプログラム |
| JP2012153213A (ja) * | 2011-01-25 | 2012-08-16 | Denso Corp | 電子制御装置 |
| JPWO2013099536A1 (ja) * | 2012-01-01 | 2015-04-30 | 国立大学法人東北大学 | 集積回路 |
| JP2018022547A (ja) * | 2012-01-01 | 2018-02-08 | 国立大学法人東北大学 | 集積回路 |
| US11792347B2 (en) | 2019-04-15 | 2023-10-17 | Canon Kabushiki Kaisha | Electronic apparatus and control method of electronic apparatus |
| CN113835513A (zh) * | 2021-09-16 | 2021-12-24 | 新华三信息安全技术有限公司 | 一种掉电信息传输方法、主控板、子卡、设备及存储介质 |
| CN113835513B (zh) * | 2021-09-16 | 2024-03-01 | 新华三信息安全技术有限公司 | 一种掉电信息传输方法、主控板、子卡、设备及存储介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW200422819A (en) | Method and apparatus for controlling a data processing system during debug | |
| JP2002163047A (ja) | 携帯型コンピュータシステム及びその制御方法 | |
| JPH10207586A (ja) | コンピュータの電源オフ制御方式 | |
| JP2002041189A (ja) | 無停電電源装置 | |
| JP4054448B2 (ja) | プログラマブルコントローラ | |
| JPH10333790A (ja) | パワーセーブ機能を備えた情報処理装置及び当該情報処理装置のパワーセーブ解除方法 | |
| JPH0728544A (ja) | コンピュータシステム | |
| JPH06202764A (ja) | 電源切断装置 | |
| JP2001022480A (ja) | 情報処理装置 | |
| JP3102381B2 (ja) | タスクデバッグ装置、タスクデバッグ方法及びその記録媒体 | |
| JPH01245322A (ja) | マイクロプロセッサの停電制御回路 | |
| JPH06119087A (ja) | 電源オフ方式 | |
| JPH04149716A (ja) | 情報処理装置 | |
| JPS6389941A (ja) | マイクロプロセツサ応用機器の監視制御装置 | |
| JPH07104893A (ja) | 電源切断装置 | |
| JPH05108503A (ja) | 停電処理方式 | |
| JPS63200242A (ja) | ホツトスタンバイシステムの系切替え方式 | |
| JP2536046Y2 (ja) | プログラマブルコントローラの電源回路 | |
| JP3271698B2 (ja) | 周辺装置電源切断システム | |
| JP2795246B2 (ja) | メモリ二重化システムにおける割り込み処理時の障害リカバリ装置 | |
| JP2004054560A (ja) | 電源管理装置 | |
| JPH0887431A (ja) | 中央処理装置の異常検出装置 | |
| JPH0229833A (ja) | 保守診断方式 | |
| JPH0519897A (ja) | 情報処理装置のリセツト制御回路 | |
| JPH06250733A (ja) | プラント制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070911 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080911 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20080911 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20090911 |
|
| LAPS | Cancellation because of no payment of annual fees |