DE69907512T2

DE69907512T2 - Gerät und verfahren zur automatischen frequenzregelung einer zentralen verarbeitungseinheit

Info

Publication number: DE69907512T2
Application number: DE69907512T
Authority: DE
Inventors: Shmuel Shaffer; J. William BEYDA; Cheryl Gold
Original assignee: Siemens Information and Communication Networks Inc
Current assignee: Siemens Communications Inc
Priority date: 1998-12-21
Filing date: 1999-12-15
Publication date: 2004-04-08
Anticipated expiration: 2019-12-16
Also published as: CN1145870C; CN1338067A; BR9916425A; WO2000038038A1; KR100707530B1; EP1141812B1; DE69907512D1; KR20010099880A; EP1141812A1; US6298448B1; JP2002533801A; WO2000038038A9; CA2355335A1

Description

HINTERGRUND DER ERFINDUNG
GEBIET DER ERFINDUNG
Die Erfindung betrifft ein Geschwindigkeitsregelsystem für eine Zentraleinheit (CPU). Sie betrifft insbesondere ein taskabhängiges Kontrollsystem, das es ermöglicht, die CPU mit verschiedenen Geschwindigkeiten zu takten, die vom besonderen gerade ausgeführten Task abhängen.
BESCHREIBUNG DES STANDS DER TECHNIK
Es sind verschiedene Geschwindigkeitsregelsysteme bekannt, die es erlauben, die Taktrate einer CPU und/oder verschiedener Systembusse in einem Personal Computer (PC) in Zeitspannen der Untätigkeit zu verringern. Derartige CPU-Geschwindigkeitsregelsysteme führen allgemein zu geringerem Energieverbrauch bei Desktop-PCs, deren übliche Stromversorgung aus einer Steckdose mit 120V und 60 Hertz (Hz) erfolgt. Es sind beispielsweise beträchtliche Einsparungen an elektrischer Energie möglich, da eine sehr große Anzahl von Computern für längere Zeitspannen eingeschaltet bleibt, und zwar auch dann, wenn die Computer nicht aktiv benutzt werden. In vergleichbarer Weise führen CPU-Geschwindigkeitsregelsysteme bei tragbaren PCs zu einer besseren Ausnutzung der Batterieenergie, wodurch die Batterie länger arbeitet oder man mit kleineren Batterien auskommen kann.
Die Managementsysteme für den Leistungsverbrauch, die in tragbaren PCs und Desktop-Computern vorhanden sind, beruhen traditionell auf Hardware-Zeitgebern, die nach ihrem Ablauf die Energiezufuhr zu verschiedenen Systemkomponenten abschalten oder verringern. Die gängigen Energiesparstandards für "Green Computer" erlauben es beispielsweise, Einrichtungen nach gewissen Perioden der Untätigkeit abzuschalten. Im Einzelnen werden Monitore abgeschaltet, Plattenlaufwerke angehalten und schließlich wird das gesamte System in geordneter Weise stillgelegt.
Energiesparmerkmale sind in den letzten Jahren zunehmend wichtiger geworden, da die Prozessortaktfrequenzen dramatisch zugenommen haben. Mitzunehmenden Taktfrequenzen verbrauchen Systeme mit schnelleren Mikroprozessoren beträchtlich mehr Energie als Systeme, die Mikroprozessoren mit langsameren Taktfrequenzen besitzen. Beispielsweise kann ein 266 MHz Intel Pentium II Prozessor den dreifachen Stromeines klassischen 75 MHz Pentium Prozessors ziehen. Zudem arbeiten häufig nicht nur die CPU, sondern der gesamte Systembus abhängig von einem einzigen Takt, so dass alle Chipsätze einschließlich der Ein/Ausgabe-Controller, des Speichers und weiterer Komponenten bei höheren Taktfrequenzen höhere Ströme ziehen, als es manchmal für eine wirksame Nutzung des Computersystems erforderlich ist.
Es sind CPU-Taktkontrollsysteme entwickelt worden. Beispiele für derartige Systeme sind in den US-Patenten 5,546,568, 5,504,910, 5,754,869, 4,819,164, 5,490,059 und 5,218,704 offenbart. Solche CPU-Geschwindigkeitsregelsysteme enthalten normalerweise eine CPU und einen Frequenzsynthesizer, der. die CPU mit einem Arbeitstakt versorgt, und der bei verschiedenen Frequenzen betrieben werden kann. Diese CPU-Taktregelsysteme verändern die Taktfrequenz des Frequenzsynthesizers abhängig von einer Anzahl unterschiedlicher Betrachtungen. Derartige Betrachtungen können beispielsweise umfassen: den Umfang und die Häufigkeit der Systemaktivität, die CPU-Temperatur und die Ankunft von Tastatureingaben oder anderen Eingaben am Computersystem. Unglücklicherweise beruhen derartige CPU-Geschwindigkeitsregelsysteme auf vorsorglichen Verfahren der Geschwindigkeitsregelung, wobei die CPU abhängig von bestimmten Kriterien gebremst oder angehalten wird. Beispielsweise kann die CPU-Geschwindigkeit abhängig vom Umfang der Systemaktivität, der CPU-Temperatur oder abhängig davon, dass das Computersystem irgendeine Eingabe erkannt hat, verändert werden. Die CPU-Taktgeschwindigkeiten sind jedoch generell nicht an taskabhängige Taktgeschwindigkeitsanforderungen des Mikroprozessors anpassbar. Daher besteht der Bedarf an einem CPU-Geschwindigkeitsregelsystem, das es ermöglicht, den CPU-Eingabetakt abhängig vom besonderen bearbeiteten Task oder der besonderen ausgeführten Anwendung zu verändern.
Ein weiteres US-Patent, das den Stand der Technik beschreibt, ist 5,142,684, das ein Geschwindigkeitsregelsystem für eine Zentraleinheit und ein Verfahren offenbart, bei dem ein programmierbarer Frequenzsynthesizer so angepasst ist, dass er eine CPU mit einer veränderbaren Taktfrequenz versorgt, die abhängig von gespeicherten CPU-Leistungsanforderungen verändert wird. Es wird nur die Betriebsfrequenz der CPU verändert. Dagegen laufen der Eingabe/Ausgabe-Bus und der Speicherbus mit ihrem anfänglichen Geschwindigkeits- und Leistungsverbrauchsniveau.
Gemäß einem ersten Aspekt der Erfindung wird ein Geschwindigkeitsregelsystem für eine Zentraleinheit (CPU) bereitgestellt, umfassend:
ein oder mehrere CPUs;
einen Eingabe/Ausgabe-Bus;
einen Speicherbus; und
ein intelligentes Taktmodul, so betreibbar, dass es die oder die mehreren CPUs mit einer Betriebsfrequenz versorgt, die sich abhängig von den Leistungsanforderungen der bzw. den CPUs verändert,
dadurch gekennzeichnet, dass das intelligente Taktmodul so betreibbar ist, dass es die veränderbare Betriebsfrequenz auch an den Eingabe/Ausgabe-Bus und den Speicherbus liefert.
Gemäß einem zweiten Aspekt der Erfindung wird ein Verfahren in einem Computersystem, das eine CPU, einen Speicherbus und einen I/O-Bus aufweist, zum Verändern der Betriebsfrequenz der CPU bereitgestellt, wobei das Verfahren die Schritte umfasst:
Bereitstellen ein oder mehrerer programmierbarer Frequenzsynthesizer, der ein bzw. mehrere veränderbare Taktfrequenzen liefern; und Ermöglichen, dass die ein oder mehreren Taktfrequenzen, die der eine bzw. die mehreren programmierbaren Frequenzsyn- thesizer liefern, abhängig von ein oder mehreren vorbestimmten Systemanforderungen verändert werden,
gekennzeichnet durch den Schritt des Veränderns der Taktfrequenz nicht nur der CPU sondern auch des Speicherbusses und des I/O-Busses, wenn angemessen.
Eine bevorzugte Ausführungsform der Erfindung betrifft ein Geschwindigkeitsregelsystem für eine Zentraleinheit, das in Vorrichtungen eingesetzt wird, die Mikroprozessoren oder Mikrocontroller aufweisen, die ihre Energieversorgung auch aus Batterien beziehen können. Das System enthält einen programmierbaren Frequenzsynthesizer, der die CPU und andere Systembusse in der Vorrichtung mit einer variablen Taktung versorgt, die von der Anwendung oder dem Interrupt abhängt, die bzw. den die Vorrichtung gerade ausführt. Gemäß einem Merkmal wird eine Speichereinrichtung bereitgestellt, in der die Leistungsanforderungen der Verarbeitung in einer Tabelle gespeichert werden können, damit es möglich ist, das Ausgangssignal des Frequenzsynthesizers abhängig von einer bestimmten Anwendung oder einem besonderen Task zu verändern, die bzw. der von der Vorrichtung auszuführen ist . Sowohl das Betriebssystem der Vorrichtung als auch die CPU können das Ausgangssignal des Frequenzsynthesizers kontrollieren, damit sichergestellt ist, dass die CPU für jeden beliebigen gegebenen Task auf dem bestmöglichen Energieverbrauchsniveau läuft.
Man kann die Erfindung anhand der folgenden Beschreibung und der beigefügten Zeichnungen leichter verstehen.
BESCHREIBUNG DER ZEICHNUNGEN
Es zeigt:
1 ein Blockdiagramm eines Computersystems, das ein Optimiersystem für die CPU-Geschwindigkeit gemäß einer besonderen Ausführungsform der Erfindung enthält; und
2 ein Flussdiagramm, das das Geschwindigkeitsregelsystem für die CPU bei Betrieb darstellt, und zwar gemäß einer besonderen Ausführungsform der Erfindung.
AUSFÜHRLICHE BESCHREIBUNG
Die Ausführungsform betrifft ein Kontrollsystem, das die CPU-Taktrate derart verändert, dass sie den Verarbeitungserfordernissen der Vorrichtung entspricht, wenn diese vorbestimmte Anwendungen abarbeitet oder vorbestimmte Interrupts bedient. Das System enthält einen programmierbaren Frequenzsynthesizer, der der CPU und weiteren Systembussen in der Vorrichtung eine veränderbare Taktfrequenz liefert. In 1 ist lediglich ein beispielhafter PC dargestellt, der die Erfindung ausführt; die Leitgedanken der Erfindung sind natürlich auch auf andere Vorrichtungen mit Mikroprozessoren und/oder intelligente batteriebetriebene Einrichtung anwendbar, bei denen sparsam mit der Batterieleistung umgegangen werden muss, beispielsweise PCs, Mobiltelefone, persönliche digitale Helfer (PDA, PDA = Personal Digital Assistant) und Systeme mit Notbatterien, beispielsweise Telefon-Nebenstellenanlagen (PBX, PBX = Private Branch eXchange) und medizinische Geräte.
Das CPU-Geschwindigkeitsregelsystem ist dafür eingerichtet, dass das Taktmodul 50 der CPU 20 eine programmierbar einstellbare Taktfrequenz liefern kann, und zwar abhängig davon, ob die CPU 20 untätig ist oder Eingaben erhält, beispielsweise von einer Maus. oder einer Tastatur.
Anhand von 1 wird ein beispielhafter PC, der das CPU-Geschwindigkeitsregelsystem ausführt und allgemein mit dem Bezugszeichen 18 bezeichnet ist, beschrieben und erläutert. Man kann die Prinzipien der Erfindung natürlich, wie bereits erwähnt, auch auf andere Systemarten anwenden, die von Zentraleinheiten gesteuert werden. Diese Anwendungen werden als im breiten Bereich der Erfindung liegend betrachtet.
Das beispielhafte CPU-Kontrollsystem 18 enthält eine CPU 20, die mit einem intelligenten programmierbaren Taktmodul 50 gekoppelt ist, das einen Frequenzsynthesizer besitzt, der der CPU 20 ein Taktsignal liefert. Gemäß diesem Aspekt der Erfindung wird eine Rückführschaltung verwendet, um die korrekte Betriebsfrequenz der CPU 20 sicherzustellen. Insbesondere kann das Taktmodul 50 die CPU 20 über die Leitung 51 von seiner Ausgabefrequenz in Kenntnis setzen. Die CPU 20 kann ihrerseits über die Leitung 49 das Taktmodul 50 anweisen, die Ausgabefrequenz je nach Bedarf zu erhöhen oder zu erniedrigen. Damit kann die CPU 20 die Geschwindigkeit ihrer eigenen Betriebstaktfrequenz regeln. Dieser Ablauf wiederholt sich konstant über die Rückführschleife 51, damit sichergestellt ist, dass die CPU 20 die passende Betriebsfrequenz beibehält.
Die CPU 20 ist anhand einer Reihe von Kriterien in der Lage, die passende Taktfrequenz festzustellen, die für eine korrekte Funktion erforderlich ist. Zu den Kriterien gehört, ob auf der CPU 20 ein untätiger Task läuft. Läuft ein untätiger Task auf der CPU 20,. was sehr häufig der Fall ist, so können das System und/oder die CPU 20 in einen langsameren Modus versetzt werden. Verlässt die CPU 20 den untätigen Task, so kann in vergleichbarer Weise der schnellere Modus freigegeben werden.
In einer solchen Ausführungsform spricht das Taktmodul 50 auf Signale an, die von einem Betriebssystem 32 (OS, OS = Operating System) erzeugt werden und in einem Speicher 26 gespeichert sind, z. B. einem Speicher mit wahlfreiem Zugriff oder einem elektronisch programmierbaren Speicher, z. B. einem Flash-Speicher. Im Speicher 26 ist auch eine Tabelle 28 abgelegt, die zum Speichern von Information für das Standard-Interruptbearbeitungsprogramm verwendet wird, und zwar einschließlich einer Interruptliste und Adressen für Interruptbearbeitungsprogramme. In dieser Ausführungsform kann man die Tabelle 28 zum Speichern von Information hinsichtlich der Interruptbearbeitungsprogramme und der zugehörigen Verarbeitungsanforderungen an die CPU verwenden. Man kann die Tabelle 28 insbesondere dazu verwenden, eine vorbestimmte minimale Taktverarbeitungsgeschwindigkeit zu speichern, bei der die CPU 20 arbeiten kann, wenn sich das OS 32 in einem untätigen Zustand befindet. Verarbeitet die CPU 20 beispielsweise keine Tasks, so kann das OS 32 in einen untätigen Status gehen und dabei ein OS Idle-Signal erzeugen. Man beachte, dass die Idlesignal-Meldungsverfahren bekannt sind und daher Einzelheiten der Implementierung nicht angegeben werden. Hat das Betriebssystem 32 erkannt, dass das System in einen untätigen Zustand gegangen ist, so greift es auf die Tabelle 28 zu und liest die CPU-Geschwindigkeit, die zum OS_Idle-Status gehört . Demgemäß sendet das OS 32 ein Signal über die Leitung 19 an das Taktmodul 50, das dieses anweist, die CPU 20 mit der in Tabelle 28 festgelegten Taktgeschwindigkeit zu versorgen, die zu einem OS_dle-Signal gehört. Dadurch wird die Taktfrequenz der CPU 20 auf die geringstmögliche Geschwindigkeit abgesenkt, bei der das System korrekt arbeitet.
In ähnlicher Weise kann man die Tabelle 28 dazu verwenden, einen vorbestimmten Wert der Taktgeschwindigkeit für die CPU 20 zu speichern, falls sich das OS 32 nicht mehr in einem untätigen Zustand befindet, beispielsweise nach dem Erhalt eines Tastatur- oder Mausinterrupts. Für die größtmögliche Leistung hat dies in der Regel zur Folge, dass die CPU 20 mit ihrer höchsten zulässigen Taktfrequenz arbeitet. Das OS 32 greift also nach dem Empfang eines Tastatur- oder Mausinterrupts auf die Tabelle 28 zu und ermittelt den vorbestimmten CPU-Betriebstakt, der zu dem besonderen empfangenen Interrupt gehört. Demgemäß weist das OS 32 nun das Taktmodul 50 an, die CPU 20 mit der vorbestimmten Taktfrequenz zu versorgen.
Bei Betrieb geht das System in einen Modus, in dem die CPU 20 mit geringerer Geschwindigkeit arbeitet, falls das OS 32 feststellt, dass eine Verarbeitung nicht erfolgt oder für eine vorbestimmte Zeitspanne nicht erfolgt ist. Drückt der Benutzer Tasten auf der Tastatur, bewegt er die Maus oder führt er irgendeine andere Aktivität aus, so erhält das OS 32 den Interrupt, gleicht ihn mit der Tabelle 28 ab und weist das Taktmodul 50 an, die Taktfrequenz der CPU 20 zu erhöhen.
Das CPU-Geschwindigkeitsregelsystem 18 ist dafür ausgelegt, den weiteren Controllern und Bussen im System eine programmierbar veränderliche Taktfrequenz zu liefern, beispielsweise dem Speichercontroller 22 und/oder dem System- oder Pheripheriebuscontroller 24. In dieser Ausführungsform trägt das Absenken der Taktfrequenz, bei der jeder der Controller arbeitet, zusätzlich zu den Gesamtenergieeinsparungen bei. Damit bewegen sich die Daten und Befehle auf dem Daten/Befehlsbus 21 auch mit einer proportional geringeren Geschwindigkeit.
Im Einzelnen liefert das Taktmodul 50 über eine Speichertakt-Steuerleitung 23 ein Taktsignal an den Speichercontroller 22. Es liefert auch über eine Systembustakt-Steuerleitung 25 ein Taktsignal an den Systembuscontroller 24. Die beiden Taktsteuerleitungen sind so dargestellt, dass sie vom gleichen Taktmodul 50 ausgehen. Man beachte jedoch, dass die Speichertakt-Steuerleitung 23 und die Systembustakt-Steuerleitung 25 getrennte Leitungen sein können, falls man mehrere Taktmodule verwendet, um in jeden Controller Taktsignale mit verschiedener Frequenz einzuspeisen. Der Speichercontroller 22 ist auch mit dem Speicher 26 verbunden, in dem neben dem gespeicherten Betriebssystem 32 auch die geladenen Anwendungen 30 abgelegt sind. Der Systembuscontroller 24 kann mit optionalen Peripheriegeräten verbunden sein. Sendet also wie beschrieben das OS 32 ein Signal an das Taktmodul 50, das dieses anweist, der CPU 20 die in der Tabelle 28 festgelegte Taktgeschwindigkeit zu liefern, die zu einem OS_Idle-Signal gehört, so arbeiten der Speichercontroller 22 und der Systembuscontroller 24 beide mit der festgelegten geringeren Taktfrequenz. In ähnlicher Weise werden der Speichercontroller 22 und der Controller 24 ebenfalls schneller, wenn das System den OS_Idle-Status verlässt und das Taktausgangssignal des Taktmoduls 50 schneller wird.
Gemäß einer weiteren Ausführungsform der Erfindung wird das OS 32 dazu verwendet, die Frequenz des Taktmoduls 50 abhängig von einer CPU-Auslastungsanwendung zu kontrollieren, die dynamisch die Höhe der CPU-Auslastung überwacht. Derartige CPU-Überwachungsprogramme sind breit verfügbar und in vielen Fällen in den Betriebssystemprogrammen enthalten. Der CPU-Auslastungsgrad kann von der besonderen Anwendung sowie von der Anzahl der Anwendungen abhängen, die zu irgendeinem gegebenen Zeitpunkt abgearbeitet werden. Beispielsweise kann in einem System mit einem 266 MHz Pentium II Prozessor eine Textverarbeitungsprogramm-Anwendung lediglich 5–10 Prozent der Ressourcen der CPU 20 erfordern, ein Grafikwiedergabeprogramm dagegen mehr als 90 Prozent. Andere Anwendungen, z. B. computerunterstützte Entwurfsprogramme (CAD, CAD = Computer Aided Design) können einen dazwischen liegenden Bereich erfordern, z. B. 35–40 Prozent. Damit kann man die CPU, die das Textverarbeitungsprogramm ausführt, nicht mit der vollen Taktgeschwindigkeit betreiben, bei der nur 10 Prozent der Zyklen genutzt werden, sondern statt dessen mit 33 MHz, wobei 90 Prozent der CPU-Zyklen genutzt werden. In ähnlicher Weise kann das CAD-Programm erfordern, dass die CPU bei 150 MHz arbeitet, damit eine Auslastung von 90 Prozent erhalten bleibt.
Abhängig von den CPU-Auslastungswerten, die die GPU-Überwachung liefert, erzeugt das OS 32 einen Interrupt für das Taktmodul 50, das dieses anweist, die der CPU 20 gelieferte Taktfrequenz zu erhöhen oder zu senken. Wahlweise kann das OS 32 so programmiert werden, dass ein Interrupt nur dann erzeugt wird, wenn ein vorbestimmter Grenzwert überschritten wird. Beispielsweise kann die CPU 20 für ein bestimmtes Programm, für das die CPU 20 mit 30 MHz laufen muss , mit 40 MHz getaktet sein, so dass die Auslastung nur 80 Prozent beträgt. Wird ein weiteres Programm abgearbeitet, so kann die GPU-Auslastung auf 90 Prozent steigen. An diesem Punkt erzeugt das OS 32, um mögliche Computerabstürze zu verhindern, einen Interrupt, der die Geschwindigkeit der CPU erhöht, damit zu einer CPU-Auslastung von 80 Prozent zurückgekehrt wird. Sinkt die CPU-Auslastung, so erzeugt das OS 32 in vergleichbarer Weise Interrupts, die die Geschwindigkeit der CPU senken.
Gemäß einer weiteren Ausführungsform der Erfindung wird das Betriebssystem 32 dazu verwendet, die Frequenz des Taktmoduls 50 abhängig von der besonderen Anwendung bzw. dem besonderen Task zu regeln, die bzw. der vom System ausgeführt wird. Beispielsweise kann ein Anwendungsprogramm, etwa ein Textverarbeitungssystem, das mit voller Kapazität laufen soll, erfordern, dass ein 266 MHz Pentium Prozessor mit nur 33 MHz läuft, wogegen eine prozessorintensive Anwendung, etwa ein Sprachdiktat, die volle Verarbeitungsgeschwindigkeit verlangt.
Die Speichervorrichtung 26 speichert wie erwähnt das OS 32, die Tabelle 28 und die Anwendungsprogramme 30. In dieser besonderen Ausführungsform ist in jedem Interrupt-Abarbeitungsprogramm eine Zahl abgelegt, die seine Leistungsanforderungen angibt. Nach dem Hochfahren des Computersystems werden die verschiedenen Verarbeitungsanforderungen in die Tabelle 28 geladen, und zwar entweder vom OS 32 oder dem Anwendungsprogramm 30. Im Einzelnen besitzt jedes Anwendungsprogramm oder jeder andere Task eine besondere vorbestimmte Optimalbetriebsfrequenz, die ihm zugeordnet ist. Diese Zuordnung erfolgt normalerweise im Betriebssystem. Man kann jedoch daran denken, dass diese Zuweisung auch in Anwendungen oder in anderen Laufzeitbibliotheken erfolgt. wie beschrieben kann man die Anforderungen an die Verarbeitungsleistung in derjenigen. Tabelle ablegen, in der auch die Interrupts und die Adressen der Interrupt-Abarbeitungsprogramme gehalten werden (z. B. in Tabelle 28).
Die Anforderungen an die Verarbeitungsleistung kann man auf verschiedene Weisen berechnen. Die Anforderung kann insbesondere eine Zeitanforderung sein, z. B. fünf Mikrosekunden, die anzeigt, dass der Task alle fünf Mikrosekunden bedient werden muss. Nach dem Laden der Tabelle wird die Prozessorleistung überprüft und die Taktgeschwindigkeit wird in die Tabelle geladen. Beispielsweise kann ein Pentium eine höhere Taktgeschwindigkeit erfordern als ein Pentium II, damit er alle fünf Mikrosekunden Interrupts bedienen kann. Man beachte, dass man die Leistungsanforderungen auf eine Standardbenchmark stützen kann, z. B. Winstone 10.3. Diese wird dann beim Laden der Tabelle in die für den Prozessor erforderliche Taktgeschwindigkeit umgesetzt.
Wird ein bestimmter Code oder ein bestimmtes Anwendungsprogramm ausgeführt und ein bestimmter Interrupt aufgerufen, so sendet das OS 32 vor dem Laden des Interrupt-Abarbeitungsprogramms einen Befehl an das Taktmodul 50, die geeignete Taktfrequenz auszugeben. Normalerweise steuert das Taktmodul 50 (wie erwähnt) den gesamten Systembus an und verringert dadurch den Leistungsbedarf des Prozessors, der zugehörigen Chipsätze, des Speichers, der Controller usw. In ähnlicher Weise kann man in einem Mehrfachprozessorsystem (nicht dargestellt) ein eigenes Taktmodul 50 für jeden Prozessor verwenden, oder ein einziges Taktmodul 50 kann alle Prozessortakte liefern. In gewissen Fällen können durch besondere Systemplatinenarchitekturen die CPU und die Systembusse mit Hilfe von getrennten Taktmodulen getaktet werden. In derartigen Fällen kann man ein getrenntes programmierbares Taktmodul (nicht dargestellt) verwenden, das auf einen zweiten Taktwert anspricht, der ebenfalls in der Tabelle 28 gespeichert werden kann. Da die Leistungsaufnahme jedoch nahezu proportional zur CPU-Taktgeschwindigkeit ist, besteht das wirksamste Verfahren zum Senken der Leistungsaufnahme in der Veränderung der Taktgeschwindigkeit der CPU 20.
Wie erwähnt tritt die geringste Leistungsaufnahme auf, wenn das OS_Idle-Signal aktiv ist. Wird jedoch vom System ein Interrupt empfangen, beispielsweise durch eine Mauseingabe oder eine Tastatureingabe, so wird die Taktgeschwindigkeit eingestellt, die dem folgenden Task entspricht. Zudem kann das System abhängig von der Systembauart Vorteil daraus ziehen, wenn zwischen den Tastendrücken von hoher Geschwindigkeit auf geringe Geschwindigkeit umgeschaltet wird (und umgekehrt). Da der Benutzer generell im schnellstmöglichen Fall nur einige Zeichen pro Sekunde eingibt, kann man mehrere hundert Millionen Taktzyklen einsparen, falls diese Umschaltung eingesetzt wird.
Bei Betrieb geht das System im Schritt 100 sofort in ein Energiespar-Unterprogramm, das eine Funktion des Systemstartvorgangs sein kann. Nach dem Laden des Betriebssystems im Schritt 102 oder im Fall eines Anwendungsprogramms beim Laden der Programmbibliotheken werden die verschiedenen Verarbeitungsanforderungen in der Tabelle 28 im Speicher 26 abgelegt.
Im Schritt 104 stellt das System fest, ob eine Anwendung ausgeführt wird und ob ein bestimmtes Interrupt-Abarbeitungsprogramm aufgerufen wird. Wird im Schritt 104 festgestellt, dass ein Anwendungsprogramm ausgeführt wird, so sendet das Betriebssystem vor dem Laden des Interrupt-Abarbeitungsprogramms im Schritt 106 einen Befehl zum Einstellen der passenden Geschwindigkeit an das intelligente Taktmodul. Wird keine Anwendung ausgeführt, so kehrt das System zum Schritt 102 zurück und lädt bei Bedarf weitere Anwendungen.
Im Schritt 108 stellt das System fest, ob ein Interrupt empfangen worden ist. Trifft dies zu, so stellt das System im Schritt 110 den Frequenzsynthesizer auf die neue Taktgeschwindigkeit ein, die vorgegeben und in der Tabelle gespeichert ist . Ist kein Interrupt empfangen worden, so kehrt das System zum Schritt 108 zurück und wartet weiter auf einen Interrupt.
Nach dem Setzen der neuen Taktgeschwindigkeit im Schritt 110 stellt das System im Schritt 112 fest, ob eine andere Anwendung ausgeführt wird. Werden keine anderen Anwendungen ausgeführt, so kehrt das System wiederum zum Schritt 108 zurück und stellt fest, ob ein anderer Interrupt empfangen wird. Wird jedoch eine andere Anwendung ausgeführt, so kehrt das System zum Schritt 106 zurück und weist den Frequenzsynthesizer an, die geeignete Geschwindigkeit einzustellen, die zu der besonderen ausgeführten Anwendung gehört.

Claims

Geschwindigkeitsregelsystem für eine Zentraleinheit (CPU), umfassend: eine oder mehrere CPUs (20); einen Eingabe/Ausgabe(I/O)-Bus; einen Speicherbus; und ein intelligentes Taktmodul (50), so betreibbar, dass es die oder die mehreren CPUs (20) mit einer Betriebsfrequenz versorgt, die sich abhängig von den Leistungsanforderungen der bzw. den CPUs (20) verändert, dadurch gekennzeichnet, dass das intelligente Taktmodul so betreibbar ist, dass es die veränderbare Betriebsfrequenz auch an den Eingabe/Ausgabe(I/O)-Bus und den Speicherbus liefert.
Geschwindigkeitsregelsystem für eine CPU nach Anspruch 1, wobei das intelligente Taktmodul (50) einen programmierbaren Frequenzsynthesizer umfasst, und das System zudem eine Speichervorrichtung (26) enthält, die dafür ausgelegt ist, ein oder mehrere anwendungsspezifische CPU-Leistungsanforderungen zu speichern.
Geschwindigkeitsregelsystem für eine CPU nach Anspruch 1 oder 2, worin das intelligente Taktmodul (50) so betreibbar ist, dass es der bzw. allen CPUs (20) ermöglicht, ihre eigene Betriebsfrequenz zu verändern.
Geschwindigkeitsregelsystem für eine CPU nach Anspruch 1, 2 oder 3, worin das intelligente Taktmodul (50) so betreibbar ist, dass es der bzw. den CPUs (20) ermöglicht, die veränderbare Betriebsfrequenz abzuwandeln.
Geschwindigkeitsregelsystem für eine CPU nach Anspruch 2 oder Anspruch 3 oder 4 wenn abhängig von Anspruch 2, worin die Speichervorrichtung (26) eine Tabelle (28) enthält, die so eingerichtet ist, dass sie ein oder mehrere Interrupt-Bearbeitungsroutinen speichert, und die Tabelle (28) zudem dafür eingerichtet ist, dass sie ein oder mehrere Leistungsanforderungen speichert, die zu der bzw. den Interrupt-Bearbeitungsroutinen gehören.
Geschwindigkeitsregelsystem für eine CPU nach Anspruch 2 oder irgendeinem der Ansprüche 3 bis 5 wenn abhängig von Anspruch 2, worin die Speichervorrichtung (26) eine Ablagevorrichtung enthält, in der eine bzw. mehrere Leistungsanforderungen abgelegt sind, und zwar abhängig davon, ob sich ein oder mehrere CPUs (20) in einem untätigen Zustand befinden.
Geschwindigkeitsregelsystem für eine CPU nach irgendeinem der vorhergehenden Ansprüche, umfassend Vorrichtungen zum Senden eines Befehls von einem Betriebssystem (32) an das intelligente Taktmodul (50), der es dem intelligenten Taktmodul (50) erlaubt, seine Frequenz abzuwandeln.
Geschwindigkeitsregelsystem für eine CPU nach Anspruch 1, das eine Speichervorrichtung (26) enthält, die anwendungsspezifische CPU-Verarbeitungsanforderungen speichert und zum Bereitstellen von Leistungsmanagementmerkmalen betreibbar ist, zudem umfassend ein oder mehrere intelligente Taktmodule (50) wie erwähnt, um ein oder mehrere programmierbar veränderliche Betriebsfrequenzen abhängig von den anwendungsspezifischen Leistungskriterien bereitzustellen.
Geschwindigkeitsregelsystem für eine CPU nach Anspruch 8, wobei die eine oder die mehreren CPUs (20) die Betriebsfrequenz oder -frequenzen abwandeln können, die das bzw. die intelligenten Taktmodule (50) an die oder die mehreren CPUs (20) ausgeben, damit die oder die mehreren CPUs (20) ihre eigene Arbeitsgeschwindigkeit abwandeln können.
Geschwindigkeitsregelsystem für eine CPU nach Anspruch 8, umfassend: einen CPU-Ressourcennutzungsmonitor, der den Umfang der vom Computersystem genutzten CPU-Ressourcen ermittelt, wobei das bzw. die Taktmodule (50) zum Versorgen der bzw. der mehreren CPUs (20), des I/O-Busses und des Speicherbusses mit der veränderbaren Betriebsfrequenz bzw. den Frequenzen betreibbar sind, und zwar abhängig vom Umfang der ermittelten CPU-Ressourcen, die das Computersystem nutzt.
Geschwindigkeitsregelsystem für eine CPU nach Anspruch 10, zudem umfassend eine Vorrichtung zum Einstellen eines vorbestimmten Grenzwertpegels, bei dem die Betriebsfrequenz bzw. die Frequenzen automatisch verändert werden.
Verfahren in einem Computersystem, das eine CPU (20), einen Speicherbus und einen I/O-Bus aufweist, zum Verändern der Betriebsfrequenz der CPU (20), wobei das Verfahren die Schritte umfasst: Bereitstellen ein oder mehrerer programmierbarer Frequenzsynthesizer (50), der ein bzw. mehrere veränderbare Taktfrequenzen liefern; und Ermöglichen, dass die ein oder mehreren Taktfrequenzen, die der eine bzw. die mehreren programmierbaren Frequenzsynthesizer (50) liefern, abhängig von ein oder mehreren vorbestimmten Systemanforderungen verändert werden, gekennzeichnet durch den Schritt des Veränderns der Taktfrequenz nicht nur der CPU (20) sondern auch des Speicherbusses und des I/O-Busses, wenn angemessen.
Verfahren nach Anspruch 12, zudem umfassend den Schritt des Ermittelns der Höhe der CPU-Auslastung.
Verfahren nach Anspruch 13, zudem umfassend den Schritt des Veränderns der Taktfrequenz der CPU (20) abhängig vom ermittelten Pegel der CPU-Auslastung.
Verfahren nach Anspruch 13 oder 14 , zudem umfassend den Schritt des Speicherns der CPU-Verarbeitungsanforderungen für ein bzw. mehrere Anwendungsprogramme.
Verfahren nach Anspruch 15, auch umfassend den Schritt des Veränderns der Taktfrequenz der CPU (20) abhängig von den Verarbeitungsanforderungen falls das bzw. die mehreren Anwendungsprogramme abgearbeitet werden.