KR102375925B1 - Cpu의 작동 방법과 상기 cpu를 포함하는 시스템의 작동 방법 - Google Patents

Cpu의 작동 방법과 상기 cpu를 포함하는 시스템의 작동 방법 Download PDF

Info

Publication number
KR102375925B1
KR102375925B1 KR1020150122353A KR20150122353A KR102375925B1 KR 102375925 B1 KR102375925 B1 KR 102375925B1 KR 1020150122353 A KR1020150122353 A KR 1020150122353A KR 20150122353 A KR20150122353 A KR 20150122353A KR 102375925 B1 KR102375925 B1 KR 102375925B1
Authority
KR
South Korea
Prior art keywords
idle
core
worker
booster
cpu
Prior art date
Application number
KR1020150122353A
Other languages
English (en)
Other versions
KR20170025625A (ko
Inventor
이경택
박지은
김승규
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020150122353A priority Critical patent/KR102375925B1/ko
Priority to DE102016116158.6A priority patent/DE102016116158A1/de
Priority to US15/251,373 priority patent/US10496149B2/en
Priority to JP2016169324A priority patent/JP6838897B2/ja
Priority to TW105127973A priority patent/TWI724021B/zh
Priority to CN201610797860.1A priority patent/CN106484527B/zh
Publication of KR20170025625A publication Critical patent/KR20170025625A/ko
Application granted granted Critical
Publication of KR102375925B1 publication Critical patent/KR102375925B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3228—Monitoring task completion, e.g. by use of idle timers, stop commands or wait commands
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5061—Partitioning or combining of resources
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3243—Power saving in microcontroller unit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/329—Power saving characterised by the action undertaken by task scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
    • G06F9/5044—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals considering hardware capabilities
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5094—Allocation of resources, e.g. of the central processing unit [CPU] where the allocation takes into account power or heat criteria
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2209/00—Indexing scheme relating to G06F9/00
    • G06F2209/50—Indexing scheme relating to G06F9/50
    • G06F2209/5018—Thread allocation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2209/00—Indexing scheme relating to G06F9/00
    • G06F2209/50—Indexing scheme relating to G06F9/50
    • G06F2209/509—Offload
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Abstract

로드 트랙커와 부스터를 저장하는 메모리와 상기 로드 트랙커와 상기 부스터를 실행하는 코어를 포함하는 CPU의 작동 방법은 상기 로드 트랙커가 상기 코어에서 아이들 태스크가 실행되는지를 판단하는 단계와, 상기 로드 트랙커가 판단 결과에 해당하는 이벤트를 생성하는 단계와, 상기 로드 트랙커가 생성된 이벤트를 상기 부스터로 브로드캐스트하는 단계와, 상기 부스터가 상기 이벤트에 기초하여 상기 코어의 QoS(quality of service) 최소값을 설정하는 단계를 포함한다. 상기 CPU의 작동 방법은 상기 CPU가 초기화될 때 상기 로드 트랙커가 아이들 시작 워커 콜백과 아이들 종료 워커 콜백을 아이들 모듈에 등록하는 단계와, 상기 CPU가 초기화될 때, 상기 로드 트랙커가 아이들 시작 워커와 아이들 종료 워커를 생성하는 단계를 더 포함한다.

Description

CPU의 작동 방법과 상기 CPU를 포함하는 시스템의 작동 방법{METHOD OF OPERATING CPU AND METHOD OF OPERATING SYSTEM HAVING THE CPU}
본 발명의 개념에 따른 실시 예는 CPU의 작동 방법에 관한 것으로, 특히 상기 CPU의 QoS(quality of service)를 조절할 수 있는 상기 CPU의 작동 방법과 상기 CPU를 포함하는 시스템의 작동 방법에 관한 것이다.
마이크로프로세서, 특히 모바일 애플리케이션 프로세서는 성능 요구와 저전력 요구를 모두 만족시키기 위해 동적으로 작동 주파수를 변경하는 기술, 예컨대 DFS(dynamic frequency scaling) 기술 또는 DVFS(dynamic voltage and frequency scaling) 기술을 사용하고 있다. 마이크로프로세서는 작동 클락 신호의 주파수를 조절하기 위해 여러 가지 정책들을 사용한다.
모바일 환경은 사용할 수 있는 전력에 제한이 있고 발열에 취약하므로, 상기 정책들은 마이크로프로세서의 성능을 제약하고 상기 마이크로프로세서는 전력 소모와 발열을 최소화하도록 설계되었다.
종래의 마이크로프로세서에서 사용되는 DVFS의 DVFS 거버너는 상기 마이크로프로세서에서 소모되는 전력에 최적화되어 있으므로, 어떤 태스크(task)가 상기 마이크로프로세서의 가용한 성능을 계속하여 최대로 사용한다고 하더라도 상기 마이크로프로세서로 공급되는 작동 주파수는 곧바로 최대 작동 주파수로 증가하지 않는다.
본 발명이 이루고자 하는 기술적인 과제는 높은 성능이 급하게 필요한 경우를 자동으로 감지하고, 감지 결과에 따라 QoS 최소값을 자동으로 설정할 수 있는 CPU의 작동 방법과 상기 CPU를 포함하는 시스템의 작동 방법을 제공하는 것이다.
본 발명의 실시 예에 따라, 제1로드 트랙커와 부스터를 저장하는 제1메모리와 상기 제1로드 트랙커와 상기 부스터를 실행하는 제1코어를 포함하는 CPU의 작동 방법은 상기 제1로드 트랙커가 상기 제1코어에서 제1아이들 태스크가 실행되는지를 판단하는 단계와, 상기 제1로드 트랙커가 판단 결과에 해당하는 제1이벤트를 생성하는 단계와, 상기 제1로드 트랙커가 생성된 제1이벤트를 상기 부스터로 브로드캐스트하는 단계와, 상기 부스터가 상기 제1이벤트에 기초하여 상기 제1코어의 QoS (quality of service) 최소값을 설정하는 단계를 포함한다.
상기 CPU의 작동 방법은, 상기 CPU가 초기화될 때, 상기 제1로드 트랙커가 아이들 시작 워커 콜백과 아이들 종료 워커 콜백을 아이들 모듈에 등록하는 단계와, 상기 CPU가 초기화될 때, 상기 제1로드 트랙커가 아이들 시작 워커와 아이들 종료 워커를 생성하는 단계를 더 포함한다.
상기 CPU의 작동 방법은, 상기 CPU가 초기화될 때, 상기 부스터가 상기 아이들 시작 워커의 제1만료 시간과 상기 아이들 종료 워커의 제2만료 시간을 설정하는 단계를 더 포함한다.
상기 판단하는 단계는 상기 제1아이들 태스크가 실행될 때 상기 아이들 모듈이 상기 아이들 시작 워커 콜백을 호출하는 단계와, 상기 제1아이들 태스크가 종료될 때 상기 아이들 모듈이 상기 아이들 종료 워커 콜백을 호출하는 단계를 포함한다.
상기 판단하는 단계는 상기 제1아이들 태스크가 실행될 때 상기 아이들 시작 워커 콜백이 상기 아이들 시작 워커를 스케줄하는 단계와, 상기 제1아이들 태스크가 종료될 때 상기 아이들 종료 워커 콜백이 상기 아이들 종료 워커를 스케줄하는 단계를 더 포함한다.
상기 판단하는 단계는 상기 제1아이들 태스크가 실행될 때 상기 아이들 시작 워커 콜백이 워크 큐에 존재하는 이전 아이들 종료 워커의 스케줄을 취소하는 단계를 더 포함한다.
상기 제1이벤트를 생성하는 단계는 상기 제1만료 시간이 만료되면, 상기 아이들 시작 워커가 상기 QoS 최소값의 감소를 지시하는 상기 제1이벤트를 생성하는 단계와, 상기 제2만료 시간이 만료되면, 상기 아이들 종료 워커가 상기 아이들 시작 워커의 스케줄을 취소하고 상기 QoS 최소값의 증가를 지시하는 상기 제1이벤트를 생성하는 단계를 포함한다.
상기 CPU의 작동 방법은 상기 부스터가 설정된 QoS 최소값에 기초하여 상기 제1코어의 DVFS를 위한 제어 신호들을 QoS 컨트롤러로 출력하는 단계와, 상기 QoS 컨트롤러가 상기 제어 신호들에 응답하여 상기 제1코어의 작동 클락 신호의 주파수의 제어에 관련된 주파수 제어 신호와 상기 제1코어의 작동 전압의 레벨의 제어에 관련된 전압 제어 신호를 생성하는 단계를 더 포함한다.
상기 CPU는 제2로드 트랙커를 저장하는 제2메모리와 상기 제2로드 트랙커를 실행하는 제2코어를 더 포함하고, 상기 CPU의 작동 방법은 상기 제2로드 트랙커가 상기 제2코어에서 제2아이들 태스크가 실행되는지를 판단하는 단계와, 상기 제1로드 트랙커가 판단 결과에 해당하는 제2이벤트를 생성하는 단계와, 상기 제1로드 트랙커가 생성된 제2이벤트를 상기 제1코어에서 실행되는 상기 부스터로 브로드캐스트하는 단계와, 상기 부스터가 상기 제1이벤트와 상기 제2이벤트에 기초하여 상기 제1코어의 QoS 최소값과 상기 제2코어의 QoS 최소값을 설정하는 단계를 더 포함한다.
상기 CPU의 작동 방법은 상기 부스터는, 설정된 제1코어의 QoS 최소값과 설정된 제2코어의 QoS 최소값에 기초하여, 상기 제1코어에 할당된 태스크를 상기 제2코어로 강제로 할당하는 단계를 더 포함한다.
본 발명의 실시 예에 따른, 제1로드 트랙커, 부스터, 및 QoS 컨트롤러를 저장하는 제1메모리와 상기 제1로드 트랙커, 상기 부스터, 및 상기 QoS 컨트롤러를 실행하는 제1코어를 포함하는 CPU; 클락 관리 유닛; 및 전력 관리 유닛을 포함하는 시스템 온 칩의 작동 방법은 상기 제1로드 트랙커가 상기 제1코어에서 제1아이들 태스크가 실행되는지를 판단하는 단계와, 상기 제1로드 트랙커가 판단 결과에 해당하는 제1이벤트를 생성하는 단계와, 상기 제1로드 트랙커가 생성된 제1이벤트를 상기 부스터로 브로드캐스트하는 단계와, 상기 부스터가 상기 제1이벤트에 기초하여 상기 제1코어의 QoS 최소값을 설정하는 단계와, 상기 QoS 컨트롤러가 설정된 QoS 최소값에 기초하여 주파수 제어 신호와 전압 제어 신호를 생성하는 단계와, 상기 클락 관리 유닛이 상기 주파수 제어 신호에 응답하여 상기 제1코어로 공급되는 제1클락 신호의 제1주파수를 제어하고, 상기 전력 관리 유닛이 상기 전압 제어 신호에 응답하여 상기 제1코어로 제1작동 전압을 공급하는 PMIC를 제어하는 제어 신호를 생성하는 단계를 포함한다.
상기 시스템 온 칩의 작동 방법은, 상기 CPU가 초기화될 때, 상기 제1로드 트랙커가 아이들 시작 워커 콜백과 아이들 종료 워커 콜백을 아이들 모듈에 등록하는 단계와, 상기 CPU가 초기화될 때, 상기 제1로드 트랙커가 아이들 시작 워커와 아이들 종료 워커를 생성하는 단계를 더 포함한다.
상기 판단하는 단계는 상기 제1아이들 태스크가 실행될 때 상기 아이들 모듈이 상기 아이들 시작 워커 콜백을 호출하는 단계와, 상기 제1아이들 태스크가 종료될 때 상기 아이들 모듈이 상기 아이들 종료 워커 콜백을 호출하는 단계를 포함한다.
상기 판단하는 단계는, 상기 제1아이들 태스크가 실행될 때, 상기 아이들 시작 워커 콜백이 워크 큐에 존재하는 이전 아이들 종료 워커의 스케줄을 취소하는 단계와, 상기 아이들 시작 워커 콜백이 상기 아이들 시작 워커의 스케줄 전제 조건을 판단하는 단계와, 상기 스케줄 전제 조건이 만족될 때, 상기 아이들 시작 워커 콜백이 상기 아이들 시작 워커를 스케줄하는 단계를 더 포함한다. 상기 스케줄 전제 조건은 상기 아이들 시작 워커와 상기 아이들 종료 워커 모두가 계류중이지 않거나, 상기 아이들 시작 워커가 계류중이지 않고 상기 제1코어가 부스트된 경우일 수 있다.
상기 판단하는 단계는 상기 제1아이들 태스크가 종료될 때, 상기 아이들 종료 워커 콜백이 상기 아이들 종료 워커의 스케줄 전제 조건을 판단하는 단계와, 상기 스케줄 전제 조건이 만족될 때, 상기 아이들 종료 워커 콜백이 상기 아이들 종료 워커를 스케줄하는 단계를 더 포함한다. 상기 스케줄 전제 조건은 상기 아이들 종료 워커가 계류중이지 않고 상기 아이들 시작 워커가 계류중이거나, 상기 아이들 종료 워커가 계류중이지 않고 상기 제1코어가 부스트되지 않은 경우일 수 있다.
상기 CPU는 제2로드 트랙커를 저장하는 제2메모리와 상기 제2로드 트랙커를 실행하는 제2코어를 더 포함하고, 상기 시스템 온 칩의 작동 방법은 상기 제2로드 트랙커가 상기 제2코어에서 제2아이들 태스크가 실행되는지를 판단하는 단계와, 상기 제2로드 트랙커가 판단 결과에 해당하는 제2이벤트를 생성하는 단계와, 상기 제2로드 트랙커가 생성된 제2이벤트를 상기 제1코어에서 실행되는 상기 부스터로 브로드캐스트하는 단계와, 상기 부스터가 상기 제1이벤트와 상기 제2이벤트에 기초하여 상기 제1코어의 QoS 최소값과 상기 제2코어의 QoS 최소값을 설정하는 단계와, 상기 QoS 컨트롤러가, 설정된 제1코어의 QoS 최소값과 설정된 제2코어의 QoS 최소값에 기초하여, 상기 주파수 제어 신호와 상기 전압 제어 신호를 생성하는 단계와, 상기 클락 관리 유닛이 상기 주파수 제어 신호에 응답하여 상기 제1주파수와 상기 제2코어로 공급되는 제2클락 신호의 제2주파수를 제어하고, 상기 전력 관리 유닛이 상기 전압 제어 신호에 응답하여 상기 제1작동 전압과 상기 제2코어로 제2작동 전압을 공급하는 상기 PMIC를 제어하는 상기 제어 신호를 생성하는 더 단계를 포함한다.
본 발명의 실시 예에 따라, 제1로드 트랙커, 부스터, 및 QoS 컨트롤러를 저장하는 제1메모리와 상기 제1로드 트랙커, 상기 부스터, 및 상기 QoS 컨트롤러를 실행하는 제1코어를 포함하는 CPU; 클락 관리 유닛; 전력 관리 유닛; 및 전력 관리 IC를 포함하는 컴퓨팅 시스템의 작동 방법은 상기 제1로드 트랙커가 상기 제1코어에서 제1아이들 태스크가 실행되는지를 판단하는 단계와, 상기 제1로드 트랙커가 판단 결과에 해당하는 제1이벤트를 생성하는 단계와, 상기 제1로드 트랙커가 생성된 제1이벤트를 상기 부스터로 브로드캐스트하는 단계와, 상기 부스터가 상기 제1이벤트에 기초하여 상기 제1코어의 QoS 최소값을 설정하는 단계와, 상기 QoS 컨트롤러가 설정된 QoS 최소값에 기초하여 제1주파수 제어 신호와 제1전압 제어 신호를 생성하는 단계와, 상기 클락 관리 유닛이 상기 제1주파수 제어 신호에 응답하여 상기 제1코어로 공급되는 제1클락 신호의 제1주파수를 제어하는 단계와, 상기 전력 관리 유닛이 상기 제1전압 제어 신호에 응답하여 제1제어 신호를 상기 전력 관리 IC로 출력하는 단계와, 상기 전력 관리 IC가 상기 제1제어 신호에 응답하여 상기 제1코어로 공급되는 제1작동 전압을 제어하는 단계를 포함한다.
상기 컴퓨팅 시스템의 작동 방법은, 상기 CPU가 초기화될 때, 상기 제1로드 트랙커가 아이들 시작 워커 콜백과 아이들 종료 워커 콜백을 아이들 모듈에 등록하는 단계와, 상기 CPU가 초기화될 때, 상기 제1로드 트랙커가 아이들 시작 워커와 아이들 종료 워커를 생성하는 단계를 더 포함한다.
상기 CPU는 제2로드 트랙커를 저장하는 제2메모리와 상기 제2로드 트랙커를 실행하는 제2코어를 더 포함하고, 상기 컴퓨팅 시스템의 작동 방법은 상기 제2로드 트랙커가 상기 제2코어에서 제2아이들 태스크가 실행되는지를 판단하는 단계와, 상기 제2로드 트랙커가 판단 결과에 해당하는 제2이벤트를 생성하는 단계와, 상기 제2로드 트랙커가 생성된 제2이벤트를 상기 제1코어에서 실행되는 상기 부스터로 브로드캐스트하는 단계와, 상기 부스터가 상기 제1이벤트와 상기 제2이벤트에 기초하여 상기 제1코어의 QoS 최소값과 상기 제2코어의 QoS 최소값을 설정하는 단계와, 상기 QoS 컨트롤러가, 설정된 제1코어의 QoS 최소값과 설정된 제2코어의 QoS 최소값에 기초하여, 제2주파수 제어 신호와 제2전압 제어 신호를 생성하는 단계와, 상기 클락 관리 유닛이 상기 제2주파수 제어 신호에 응답하여 상기 제1코어로 공급되는 상기 제1클락 신호의 상기 제1주파수와 상기 제2코어로 공급되는 제2클락 신호의 제2주파수를 제어하는 단계와, 상기 전력 관리 유닛이 상기 제2전압 제어 신호에 응답하여 제2제어 신호를 상기 전력 관리 IC로 출력하는 단계와, 상기 전력 관리 IC가 상기 제2제어 신호에 응답하여 상기 제1코어로 공급되는 상기 제1작동 전압과 상기 제2코어로 공급되는 제2작동 전압을 제어하는 단계를 더 포함한다.
본 발명의 실시 예에 따른 CPU의 작동 방법은 높은 성능이 급하게 필요한 경우를 자동으로 감지하고, 감지 결과에 따라 QoS 최소값을 자동으로 설정할 수 있는 효과가 있다.
본 발명의 실시 예에 따른 CPU의 작동 방법은 상기 CPU의 로드를 주기적으로 폴링(polling)하지 않고도 상기 로드가 발생했을 때 상기 발생을 인터럽트 기반으로 검출할 수 있는 효과가 있다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 상세한 설명이 제공된다.
도 1은 본 발명의 실시 예에 따른 컴퓨터 시스템의 블록도이다.
도 2는 도 1에 도시된 CPU의 실시 예를 나타낸다.
도 3은 도 1에 도시된 CPU에 의해 실행되는 소프트웨어 컴포넌트들을 나타낸다.
도 4는 본 발명의 실시 예들에 따른 부스팅을 설명하기 위한 개념도이다.
도 5는 도 3에 도시된 소프트웨어 컴포넌트들에 의해 수행되는 QoS 최소값을 제어하는 방법들을 설명하는 플로우 차트이다.
도 6은 도 3에 도시된 소프트웨어 컴포넌트들에 의해 수행되는 QoS 최소값을 제어하는 방법들을 설명하는 플로우 차트이다.
도 7과 도 8은 도 3에 도시된 소프트웨어 컴포넌트들에 의해 수행되는 QoS 최소값을 제어하는 방법들을 설명하는 플로우 차트이다.
도 9는 도 2에 도시된 QoS 컨트롤러의 실시 예를 나타낸다.
도 10은 도 1에 도시된 CPU의 실시 예를 나타낸다.
도 11은 도 10에 도시된 CPU를 이용하여 수행되는 부스팅 레벨을 제어하는 방법들을 설명하는 개념도이다.
도 12는 도 10에 도시된 CPU를 이용하여 수행되는 부스팅 레벨을 제어하는 방법들을 설명하는 개념도이다.
도 13은 도 10에 도시된 CPU에서 실행되는 소프트웨어 컴포넌트들을 이용하여 QoS 최소값을 제어하는 방법들을 설명하는 개념도이다.
도 14, 도 15, 및 도 16은 도 10에 도시된 CPU에서 실행되는 소프트웨어 컴포넌트들을 이용하여 QoS 최소값을 제어하는 방법들을 설명하는 플로우 차트들이다.
도 17은 도 3에 도시된 아이들 모듈에 아이들 워커 콜백을 등록하는 과정의 설명하기 위한 프로그램 코드의 실시 예이다.
도 18은 도 3에 도시된 아이들 모듈에 등록된 아이들 워커 콜백에서 아이들 시작 워커와 아이들 종료 워커의 스케줄과 취소를 설명하기 위한 프로그램 코드의 실시 예이다.
본 명세서에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 또는 기능적 설명은 단지 본 발명의 개념에 따른 실시 예들을 설명하기 위한 목적으로 예시된 것으로서, 본 발명의 개념에 따른 실시 예들은 다양한 형태들로 실시될 수 있으며 본 명세서에 설명된 실시 예들에 한정되지 않는다.
본 발명의 개념에 따른 실시 예들은 다양한 변경들을 가할 수 있고 여러 가지 형태들을 가질 수 있으므로 실시 예들을 도면에 예시하고 본 명세서에서 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시 예들을 특정한 개시 형태들에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물, 또는 대체물을 포함한다.
제1 또는 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만, 예컨대 본 발명의 개념에 따른 권리 범위로부터 벗어나지 않은 채, 제1구성 요소는 제2구성 요소로 명명될 수 있고 유사하게 제2구성 요소는 제1구성 요소로도 명명될 수 있다.
어떤 구성 요소가 다른 구성 요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성 요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성 요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성 요소가 다른 구성 요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는 중간에 다른 구성 요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성 요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로서, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 본 명세서에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 나타낸다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 본 명세서에 첨부된 도면들을 참조하여 본 발명의 실시 예들을 상세히 설명한다.
본 발명의 개념들에 따른 실시 예들은 CPU(central processing unit)의 성능 (performance)을 향상시키는 방법들에 관한 것이다. 실시 예들에 따라, 상기 CPU는 하나 또는 그 이상의 코어들(cores)을 포함할 수 있다. 실시 예들에 따라, 코어들 각각은 하나의 반도체 기판(또는 하나의 반도체 칩)을 공유할 수도 있고, 서로 다른 반도체 칩으로 구현될 수 있다. 여기서 코어는 프로세서 또는 프로세서 코어를 의미할 수 있다.
본 명세서에서 아이들 태스크(idle task)의 실행 여부에 따라 CPU 또는 상기 CPU를 포함하는 컴퓨터 시스템의 QoS(quality of service) 최소값을 설정한다 함은 상기 CPU 또는 상기 컴퓨터 시스템의 성능을 높이기 위한 작동들을 의미할 수 있다. 본 명세서에서 QoS 최소값의 설정은 CPU 또는 상기 CPU를 포함하는 컴퓨터 시스템의 부스팅 레벨(boosting level)의 설정을 포함할 수 있다. 여기서, 설정은 특정한 값의 프로그램 또는 상기 특정한 값의 변경을 포함할 수 있다. 스케줄러가 호출(call)되었을 때, 준비 상태의 태스크가 하나도 없다면 아이들 태스크가 실행될 수 있다.
여기서 QoS는 DVFS(dynamic voltage and frequency scaling)를 의미할 수 있고, QoS 최소값은 상기 DVFS의 최소 작동 주파수와 최소 작동 전압 중에서 적어도 하나를 의미할 수 있다.
DVFS 거버너(governor)는 CPU(또는 코어)의 작동 주파수를 변경하는 모듈(예컨대, 소프트웨어 또는 소프트웨어 컴포넌트)로서 운영 체제(operating system(OS))에 의해 실행될 수 있다. 부스팅은 DVFS 거버너의 관리 또는 DVFS 거버너의 기본 값을 무시하고, 상기 CPU(또는 상기 코어)의 작동 주파수 및/또는 작동 전압을 급격히 증가시키는 작동을 의미할 수 있다.
따라서, 부스트된 코어는 DVFS의 최대 작동 주파수(또는 최대 작동 주파수에 준하는 작동 주파수) 및/또는 최대 작동 전압(또는 최대 작동 주파수에 준하는 작동 전압)에서 작동할 수 있다. 예컨대, CPU가 벤치마크 프로그램을 실행할 때, 상기 CPU에 대한 부스팅은 필요할 수 있다.
본 명세서에서 부스팅은 스케줄러 부스팅과 HMP(heterogeneous multiprocessor architectures) 부스팅을 포함할 수 있다. 상기 스케줄러 부스팅은 스케줄러의 파라미터(들)를 변경하여 CPU의 처리량(throughput)을 최대화하는 작동을 의미할 수 있다. 예컨대, 스케줄러의 파라미터(들)는 nice, balance interval, 및 HZ를 포함할 수 있으나 이에 한정되는 것은 아니다. 예컨대, nice는 수정된 스케줄링 우선권을 갖는 프로그램을 실행하는 것(run a program with modified scheduling priority)을 의미할 수 있고, balance interval은 CPU들 또는 코어들 사이에서 태스크 재할당을 통해 로드 밸런싱(load balancing)을 하는 주기를 의미할 수 있고, HZ는 초당 클락 틱스의 개수(the number of clock ticks per second)를 의미할 수 있다.
HMP 부스팅은 저전력 코어(예컨대, 리틀 코어(little core))에 할당된 태스크를 고성능 코어(예컨대, 빅코어(big core))로 강제로 할당하는 작동을 의미할 수 있다.
본 발명의 실시 예들에 따른 부스터는 적어도 하나의 로드 트랙커(load tracker)로부터 출력된 이벤트(event)를 수신하고, 수신된 이벤트에 기초하여 부스팅 작동의 시작과 종료, 부스팅 레벨의 변경, 및/또는 부스트에 관련된 프로세서(또는 상기 프로세서에서 실행되는 OS)에 종속적인(dependent) 작동들을 제어할 수 있다.
본 명세서에서 스케줄(schedule)은 워크 큐(work queue)에 타임아웃 값과 시작 주소를 라이트하는 작동을 의미할 수 있고, 스케줄의 취소(cancel)는 상기 워크큐에 라이트된 타임아웃 값과 시작 주소를 이레이즈(erase)하는 작동을 의미할 수 있다.
도 1은 본 발명의 실시 예에 따른 컴퓨터 시스템의 블록도이다. 도 1을 참조하면, 컴퓨터 시스템(100)은 제어 회로(200), 전력 관리 IC(270), 제1메모리 장치 (280), 및 제2메모리 장치(290)를 포함할 수 있다.
컴퓨터 시스템(100)은 PC(personal computer) 또는 모바일 장치로 구현될 수 있다. 예컨대, 모바일 장치는 랩탑 컴퓨터(laptop computer), 이동전화기, 스마트 폰, 태블릿(tablet) PC, PDA(personal digital assistant), EDA(enterprise digital assistant), 디지털 스틸 카메라(digital still camera), 디지털 비디오 카메라(digital video camera), PMP(portable multimedia player), PND(personal navigation device 또는 portable navigation device), 휴대용 게임 콘솔(handheld game console), 모바일 인터넷 장치(mobile internet device(MID)), 웨어러블 (wearable) 컴퓨터, 사물 인터넷(internet of things(IoT)) 장치, 만물 인터넷 (internet of everything(IoE)) 장치, 드론(drone), 또는 e-북(e-book)으로 구현될 수 있으나 이에 한정되는 것은 아니다.
제어 회로(200)는 전력 관리 IC(270), 제1메모리 장치(280), 및 제2메모리 장치(290)의 작동을 제어할 수 있다. 제어 회로(200)는 집적 회로(IC), 마더보드, 시스템 온 칩(system on chip(SoC)), 마이크로프로세서, 애플리케이션 프로세서 (application processor(AP)), 모바일 AP, 칩셋(chip set), 또는 반도체 칩들의 세트로 구현될 수 있으나 이에 한정되는 것은 아니다.
제어 회로(200)는 버스(201), CPU(210), 클락 제어 유닛(clock control unit(CMU); 220), 전력 제어 유닛(power management unit(PMU); 230), 그래픽스 프로세싱 유닛(graphics processing unit(GPU); 240), 제1메모리 인터페이스(250), 제2메모리 인터페이스(260), 및 입출력 인터페이스(265)를 포함할 수 있다.
각 구성 요소(210, 240, 250, 260, 및 265)는 버스(201)를 통해 데이터를 주고받을 수 있다. 버스(201)는 AMBA(advanced microcontroller bus architecture), AHB(advanced high-performance bus), APB(advanced peripheral bus), AXI (advanced eXtensible interface), ASB(advanced system bus), ACE(AXI Coherency Extensions), 또는 이들의 결합으로 구현될 수 있으나 이에 한정되는 것은 아니다.
CPU(210)는 하나 또는 그 이상의 코어들을 포함할 수 있다. CPU(210)는 제1작동 전압(PW1)과 제1클락 신호(CLK1)를 이용하여 작동할 수 있다. CPU(210)는 본 명세서에서 설명될 소프트웨어 컴포넌트들, 예컨대 로드 트랙커, 부스터, 및 QoS 컨트롤러를 실행할 수 있다. 실시 예들에 따라, 로드 트랙커, 부스터, 및 QoS 컨트롤러는 하드웨어 컴포넌트로 구현될 수 있다.
CPU(210)는 소프트웨어 컴포넌트들(또는 하드웨어 컴포넌트들)을 이용하여 클락 제어 신호(CTR_C)와 전력 제어 신호(CTR_P)를 생성하고, 클락 제어 신호 (CTR_C)를 CMU(220)로 출력하고 전력 제어 신호(CTR_P)를 PMU(230)로 출력할 수 있다. 전력 제어 신호(CTR_P)는 전압 제어 신호로 불릴 수도 있다.
CMU(220)는, 클락 제어 신호(CTR_C)를 이용하여, 각 클락 신호(CLK1~CLK5)의 주파수를 제어할 수 있다. 각 클락 신호(CLK1~CLK5)의 주파수는 서로 동일할 수 있고 서로 다를 수 있다.
PMU(230)는 전력 제어 신호(CTR_P)를 이용하여 제어 신호(CTR)를 생성하고, 제어 신호(CTR)를 PMIC(270)로 출력할 수 있다. PMIC(270)는 제어 신호(CTR)를 이용하여 각 작동 전압(PW1~PW6)의 레벨을 제어할 수 있다. 각 작동 전압(PW1~PW6)의 레벨은 서로 동일할 수 있고 서로 다를 수 있다. PMIC(270)는, 제어 신호(CTR)를 이용하여, 각 구성 요소(200, 280, 및 290)로 공급되는 작동 전압의 레벨을 제어할 수 있다. 주파수의 제어 또는 레벨의 제어는 증가, 유지, 또는 감소를 포함할 수 있다. 각 제어 신호(CTR_C, CTR_P, 및 CTR)는 하나 또는 그 이상의 신호들(예컨대, 아날로그 신호들 또는 디지털 신호들)을 포함할 수 있다.
CMU(220)와 PMU(230)의 제어에 따라, 컴퓨터 시스템(100)에 대한 DVS (dynamic voltage scaling), DFS(dynamic frequency scaling) 또는 DVFS(dynamic voltage and frequency scaling)는 수행(또는 제어)될 수 있다.
GPU(240)는, 제2작동 전압(PW2)과 제2클락 신호(CLK2)를 이용하여, 그래픽스 데이터를 처리할 수 있다. 상기 그래픽스 데이터는 2D 그래픽스 데이터 또는 3D 그래픽스 데이터를 포함할 수 있다.
제1메모리 인터페이스(250)는, 제3작동 전압(PW3)과 제3클락 신호(CLK3)를 이용하여, 버스(201)와 제1메모리 장치(280) 사이에서 주고받는 데이터를 처리(또는 인터페이스)할 수 있다. 제1메모리 인터페이스(250)는 메모리 컨트롤러의 기능을 수행할 수 있다. 제1메모리 장치(280)는 RAM(random access memory), DRAM (dynamic RAM) 또는 SRAM(static RAM)으로 구현될 수 있으나 이에 한정되는 것은 아니다.
제2메모리 인터페이스(260)는, 제4작동 전압(PW4)과 제4클락 신호(CLK4)를 이용하여, 버스(201)와 제2메모리 장치(290) 사이에서 주고받는 데이터를 처리(또는 인터페이스)할 수 있다. 제2메모리 인터페이스(260)는 메모리 컨트롤러의 기능을 수행할 수 있다. 제2메모리 장치(290)는 불휘발성 메모리 장치로 구현될 수 있다.
상기 불휘발성 메모리 장치는 플래시-기반 스토리지(flash based storage)로 구현될 수 있으나 이에 한정되는 것은 아니다. 예컨대, 플래시-기반 스토리지는 SSD(solid-state drive or solid-state disk), 임베디드 SSD(embedded SSD(eSSD)), 유니버셜 플래시 스토리지(universal flash storage(UFS)), 멀티미디어 카드 (multimedia card(MMC)), 임베디드 MMC(embedded MMC(eMMC)) 또는 매니지드 (managed) NAND로 구현될 수 있으나 이에 한정되는 것은 아니다.
입출력 인터페이스(265)는, 제5작동 전압(PW5)과 제5클락 신호(CLK5)를 이용하여, 외부 장치와 데이터를 주고받을 수 있다. 입출력 인터페이스(265)는 SPI (Serial Peripheral Interface), I2C(Inter Integrated Circuit Communications), SATA(Serial Advanced Technology Attachment), SATAe(SATA express), SAS(serial attached small computer system interface(SCSI)), PCIe(peripheral component interconnect express) 또는 MIPI®(Mobile Industry Processor Interface)를 지원할 수 있는 인터페이스로 구현될 수 있으나 이에 한정되는 것은 아니다.
도 2는 도 1에 도시된 CPU의 실시 예를 나타낸다. 도 1에 도시된 CPU(210)의 실시 예에 따른 CPU(210A)는 하나의 코어(211)와 메모리 장치들(213과 215)을 포함할 수 있다. 코어(211)는 메모리 장치들(213과 215) 각각의 작동을 제어할 수 있다. 제1메모리 장치(213)는 명령 캐시(instruction cache; 213)일 수 있고, 제2메모리 장치(215)는 데이터 캐시(data cache)일 수 있다. 비록, 도 2에서는 레벨-1 캐시들(213과 215)이 도시되어 있으나 캐시들(213과 215) 각각은 레벨-2 캐시로 구현될 수 있다.
본 발명의 실시 예들에 따른 QoS 제어 모듈(300)은 로드 트랙커(310), 부스터(330) 및 QoS 컨트롤러(340)를 포함할 수 있다. QoS 제어 모듈(300)은 도 3에 도시된 구성 요소들(337, 350, 및 380)을 더 포함할 수 있다.
QoS 제어 모듈(300)은 벤치마크 프로그램이 실행될 때처럼 높은 성능이 급격히 필요한 경우 상기 벤치마크 프로그램의 실행을 자동으로 감지하여 CPU(210), 제어 회로(200) 또는 컴퓨터 시스템(100)의 성능을 높여서 파워 최적화되어 있는 DFS 정책 또는 DVFS 정책을 수정하지 않고도 QoS를 조절할 수 있다. 상기 정책은 거버너(governor)를 의미할 수 있다.
QoS 제어 모듈(300)은 주기적인 폴링(polling)에 의존하지 않고 로드(load) 또는 태스크(task)의 발생을 인터럽트-기반으로 감지할 수 있다. 인터럽트 (inturrupt)는 컴퓨터 시스템(100)의 사용자의 입력, 타이머의 출력, 및 다른 코어로부터 출력된 신호에 생성될 수 있다. QoS 제어 모듈(300)은 코어(211)가 쉬지 않고 작동할 때와 쉴 때를 폴링없이 인터럽트-기반으로 감지할 수 있다.
도 3은 도 1에 도시된 CPU에 의해 실행되는 소프트웨어 컴포넌트들을 나타낸다. 도 1부터 도 3를 참조하면, QoS 제어 모듈(300)은 로드 트랙커(310), 부스터 (330), 및 QoS 컨트롤러(340)를 포함할 수 있다. 실시 예들에 따라, QoS 제어 모듈 (300)은 QoS 관련 파일 시스템(337), 아이들 모듈(350), 및 워크 큐(380)를 더 포함할 수 있다.
로드 트랙커(310)는 코어(211)에서 아이들 태스크(370)가 실행되는지를 판단할 수 있고, 판단 결과에 해당하는 이벤트(EVENT1 또는 EVENT2)를 생성할 수 있고, 이벤트(EVENT1 또는 EVENT2)를 부스터(330)로 브로드캐스트(broadcast)할 수 있다. 부스터(330)는 이벤트(EVENT1 또는 EVENT2)에 기초하여 코어(211)의 QoS 최소값을 설정할 수 있다.
도 4는 본 발명의 실시 예들에 따른 부스팅을 설명하기 위한 개념도이다.
도 4를 참조하면, 도면번호 301은 부스팅이 필요없는 태스크를 의미하고, 도면 번호 303은 부스팅이 필요한 태스크를 의미한다. 부스팅 관점에서, STH는 부스팅 시작 문턱 시간(boosting start threshold time)을 나타내고, ETH는 부스팅 종료 문턱 시간(boosting end threshold time)을 나타낸다. 아이들 태스크 관점에서, STH는 아이들 종료 워커(idle end worker)의 타임아웃 시간 또는 아이들 종료 워커의 만료 시간(expire time)을 나타내고, ETH는 아이들 시작 워커(idle start worker)의 타임아웃 시간 또는 아이들 시작 워커의 만료 시간을 나타낸다.
도 4에 도시된 바와 같이, 코어(211)가 부스팅이 필요없는 태스크를 실행할 때 코어(211)는 부스팅되지 않는다. 그러나 코어(211)가 아이들(idle)로 진입하더라도 아이들 시간이 짧을 때(예컨대, 상기 시간이 STH보다 짧을 때), 코어(211)의 부스팅은 유지될 수 있다. 즉, QoS 제어 모듈(300)은 코어(211)가 부스팅될 때 QoS 최소값을 설정할 수 있다.
도 5는 도 3에 도시된 소프트웨어 컴포넌트들에 의해 수행되는 QoS 최소값을 제어하는 방법들을 설명하는 플로우 차트이다. 도 3부터 도 5를 참조하면, 코어 (211)에 의해 실행되는 QoS 제어 모듈(300), 예컨대 로드 트랙커(310)는 아이들 태스크(370)가 실행되는지를 판단할 수 있다(S110).
아이들 태스크(370)가 실행되면(도 3의 371 또는 S110의 YES), 로드 트랙커 (310)는 부스팅 종료 또는 부스팅 레벨의 감소를 지시하는 감소 지시 이벤트 (EVENT1)를 생성할 수 있다(S112). 아이들 태스크(370)가 실행되지 않으면(S110의 NO), 예컨대, 아이들 태스크(370)가 종료되면(도 3의 375), 로드 트랙커(310)는 부스팅 시작 또는 부스팅 레벨의 증가를 지시하는 증가 지시 이벤트(EVENT2)를 생성할 수 있다(S114).
QoS 제어 모듈(300), 예컨대 부스터(330)는 감소 지시 이벤트(EVENT1) 또는 증가 지시 이벤트(EVENT2)에 응답하여 부스팅(또는 부스팅 레벨)을 제어하기 위한 부스팅 제어 값 또는 QoS 최소값을 설정할 수 있다(S116). 즉, 부스터(330)는, 감소 지시 이벤트(EVENT1) 또는 증가 지시 이벤트(EVENT2)를 파싱(parsing)하고, 파싱 결과에 해당하는 값(들)을 QoS 관련 파일 시스템(337)에 저장할 수 있다. QoS 컨트롤러(340)는, QoS 관련 파일 시스템(337)에 저장된 부스팅 제어 값 또는 QoS 최소값에 기초하여, 부스팅 제어 또는 QoS 최소값 제어를 위한 제어 신호들을 생성할 수 있다(S118). 예컨대, 상기 제어 신호들은 주파수 제어 신호(CTR_C)와 전력 제어 신호(CTR_P)를 포함할 수 있다. QoS 관련 파일 시스템(337)은 성능 관련 파라미터들 또는 파싱 결과에 해당하는 값(들)을 저장하는 컴퓨터 파일(computer file)을 의미할 수 있다.
도 6은 도 3에 도시된 소프트웨어 컴포넌트들에 의해 수행되는 QoS 최소값을 제어하는 방법들을 설명하는 플로우 차트이다. 도 3과 도 6을 참조하면, 로드 트랙커(310)는 아이들 태스크(370)가 시작되는지를 판단할 수 있다(S210).
아이들 태스크(370)가 시작되면(도 3의 371 또는 S210의 YES), 아이들 모듈 (350)에 저장된 아이들 시작 워커 콜백(351)이 워크 큐(380)에 저장된 이전 (previous) 아이들 종료 워커의 스케줄(또는 타이머의 타임아웃 시간 또는 만료 시간)을 취소할 수 있다(S220). 그러나 워크 큐(380)에 상기 이전 아이들 종료 워커가 존재하지 않을 때 과정(S220)은 생략(또는 스킵(skip))될 수 있다.
아이들 시작 워커 콜백(351)은 아이들 시작 워커(311)를 스케줄할 수 있다 (S222). 따라서, 워크 큐(380)에는 아이들 시작 워커(311)에 해당하는 아이들 시작 워커(381)가 스케줄 또는 큐잉(queuing)될 수 있다. 예컨대, 아이들 시작 워커 콜백(351)은 아이들 시작 워커(311 또는 381)의 타이머의 타임아웃 시간 또는 만료 시간을 설정할 수 있다.
워크 큐(380)는 아이들 시작 워커(381)에 설정된 만료 시간(expire time)이 만료(또는 경과)되었는지를 판단할 수 있다(S224). 만료 시간이 만료되지 않았으면 (S224의 NO), 워크 큐(380)는 과정(S224)을 수행할 수 있다.
그러나 만료 시간이 만료되면(S224의 YES), 아이들 시작 워커(311 또는 381)는 부스팅 종료 또는 부스팅 레벨의 감소를 지시하는 감소 지시 이벤트(EVENT1)를 생성하고, 감소 지시 이벤트(EVENT1)를 부스터(330)로 브로드캐스트할 수 있다 (S226).
부스터(330)는 감소 지시 이벤트(EVENT1)에 응답하여 부스팅(또는 부스팅 레벨)을 제어하기 위한 부스팅 제어 값 또는 QoS 최소값을 설정할 수 있다(S240). 즉, 부스터(330)는 감소 지시 이벤트(EVENT1)를 파싱(parsing)하고, 파싱 결과에 해당하는 값(들)을 QoS 관련 파일 시스템(337)에 저장할 수 있다. QoS 컨트롤러 (340)는, QoS 관련 파일 시스템(337)에 저장된 부스팅 제어 값 또는 QoS 최소값에 기초하여, 부스팅 제어 또는 QoS 최소값 제어를 위한 제어 신호들을 생성할 수 있다(S242). 예컨대, 상기 제어 신호들은 주파수 제어 신호(CTR_C)와 전력 제어 신호 (CTR_P)를 포함할 수 있다.
아이들 상태(373)의 아이들 태스크(370)가 종료되면(도 3의 375 또는 S210의 NO), 아이들 모듈(350)에 저장된 아이들 종료 워커 콜백(353)은 아이들 종료 워커 (313)를 스케줄할 수 있다(S230). 따라서, 워크 큐(380)에는 아이들 종료 워커 (313)에 해당하는 아이들 종료 워커(383)가 스케줄 또는 큐잉(queuing)될 수 있다. 예컨대, 아이들 종료 워커 콜백(353)은 아이들 종료 워커(383)의 타이머의 타임아웃 시간 또는 만료 시간을 설정할 수 있다.
워크 큐(380)는 아이들 종료 워커(383)에 설정된 만료 시간이 만료(또는 경과)되었는지를 판단할 수 있다(S232). 만료 시간이 만료되지 않았으면(S232의 NO), 워크 큐(380)는 과정(S232)을 수행할 수 있다.
그러나 만료 시간이 만료되면(S232의 YES), 아이들 종료 워커(311 또는 383)는 아이들 시작 워커(311 또는 381)의 스케줄(또는 타이머의 타임아웃 값 또는 만료 시간)을 취소할 수 있다(S234). 아이들 종료 워커(313 또는 383)는 부스팅 시작 또는 부스팅 레벨의 증가를 지시하는 증가 지시 이벤트(EVENT2)를 생성하고, 증가 지시 이벤트(EVENT2)를 부스터(330)로 브로드캐스트할 수 있다(S236).
부스터(330)는 증가 지시 이벤트(EVENT2)에 응답하여 부스팅(또는 부스팅 레벨)을 제어하기 위한 부스팅 제어 값 또는 QoS 최소값을 설정할 수 있다(S240). 즉, 부스터(330)는 증가 지시 이벤트(EVENT2)를 파싱하고, 파싱 결과에 해당하는 값(들)을 QoS 관련 파일 시스템(337)에 저장할 수 있다. QoS 컨트롤러(340)는, QoS 관련 파일 시스템(337)에 저장된 부스팅 제어 값 또는 QoS 최소값에 기초하여, 부스팅 제어 또는 QoS 최소값 제어를 위한 제어 신호들을 생성할 수 있다(S242). 예컨대, 상기 제어 신호들은 주파수 제어 신호(CTR_C)와 전력 제어 신호(CTR_P)를 포함할 수 있다.
도 7과 도 8은 도 3에 도시된 소프트웨어 컴포넌트들에 의해 수행되는 QoS 최소값을 제어하는 방법들을 설명하는 플로우 차트이다.
도 1, 도 3, 도 7, 및 도 8을 참조하면, 컴퓨터 시스템(100)이 초기화될 때 또는 부팅(boot) 시(S310), 로드 트랙커(310)는 아이들 콜백들(예컨대, 아이들 시작 워커 콜백(351)과 아이들 종료 워커 콜백(353))을 아이들 모듈(350)에 등록할 수 있다(312). 부팅 시(S310), 로드 트랙커(310)는 아이들 시작 워커(311)와 아이들 종료 워커(313)를 생성할 수 있다. 부팅 시(S310), 부스터(330)는 로드 트랙커 (310)에 의해 생성된 아이들 시작 워커(311)와 아이들 종료 워커(313) 각각의 타임아웃 시간 또는 만료 시간을 설정할 수 있다.
아이들 태스크(370)가 실행될 때(도 3의 371 또는 도 7의 S314), 아이들 모듈(350)은 아이들 태스크(370)의 실행(371)에 의해 생성된 인터럽트(INT1)를 감지하고, 아이들 시작 워커 콜백(351)을 호출할 수 있다(S316).
아이들 시작 워커 콜백(351)은, 워크 큐(380)에 큐된(queued) 아이들 종료 워커가 존재할 때, 상기 아이들 종료 워커의 스케줄(또는 타이머에 설정된 타임아웃 시간 또는 만료 시간)을 취소하거나 삭제할 수 있다(S318).
아이들 시작 워커 콜백(351)은 아이들 시작 워커(311 또는 381)의 스케줄 전제 조건을 판단할 수 있고(S320), 전제 조건이 만족될 때 아이들 시작 워커 콜백 (351)은 아이들 시작 워커(311 또는 381)를 스케줄할 수 있다(S322).
예컨대, (1) 아이들 시작 워커가 워크 큐(380)에 계류(pending)되어 있지 않고 아이들 종료 워커가 워크 큐(380)에 계류되어 있지 않을 때 또는 (2) 아이들 시작 워커가 워크 큐(380)에 계류되어 있지 않고 코어(211)가 부스트되어 있을 때, 아이들 시작 워커 콜백(351)은 아이들 시작 워커(311 또는 381)를 스케줄할 수 있다(S322).
워크 큐(380)는 아이들 시작 워커(381)에 설정된 만료 시간이 만료(또는 경과)되었는지를 판단할 수 있다(S324). 만료 시간이 만료되지 않았으면(S324의 NO), 워크 큐(380)는 과정(S324)을 수행할 수 있다.
그러나 만료 시간이 만료되면(S324의 YES), 아이들 시작 워커(311 또는 381)는 부스팅 종료 또는 부스팅 레벨의 감소를 지시하는 감소 지시 이벤트(EVENT1)를 생성하고, 감소 지시 이벤트(EVENT1)를 부스터(330)로 브로드캐스트할 수 있다 (S326).
부스터(330)의 이벤트 수신기(331)는 감소 지시 이벤트(EVENT1)에 응답하여 부스팅 엔더(335)를 호출할 수 있다(S328). 예컨대, 부스터(330)는 감소 지시 이벤트(EVENT1)를 파싱하고, 파싱 결과에 따라 부스팅 엔더(335)를 호출할 수 있다 (S328). 부스팅 엔더(335)는 사전에 정의된 대로 QoS와 관련된 파라미터를 QoS 관련 파일 시스템(337)에 설정할 수 있다(S330). QoS 컨트롤러(340)는, QoS 관련 파일 시스템(337)에 저장된 부스팅 제어 값 또는 QoS 최소값에 기초하여, 부스팅 제어 또는 QoS 최소값 제어를 위한 제어 신호들을 생성할 수 있다(S332). 예컨대, 상기 제어 신호들은 주파수 제어 신호(CTR_C)와 전력 제어 신호(CTR_P)를 포함할 수 있다.
아이들 태스크(370)가 실행됨에 따라 컴퓨터 시스템(100)은 아이들(또는 아이들 상태)을 유지할 수 있다(도 3의 373). 아이들 태스크(370)가 종료될 때(도 3의 375 또는 도 7의 S340), 아이들 모듈(350)은 아이들 태스크(370)의 종료(도 3의 375)에 의해 생성된 인터럽트(INT2)를 감지하고, 아이들 종료 워커 콜백(353)을 호출할 수 있다(S342).
아이들 종료 워커 콜백(353)은 아이들 종료 워커(313 또는 383)의 스케줄 전제 조건을 판단할 수 있고(S344), 전제 조건이 만족될 때 아이들 종료 워커 콜백 (353)은 아이들 종료 워커(313 또는 383)를 스케줄할 수 있다(S346).
예컨대, (1) 아이들 종료 워커가 워크 큐(380)에 계류되어 있지 않고 아이들 시작 워커가 워크 큐(380)에 계류되어 있을 때 또는 (2) 아이들 종료 워커가 워크 큐(380)에 계류되어 있지 않고 코어(211)가 부스트되지 않을 때, 아이들 종료 워커 콜백(353)은 아이들 종료 워커(313 또는 383)를 스케줄할 수 있다(S346).
워크 큐(380)는 아이들 종료 워커(383)에 설정된 만료 시간이 만료(또는 경과)되었는지를 판단할 수 있다(S348). 만료 시간이 만료되지 않았으면(S348의 NO), 워크 큐(380)는 과정(S348)을 수행할 수 있다.
그러나 만료 시간이 만료되면(S348의 YES), 아이들 종료 워커(313 또는 383)는, 워크 큐(380)에 큐된 아이들 시작 워커가 존재할 때, 상기 아이들 시작 워커의 스케줄(또는 타이머에 설정된 타임아웃 시간 또는 만료 시간)을 취소하거나 삭제할 수 있다(S350).
아이들 종료 워커(313)는 부스팅 시작 또는 부스팅 레벨의 증가를 지시하는 증가 지시 이벤트(EVENT2)를 생성하고, 증가 지시 이벤트(EVENT2)를 부스터(330)로 브로드캐스트할 수 있다(S352).
부스터(330)의 이벤트 수신기(331)는 증가 지시 이벤트(EVENT2)에 응답하여 부스팅 스타터(333)를 호출할 수 있다(S328). 예컨대, 부스터(330)는 증가 지시 이벤트(EVENT2)를 파싱하고, 파싱 결과에 따라 부스팅 스타터(333)를 호출할 수 있다 (S328). 부스팅 스타터(335)는 사전에 정의된 대로 QoS와 관련된 파라미터를 QoS 관련 파일 시스템(337)에 설정할 수 있다(S330). QoS 컨트롤러(340)는, QoS 관련 파일 시스템(337)에 저장된 부스팅 제어 값 또는 QoS 최소값에 기초하여, 부스팅 제어 또는 QoS 최소값 제어를 위한 제어 신호들을 생성할 수 있다(S332). 예컨대, 상기 제어 신호들은 주파수 제어 신호(CTR_C)와 전력 제어 신호(CTR_P)를 포함할 수 있다.
도 9는 도 2에 도시된 QoS 컨트롤러의 실시 예를 나타낸다. 도 2의 QoS 컨트롤러(340)의 실시 예에 따른 QoS 컨트롤러(340A)는 DVFS 프로그램으로 구현될 수 있다. QoS 컨트롤러(340A)는 DVFS 거버너(341), CMU 드라이버(343), 및 PMU 드라이버(345)를 포함할 수 있다.
DVFS 거버너(341)는 QoS 관련 시스템 파일(337)로부터 부스팅 제어 값 또는 QoS 최소값을 리드(read)하고 해석하고(analyze), 해설 결과에 해당하는 해석 값(들)을 CMU 드라이버(343)와 PMU 드라이버(345)로 전송할 수 있다. CMU 드라이버 (343)는 상기 해석 값(들)에 기초하여 주파수 제어 신호(CTR_C)를 생성하고, 주파수 제어 신호(CTR_C)를 CMU(220)로 전송할 수 있다. PMU 드라이버(345)는 상기 해석 값(들)에 기초하여 전력 제어 신호(CTR_P)를 생성하고, 전력 제어 신호(CTR_P)를 PMU(230)로 전송할 수 있다.
도 10은 도 1에 도시된 CPU의 실시 예를 나타낸다. 도 10을 참조하면, CPU (210B)는 4개의 코어들(210-1, 210-2, 210-3, 및 210-4)을 포함한다고 가정한다. 그러나 본 발명의 기술적 사상이 CPU(210B)에 포함된 코어들의 개수에 한정되는 것은 아니다. CPU(210B)는 각 코어(210-1, 210-2, 210-3, 및 210-4)에 관련된 명령 캐시(I-Cache)와 데이터 캐시(D-Cache)를 포함한다고 가정한다.
제1코어(210-1)는 제1로드 트랙커(310-1), 부스터(330), QoS 관련 시스템 파일(337), QoS 컨트롤러(340), 아이들 모듈(350-1), 및 워크 큐(380-1)를 포함(또는 실행)할 수 있다. 제1코어(210-1)는 클락 신호(CLK1_1)와 작동 전압(PW1_1)을 이용하여 작동할 수 있다. 예컨대, 도 10에 도시된 바와 같이 각 구성 요소(310-1, 330, 337, 340, 350-1, 및 380-1)는 제1코어(210-1)의 명령-캐시(I-Cache)에 저장되고 각 구성 요소(310-1, 330, 337, 340, 350-1, 및 380-1)는 제1코어(210-1)에 의해 실행될 수 있다.
컴퓨터 시스템(100)이 초기화(또는 부팅)될 때, 제1로드 트랙커(310-1)는 제1코어(210-1)에 대한 제1아이들 시작 워커 콜백과 제1아이들 종료 워커 콜백을 제1아이들 모듈(350-1)에 등록할 수 있고, 제1코어(210-1)에 대한 제1아이들 시작 워커와 제1아이들 종료 워커를 생성할 수 있다. 컴퓨터 시스템(100)이 초기화될 때, 부스터(330)는 제1아이들 시작 워커와 제1아이들 종료 워커 각각의 만료 시간을 설정할 수 있다.
제1코어(210-1)에서 제1아이들 태스크가 실행될 때 제1아이들 모듈(350-1)은 제1아이들 모듈(350-1)에 등록된 제1아이들 시작 워커 콜백을 호출할 수 있다. 제1코어(210-1)에서 제1아이들 태스크가 실행되면, 제1아이들 시작 워커 콜백은 제1워크 큐(380-1)에 이미 존재하는 아이들 시작 워커(들)의 스케줄을 취소할 수 있다.
(1) 제1워크 큐(380-1)에 아이들 시작 워커가 계류중이지 않고 제1워크 큐 (380-1)에 아이들 종료 워커가 계류중이지 않을 때 또는 (2) 제1워크 큐(380-1)에 아이들 시작 워커가 계류중이지 않고 제1코어(210-1)가 부스팅 중이면, 제1아이들 시작 워커 콜백은 제1아이들 시작 워커를 스케줄할 수 있다.
제1워크 큐(380-1)는 제1아이들 시작 워커의 만료 시간이 만료(또는 경과)되었는지를 판단할 할 수 있다. 상기 제1아이들 시작 워커의 만료 시간이 만료(또는 경과)된 후, 상기 제1아이들 시작 워커는 제1코어(210-1)에 대한 비지 코어 카운트를 1만큼 감소시키고, 감소 지시 이벤트(EVENTA)를 부스터(330)로 전송할 수 있다.
제1코어(210-1)에서 제1아이들 태스크의 실행이 종료될 때, 제1아이들 모듈 (350-1)은 제1아이들 모듈(350-1)에 등록된 제1아이들 종료 워커 콜백을 호출할 수 있다.
(1) 제1워크 큐(380-1)에 아이들 종료 워커가 계류중이지 않고 제1워크 큐 (380-1)에 아이들 시작 워커가 계류중일 때 또는 (2) 제1워크 큐(380-1)에 아이들 종료 워커가 계류중이지 않고 제1코어(210-1)가 부스팅 중이 아닐 때, 제1아이들 종료 워커 콜백은 제1아이들 종료 워커를 스케줄할 수 있다.
제1워크 큐(380-1)는 제1아이들 종료 워커의 만료 시간이 만료(또는 경과)되었는지를 판단할 할 수 있다. 상기 제1아이들 종료 워커의 만료 시간이 만료(또는 경과)된 후, 상기 제1아이들 종료 워커는 제1워크 큐(380-1)에 스케줄된 아이들 시작 워커의 스케줄을 취소하고, 제1코어(210-1)에 대한 비지 코어 카운트를 1만큼 증가 시키고, 증가 지시 이벤트(EVENTA)를 부스터(330)로 전송할 수 있다.
제2코어(210-2)는 제2로드 트랙커(310-2), 아이들 모듈(350-2), 및 워크 큐 (380-2)을 포함(또는 실행)할 수 있다. 제2코어(210-2)는 클락 신호(CLK1_2)와 작동 전압(PW1_2)을 이용하여 작동할 수 있다. 예컨대, 도 10에 도시된 바와 같이 각 구성 요소(310-2, 350-2, 및 380-2)는 제2코어(210-2)의 명령-캐시(I-Cache)에 저장되고 각 구성 요소(310-2, 350-2, 및 380-2)는 제2코어(210-2)에 의해 실행될 수 있다.
컴퓨터 시스템(100)이 초기화(또는 부팅)될 때, 제2로드 트랙커(310-2)는 제2코어(210-2)에 대한 제2아이들 시작 워커 콜백과 제2아이들 종료 워커 콜백을 제2아이들 모듈(350-2)에 등록할 수 있고, 제2코어(210-2)에 대한 제2아이들 시작 워커와 제2아이들 종료 워커를 생성할 수 있다. 컴퓨터 시스템(100)이 초기화될 때, 제1코어(210-1)의 부스터(330)는 제2아이들 시작 워커와 제2아이들 종료 워커 각각의 만료 시간을 설정할 수 있다.
제2코어(210-2)에서 제2아이들 태스크가 실행될 때 제2아이들 모듈(350-2)은 제2아이들 모듈(350-2)에 등록된 제2아이들 시작 워커 콜백을 호출할 수 있다. 제2코어(210-2)에서 제2아이들 태스크가 실행되면, 제2아이들 시작 워커 콜백은 제2워크 큐(380-2)에 이미 존재하는 아이들 시작 워커(들)의 스케줄을 취소할 수 있다.
(1) 제2워크 큐(380-2)에 아이들 시작 워커가 계류중이지 않고 제2워크 큐 (380-2)에 아이들 종료 워커가 계류중이지 않을 때 또는 (2) 제2워크 큐(380-2)에 아이들 시작 워커가 계류중이지 않고 제2코어(210-2)가 부스팅 중이면, 제2아이들 시작 워커 콜백은 제2아이들 시작 워커를 스케줄할 수 있다.
제2워크 큐(380-2)는 제2아이들 시작 워커의 만료 시간이 만료(또는 경과)되었는지를 판단할 할 수 있다. 상기 제2아이들 시작 워커의 만료 시간이 만료(또는 경과)된 후, 상기 제2아이들 시작 워커는 제2코어(210-2)에 대한 비지 코어 카운트를 1만큼 감소시키고, 감소 지시 이벤트(EVENTB)를 부스터(330)로 전송할 수 있다.
제2코어(210-2)에서 제2아이들 태스크의 실행이 종료될 때, 제2아이들 모듈 (350-2)은 제2아이들 모듈(350-2)에 등록된 제2아이들 종료 워커 콜백을 호출할 수 있다.
(1) 제2워크 큐(380-2)에 아이들 종료 워커가 계류중이지 않고 제2워크 큐 (380-2)에 아이들 시작 워커가 계류중일 때 또는 (2) 제2워크 큐(380-2)에 아이들 종료 워커가 계류중이지 않고 제2코어(210-2)가 부스팅 중이 아닐 때, 제2아이들 종료 워커 콜백은 제2아이들 종료 워커를 스케줄할 수 있다.
제2워크 큐(380-2)는 제2아이들 종료 워커의 만료 시간이 만료(또는 경과)되었는지를 판단할 할 수 있다. 상기 제2아이들 종료 워커의 만료 시간이 만료(또는 경과)된 후, 상기 제2아이들 종료 워커는 제2워크 큐(380-2)에 스케줄된 아이들 시작 워커의 스케줄을 취소하고, 제2코어(210-2)에 대한 비지 코어 카운트를 1만큼 증가 시키고, 증가 지시 이벤트(EVENTB)를 부스터(330)로 전송할 수 있다.
제3코어(210-3)는 제3로드 트랙커(310-3), 아이들 모듈(350-3), 및 워크 큐(380-3)을 포함(또는 실행)할 수 있다. 제3코어(210-3)는 클락 신호(CLK1_3)와 작동 전압(PW1_3)을 이용하여 작동할 수 있다. 예컨대, 도 10에 도시된 바와 같이 각 구성 요소(310-3, 350-3, 및 380-3)는 제3코어(210-3)의 명령-캐시(I-Cache)에 저장되고 각 구성 요소(310-3, 350-3, 및 380-3)는 제3코어(210-3)에 의해 실행될 수 있다.
컴퓨터 시스템(100)이 초기화(또는 부팅)될 때, 제3로드 트랙커(310-3)는 제3코어(210-3)에 대한 제3아이들 시작 워커 콜백과 제3아이들 종료 워커 콜백을 제3아이들 모듈(350-3)에 등록할 수 있고, 제3코어(210-3)에 대한 제3아이들 시작 워커와 제3아이들 종료 워커를 생성할 수 있다. 컴퓨터 시스템(100)이 초기화될 때, 부스터(330)는 제3아이들 시작 워커와 제3아이들 종료 워커 각각의 만료 시간을 설정할 수 있다.
제3코어(210-3)에서 제3아이들 태스크가 실행될 때 제3아이들 모듈(350-3)은 제3아이들 모듈(350-3)에 등록된 제3아이들 시작 워커 콜백을 호출할 수 있다. 제3코어(210-3)에서 제3아이들 태스크가 실행되면, 제3아이들 시작 워커 콜백은 제3워크 큐(380-3)에 이미 존재하는 아이들 시작 워커(들)의 스케줄을 취소할 수 있다.
(1) 제3워크 큐(380-3)에 아이들 시작 워커가 계류중이지 않고 제3워크 큐 (380-3)에 아이들 종료 워커가 계류중이지 않을 때 또는 (2) 제3워크 큐(380-3)에 아이들 시작 워커가 계류중이지 않고 제3코어(210-3)가 부스팅 중이면, 제3아이들 시작 워커 콜백은 제3아이들 시작 워커를 스케줄할 수 있다.
제3워크 큐(380-3)는 제3아이들 시작 워커의 만료 시간이 만료(또는 경과)되었는지를 판단할 할 수 있다. 상기 제3아이들 시작 워커의 만료 시간이 만료(또는 경과)된 후, 상기 제3아이들 시작 워커는 제3코어(210-3)에 대한 비지 코어 카운트를 1만큼 감소시키고, 감소 지시 이벤트(EVENTB)를 부스터(330)로 전송할 수 있다.
제3코어(210-3)에서 제3아이들 태스크의 실행이 종료될 때, 제3아이들 모듈 (350-3)은 제3아이들 모듈(350-3)에 등록된 제3아이들 종료 워커 콜백을 호출할 수 있다.
(1) 제3워크 큐(380-3)에 아이들 종료 워커가 계류중이지 않고 제3워크 큐 (380-3)에 아이들 시작 워커가 계류중일 때 또는 (2) 제3워크 큐(380-3)에 아이들 종료 워커가 계류중이지 않고 제3코어(210-3)가 부스팅 중이 아닐 때, 제3아이들 종료 워커 콜백은 제3아이들 종료 워커를 스케줄할 수 있다.
제3워크 큐(380-3)는 제3아이들 종료 워커의 만료 시간이 만료(또는 경과)되었는지를 판단할 할 수 있다. 상기 제3아이들 종료 워커의 만료 시간이 만료(또는 경과)된 후, 상기 제3아이들 종료 워커는 제3워크 큐(380-3)에 스케줄된 아이들 시작 워커의 스케줄을 취소하고, 제3코어(210-3)에 대한 비지 코어 카운트를 1만큼 증가 시키고, 증가 지시 이벤트(EVENTC)를 부스터(330)로 전송할 수 있다.
제4코어(210-4)는 제4로드 트랙커(310-4), 아이들 모듈(350-4), 및 워크 큐(380-4)을 포함(또는 실행)할 수 있다. 제4코어(210-4)는 클락 신호(CLK1_4)와 작동 전압(PW1_4)을 이용하여 작동할 수 있다. 예컨대, 도 10에 도시된 바와 같이 각 구성 요소(310-4, 350-4, 및 380-4)는 제4코어(210-4)의 명령-캐시(I-Cache)에 저장되고 각 구성 요소(310-4, 350-4, 및 380-4)는 제4코어(210-4)에 의해 실행될 수 있다.
컴퓨터 시스템(100)이 초기화(또는 부팅)될 때, 제4로드 트랙커(310-4)는 제4코어(210-4)에 대한 제4아이들 시작 워커 콜백과 제4아이들 종료 워커 콜백을 제4아이들 모듈(350-4)에 등록할 수 있고, 제4코어(210-4)에 대한 제4아이들 시작 워커와 제4아이들 종료 워커를 생성할 수 있다. 컴퓨터 시스템(100)이 초기화될 때, 부스터(330)는 제4아이들 시작 워커와 제4아이들 종료 워커 각각의 만료 시간을 설정할 수 있다.
제4코어(210-4)에서 제4아이들 태스크가 실행될 때 제4아이들 모듈(350-4)은 제4아이들 모듈(350-4)에 등록된 제4아이들 시작 워커 콜백을 호출할 수 있다. 제4코어(210-4)에서 제4아이들 태스크가 실행되면, 제4아이들 시작 워커 콜백은 제4워크 큐(380-4)에 이미 존재하는 아이들 시작 워커(들)의 스케줄을 취소할 수 있다.
(1) 제4워크 큐(380-4)에 아이들 시작 워커가 계류중이지 않고 제4워크 큐 (380-4)에 아이들 종료 워커가 계류중이지 않을 때 또는 (2) 제4워크 큐(380-4)에 아이들 시작 워커가 계류중이지 않고 제4코어(210-4)가 부스팅 중이면, 제4아이들 시작 워커 콜백은 제4아이들 시작 워커를 스케줄할 수 있다.
제4워크 큐(380-4)는 제4아이들 시작 워커의 만료 시간이 만료(또는 경과)되었는지를 판단할 할 수 있다. 상기 제4아이들 시작 워커의 만료 시간이 만료(또는 경과)된 후, 상기 제4아이들 시작 워커는 제4코어(210-4)에 대한 비지 코어 카운트를 1만큼 감소시키고, 감소 지시 이벤트(EVENTD)를 부스터(330)로 전송할 수 있다.
제4코어(210-4)에서 제4아이들 태스크의 실행이 종료될 때, 제4아이들 모듈 (350-4)은 제4아이들 모듈(350-4)에 등록된 제4아이들 종료 워커 콜백을 호출할 수 있다.
(1) 제4워크 큐(380-4)에 아이들 종료 워커가 계류중이지 않고 제4워크 큐 (380-4)에 아이들 시작 워커가 계류중일 때 또는 (2) 제4워크 큐(380-4)에 아이들 종료 워커가 계류중이지 않고 제4코어(210-4)가 부스팅 중이 아닐 때, 제4아이들 종료 워커 콜백은 제4아이들 종료 워커를 스케줄할 수 있다.
제4워크 큐(380-4)는 제4아이들 종료 워커의 만료 시간이 만료(또는 경과)되었는지를 판단할 할 수 있다. 상기 제4아이들 종료 워커의 만료 시간이 만료(또는 경과)된 후, 상기 제4아이들 종료 워커는 제4워크 큐(380-4)에 스케줄된 아이들 시작 워커의 스케줄을 취소하고, 제4코어(210-2)에 대한 비지 코어 카운트를 1만큼 증가 시키고, 증가 지시 이벤트(EVENTD)를 부스터(330)로 전송할 수 있다.
이벤트들(EVENTA, EVENTB, EVENTC, 및 EVENTD) 중에서 적어도 하나가 부스터 (330)로 브로드캐스트되면, 커널 시스템 콜(kernel system call) API에 의해 대기 상태의 쓰레드(thread)가 깨어나고, 부스터(330)는 수신된 적어도 하나의 이벤트를 파싱할 수 있다. 상기 적어도 하나의 이벤트가 파싱되면, 부스터(330)는 각 코어 (210-1. 210-2, 210-3, 및 210-4)에 대한 비지 코어 카운트를 확인(또는 판단)할 수 있다. 부스터(330)는 확인 결과에 해당하는 전체 비지 코어 카운트에 해당하는 QoS 최소값을 QoS 관련 시스템 파일(337)에 설정(또는 라이트)할 수 있다. QoS 컨트롤러(340)는 QoS 관련 시스템 파일(337)로부터 출력된 QoS 최소값에 기초하여 각 코어(210-1, 210-2, 210-3, 및 210-4)에 대한 QoS 최소값을 제어할 수 있는 제어 신호들(CTR_C와 CTR_P)를 생성할 수 있다.
제1클락 신호(CLK1)는 클락 신호들(CLK1_1~CLK1_4)을 집합적(collectively)으로 나타내고, 제1작동 전압(PW1)은 작동 전압들(PW1_1~PW1_4)을 집합적으로 나타낸다. 그러나 CMU(220)는 주파수 제어 신호(CTR_C)에 기초하여 클락 신호들 (CLK1_1~CLK1_4) 각각의 주파수를 제어할 수 있다. 또한, PMU(230)는, 전력 제어 신호(CTR_P)에 기초하여, 작동 전압들(PW1_1~PW1_4) 각각의 레벨을 제어할 수 있는 제어 신호(CTR)를 생성하고, 제어 신호(CTR)를 PMIC(270)로 출력할 수 있다.
각 이벤트(EVENTA, EVENTB, EVENTC, 및 EVENTD)는 도 3을 참조하여 설명된 감소 지시 이벤트(EVENT1) 또는 증가 지시 이벤트(EVENT2)를 나타낼 수 있다.
각 코어(210-1, 210-2, 210-3, 및 210-4)의 각 로드 트랙커(310-1, 310-2, 310-3, 및 310-4)의 구성과 기능은 도 3부터 도 9를 참조하여 설명된 로드 트랙커 (310)의 구조와 기능과 동일 또는 유사하다. 각 코어(210-1, 210-2, 210-3, 및 210-4)의 각 아이들 모듈(350-1, 350-2, 350-3, 및 350-4)의 구성과 기능은 도 3부터 도 9를 참조하여 설명된 아이들 모듈(350)의 기능과 동일 또는 유사하다. 각 코어(210-1, 210-2, 210-3, 및 210-4)의 각 워크 큐(380-1, 380-2, 380-3, 및 380-4)의 구성과 기능은 도 3부터 도 9를 참조하여 설명된 워크 큐(380)의 구성과 기능과 동일 또는 유사하다.
도 11은 도 10에 도시된 CPU를 이용하여 수행되는 부스팅 레벨을 제어하는 방법들을 설명하는 개념도이다. 도 10과 도 11을 참조하면, 각 코어(210-1, 210-2, 210-3, 및 210-4)의 로드 트랙커(310-1, 310-2, 310-3, 및 310-4)의 아이들 시작 워커는 비지 코어 카운트를 감소시키는 작동을 수행할 수 있고, 각 로드 트랙커 (310-1, 310-2, 310-3, 및 310-4)의 아이들 종료 워커는 비지 코어 카운트를 증가시키는 작동을 수행할 수 있다. 여기서, 비지 코어 카운트는 부스트될 코어의 개수를 나타낸다.
예컨대, 각 코어(210-1, 210-2, 210-3, 및 210-4)에서 아이들 태스크가 실행되면 각 코어(210-1, 210-2, 210-3, 및 210-4)에 대한 비지 코어 카운트는 감소할 수 있고, 각 코어(210-1, 210-2, 210-3, 및 210-4)에서 아이들 태스크가 종료되면 각 코어(210-1, 210-2, 210-3, 및 210-4)에 대한 비지 코어 카운트는 증가할 수 있다.
제1코어(210-1)에서 실행되는 부스터(330)는 각 이벤트(EVENTA, EVENTB, EVENTC, 및 EVENTD)를 파싱하고, 파싱 결과에 따라 CPU(210B)에 대한 전체 비지 코어 카운트를 계산할 수 있다.
도 11에 도시된 바와 같이, 제1시점(T1)에서 제3코어(CORE3, 210-3)만이 부스팅이 필요한 태스크를 수행할 때, 제3코어(CORE3, 210-3)의 제3로드 트랙커(310-3)는 증가 지시 이벤트(EVENTC=EVENT2)를 부스터(330)로 전송하므로, 부스터(330)에 의해 계산된 전체 비지 코어 카운트는 1이다.
제2시점(T2)에서 제1코어(CORE1; 210-1)가 부스팅이 필요한 태스크를 수행할 때, 제1코어(CORE1, 210-1)의 제1로드 트랙커(310-1)는 증가 지시 이벤트 (EVENTA=EVENT2)를 부스터(330)로 전송하므로, 부스터(330)에 의해 계산된 전체 비지 코어 카운트는 2이다.
제3시점(T3)에서 제2코어(CORE2; 210-2)가 부스팅이 필요한 태스크를 수행할 때, 제2코어(CORE2, 210-2)의 제2로드 트랙커(310-2)는 증가 지시 이벤트 (EVENTB=EVENT2)를 부스터(330)로 전송하므로, 부스터(330)에 의해 계산된 전체 비지 코어 카운트는 3이다. 제4시점(T4)에서, 부스터(330)에 의해 계산된 전체 비지 코어 카운트는 3이다.
제5시점(T5)에서 제2코어(CORE2; 210-2)가 부스팅이 필요한 태스크를 종료하더라도 도 4를 참조하여 설명한 바와 같이 ETH가 만료되지 않으면, 부스터(330)에 의해 계산된 전체 비지 코어 카운트는 3을 유지할 수 있다.
제6시점(T6)에서, 제2코어(CORE2, 210-2)의 제2로드 트랙커(310-2)는 감소 지시 이벤트(EVENTB=EVENT1)를 부스터(330)로 전송하므로, 부스터(330)에 의해 계산된 전체 비지 코어 카운트는 3으로부터 2로 감소할 수 있다.
제7시점(T7)에서, 즉, 제3코어(CORE3)가 부스팅이 필요한 태스크를 종료하고 ETH가 경과된 후, 제3코어(CORE3)의 제3로드 트랙커(310-3)는 감소 지시 이벤트 (EVENTC=EVENT1)를 부스터(330)로 전송하므로, 부스터(330)에 의해 계산된 전체 비지 코어 카운트는 2으로부터 1로 감소할 수 있다.
제8시점(T8)에서, 즉, 제1코어(CORE1)가 부스팅이 필요한 태스크를 종료하고 ETH가 경과된 후, 제1코어(CORE1)의 제1로드 트랙커(310-1)는 감소 지시 이벤트 (EVENTA=EVENT1)를 부스터(330)로 전송하므로, 부스터(330)에 의해 계산된 전체 비지 코어 카운트는 1로부터 0으로 감소할 수 있다. 도 11에 도시된 STH와 ETH 각각은 도 4를 참조하여 설명된 STH와 ETH 각각과 동일하다.
도 12는 도 10에 도시된 CPU를 이용하여 수행되는 부스팅 레벨을 제어하는 방법들을 설명하는 개념도이다. 도 4, 도 10, 도 11, 및 도 12를 참조하면, 전체 비지 코어 카운트가 1 또는 2일 때의 부스팅 레벨은 레벨-1(LV1)이라고 가정하고, 전체 비지 코어 카운트가 3 또는 4일 때의 부스팅 레벨은 레벨-2(LV2)이라고 가정한다.
도 10에 도시된 제1코어(210-1)와 제2코어(210-2) 각각은 리틀 코어(little core)이고, 제3코어(210-3)와 제4코어(210-4) 각각은 빅 코어(big core)라고 가정한다. MIF는 도 1에 도시된 메모리 인터페이스들(250과 260) 중에서 적어도 하나이고, INT는 도 1에 도시된 입출력 인터페이스(265)라고 가정한다. 도 10과 도 11을 참조하여 설명한 바와 같이, 제1코어(210-1)에서 실행되는 부스터(330)는 각 코어 (210-1, 210-2, 210-3, 및 210-4)로부터 출력된 각 이벤트(EVENTA, EVENTB, EVENTC, 및 EVENTD)에 기초하여 전체 비지 코어 카운트를 계산할 수 있다.
제1코어(210-1)의 부스터(330)는 계산된 전체 비지 코어 카운트에 기초하여 QoS 최소값을 QoS 관련 시스템 파일(337)에 설정할 수 있다. 따라서, QoS 컨트롤러 (340)는 QoS 최소값을 제어할 수 있는 제어 신호들(CTR_C와 CTR_P)을 생성할 수 있다. CMU(220)는, 주파수 제어 신호(CTR_C)에 응답하여, 클락 신호들(CLK1_1, CLK1_2, CLK1_3, CLK1_4, CLK2, CLK3, CLK5, 및 CLK5) 중에서 적어도 하나의 클락 신호의 주파수를 제어할 수 있다.
예컨대, 부스팅 레벨이 레벨-1(LV1)일 때, CMU(220)는 빅 코어로 공급되는 클락 신호의 주파수를 1.5GHz로 조절할 수 있고, 리틀 코어로 공급되는 클락 신호의 주파수를 1.5GHz로 조절할 수 있고, INT로 공급되는 클락 신호의 주파수를 500MHz로 조절할 수 있고, MIF로 공급되는 클락 신호의 주파수를 1.5GHz로 조절할 수 있고, HMP 부스트를 온(on) 시킬 수 있다. HMP 부스트가 온되면, 리틀 코어에 할당된 태스크는 빅 코어로 강제로 할당될 수 있다.
예컨대, 부스팅 레벨이 레벨-2(VL2)일 때, CMU(220)는 빅 코어로 공급되는 클락 신호의 주파수를 2.0GHz로 조절할 수 있고, 리틀 코어로 공급되는 클락 신호의 주파수를 1.5GHz로 조절할 수 있고, INT로 공급되는 클락 신호의 주파수를 600MHz로 조절할 수 있고, MIF로 공급되는 클락 신호의 주파수를 1.6GHz로 조절할 수 있고, HMP 부스트를 온(on)시킬 수 있다.
도 13은 도 10에 도시된 CPU에서 실행되는 소프트웨어 컴포넌트들을 이용하여 QoS 최소값을 제어하는 방법들을 설명하는 개념도이고, 도 14, 도 15, 및 도 16은 도 10에 도시된 CPU에서 실행되는 소프트웨어 컴포넌트들을 이용하여 QoS 최소값을 제어하는 방법들을 설명하는 플로우 차트들이다.
도 1부터 도 3, 도 10, 및 도 13부터 도 16을 참조하면, 컴퓨터 시스템(100)이 초기화(또는 부팅)될 때(S410), 로드 트랙커(310, 310-1, 310-2, 310-3, 또는 310-4; 집합적으로(collectively) 310A)는 해당 코어(211, 210-1, 210-2, 210-3, 또는 210-4)에 대한 아이들 워커 콜백들, 예컨대 아이들 시작 워커 콜백(351)과 아이들 종료 워커 콜백(353)을 아이들 모듈(350, 350-1, 350-2, 350-3, 또는 350-4; 집합적으로 350A)에 등록할 수 있다(S412).
로드 트랙커(310A)는 해당 코어(211, 210-1, 210-2, 210-3, 또는 210-4)에 대한 아이들 시작 워커(311)와 아이들 종료 워커(313)를 생성할 수 있다(S414).
컴퓨터 시스템(100)이 초기화될 때, 부스터(330)는 환경설정 파일(382)을 제2메모리 장치(290)로부터 리드하고(S416), 비지 코어 카운트별로 또는 전체 비지 코어 카운트별로, DVFS(또는 DFS) 및/또는 스케줄러(384)에 설정할 파라미터들 (330-3)을 시스템 파일(330-2)을 통해 메모리 장치(215 또는 280)로 로드할 수 있다(S418). 예컨대, 환경설정 파일(382)은 도 12에 예시적으로 도시된 부스팅 레벨 환경설정일 수 있으나 이에 한정되는 것은 아니다. 도 13에 도시된 부스터(330)는 메인 루프(330-1)를 포함할 수 있고, 메인 루프(330-1)는 이벤트 수신기(331), 부스팅 스타터(333), 및 부스팅 엔더(335)를 포함하는 부스터(330A)를 포함할 수 있다. 예컨대, 부스터(330)는 부스터(330A)와 함께 데이터 흐름을 포함하나, 부스터(330)의 기능은 부스터(330A)의 기능과 동일할 수 있다.
부스터(330)는 로드 트랙커(310A)에 의해 생성된 아이들 시작 워커(311)와 아이들 종료 워커(313) 각각의 만료 시간을 설정할 수 있다(S420). 예컨대, 부스터 (330)는 도 4에 도시된 만료 시간들(STH와 ETH) 각각을 설정할 수 있다.
부스터(330)는 커널(kernel) 또는 커널 영역으로부터 이벤트(EVENT1, EVENT2, EVENTA, EVENTB, EVENTC 및/또는 EVENTD, 집합적으로 EVENT)를 수신 또는 청취(listening)하기 위한 통신 응용 프로그래밍 인터페이스(application programming interface(API))를 오픈(open)할 있다(S422). 상기 통신 API는 소켓 (socket)을 의미할 수 있다. 상기 통신 API 또는 소켓은 비지 코어 카운트를 포함하는 이벤트(EVENT)를 송수신하는 통신 채널(communication channel)을 의미할 수 있다.
부스터(330)는 통신 API를 열고, 상기 통신 API에 대해 커널 시스템 콜 API를 호출하고 대기 상태로 진입할 수 있다(S424).
아이들 태스크(370)가 시작되면(S510), 아이들 모듈(350A)은 아이들 시작 워커 콜백(351)을 호출할 수 있다(S512).
아이들 시작 워커 콜백(351)은 워크 큐(380, 380-1, 380-2, 380-3, 및/또는 380-4, 집합적으로 380)에 존재하는 아이들 종료 워커의 스케줄(또는 타이머의 만료 시간)을 취소할 수 있다(S514). 앞에서 설명한 바와 같이, 취소될 아이들 종료 워커가 워크 큐(380)에 존재하지 않을 때, 과정(S514)은 생략 또는 스킵될 수 있다.
워크 큐(380)에 아이들 시작 워커가 계류중이지 않고 상기 워크 큐에 아이들 종료 워커가 계류중이지 않을 때 또는 (2) 워크 큐(380)에 아이들 시작 워커가 계류중이지 않고 해당 코어(211, 210-1, 210-2, 210-3, 또는 210-4)가 부스팅 중이면(S516), 아이들 시작 워커 콜백(351)은 아이들 시작 워커(311)를 스케줄할 수 있다(S518).
워크 큐(380)는 아이들 시작 워커의 만료 시간이 만료(또는 경과)되었는지를 판단할 할 수 있다(S520). 상기 아이들 시작 워커의 만료 시간이 만료(또는 경과)되면(S520의 YES), 아이들 시작 워커(311)는 해당 코어(211, 210-1, 210-2, 210-3, 또는 210-4)에 대한 비지 코어 카운트를 1만큼 감소시키고, 부스팅 종료 또는 부스팅 레벨의 감소를 지시하는 감소 지시 이벤트(EVENT)를 부스터(330)로 브로드캐스트할 수 있다(S522).
감소 지시 이벤트(EVENT)가 부스터(330)로 브로드캐스트되면, 부스터(330)의 커널 시스템 콜 API(예컨대, epoll)에 의해 대기 상태의 쓰레드(thread)가 깨어날 수 있다(S524). 예컨대, 메인 루프(330-1)의 이벤트 수신기(331)는 로드 트랙커 (310A)로부터 전송된 감소 지시 이벤트(EVENT)를 수신하고, 감소 지시 이벤트 (EVENT)를 파싱하고(S526), 파싱 결과에 따라 부스팅 엔더(335)를 호출할 수 있다.
부스팅 엔더(335)는 상기 파싱 결과에 따라 QoS와 관련된 시스템 파일(337)에 QoS 최소값에 해당하는 파라미터(들)를 라이트할 수 있다(S528). QoS 컨트롤러 (340)는 QoS와 관련된 시스템 파일(337)로부터 QoS 최소값에 해당하는 파라미터(들)를 리드하고, 상기 파라미터(들)를 이용하여 해당 코어(211, 210-1, 210-2, 210-3, 또는 210-4)의 QoS와 관련된 제어 신호들(CTR_C와 CTR_P)을 생성하고 제어 신호들(CTR_C와 CTR_P)을 출력할 수 있다(S530).
제어 회로(200)는, 제어 신호들(CTR_C와 CTR_P)에 기초하여 작동하는 CMU (220)와 PMU(230)의 제어에 따라, 제어 회로(200)의 QoS 또는 QoS 최소값를 제어할 수 있다(S532). 즉, CMU(220)는, 주파수 제어 신호(CTR_C)에 기초하여, 클락 신호들(CLK1, CLK2, CLK3, CLK4, 및 CLK5) 중에서 적어도 하나의 주파수를 조절할 수 있다. PMIC(270)는, 전력 제어 신호(CTR_P)와 관련된 제어 신호(CTR)에 기초하여, 작동 전압들(PW1, PW2, PW3, PW4, PW5, 및 PW6) 중에서 적어도 하나의 레벨을 조절할 수 있다.
도 10을 참조하여 설명한 바와 같이, CMU(220)는, 주파수 제어 신호(CTR_C)에 기초하여, 클락 신호들(CLK1_1, CLK1_2, CLK1_3, 및 CLK1_4) 중에서 적어도 하나의 주파수를 조절할 수 있다. PMIC(270)는, 전력 제어 신호(CTR_P)와 관련된 제어 신호(CTR)에 기초하여, 작동 전압들(PW1_1, PW1_2, PW1_3, 및 PW1_4) 중에서 적어도 하나의 레벨을 조절할 수 있다.
계속하여, 도 13, 도 14, 및 도 16을 참조하면, 아이들 태스크(370)의 실행이 종료되면(S610), 아이들 모듈(350A)은 아이들 종료 워커 콜백(353)을 호출할 수 있다(S612).
워크 큐(380)에 아이들 종료 워커가 계류중이지 않고 워크 큐(380)에 아이들 시작 워커가 계류중일 때 또는 (2) 워크 큐(380)에 아이들 종료 워커가 계류중이지 않고 해당 코어(211, 210-1, 210-2, 210-3, 또는 210-4)가 부스팅 중이 아니면 (S614), 아이들 종료 워커 콜백(353)은 아이들 종료 워커(313)를 스케줄할 수 있다(S615).
워크 큐(380)는 아이들 종료 워커(313)의 만료 시간이 만료(또는 경과)되었는지를 판단할 할 수 있다(S616). 아이들 종료 워커(313)의 만료 시간이 만료(또는 경과)되면(S616의 YES), 아이들 종료 워커(313)는 해당 코어(211, 210-1, 210-2, 210-3, 또는 210-4)에 대한 아이들 시작 워커의 스케줄(또는 타이머의 만료 시간)을 취소 또는 삭제할 수 있다(S618).
아이들 종료 워커(313)는 해당 코어(211, 210-1, 210-2, 210-3, 또는 210-4)에 대한 비지 코어 카운트를 1만큼 증가시키고, 부스팅 시작 또는 부스팅 레벨의 증가를 지시하는 증가 지시 이벤트(EVENT)를 부스터(330)로 브로드캐스트할 수 있다(S620).
증가 지시 이벤트(EVENT)가 부스터(330)로 브로드캐스트되면, 부스터(330)의 커널 시스템 콜 API(예컨대, epoll)에 의해 대기 상태의 쓰레드(thread)가 깨어날 수 있다(S524). 예컨대, 메인 루프(330-1)의 이벤트 수신기(331)는 로드 트랙커 (310A)로부터 전송된 증가 지시 이벤트(EVENT)를 수신하고, 증가 지시 이벤트 (EVENT)를 파싱하고(S526), 파싱 결과에 따라 부스팅 스타터(333)를 호출할 수 있다.
부스팅 스타터(333)는 상기 파싱 결과에 따라 QoS와 관련된 시스템 파일 (337)에 QoS 최소값에 해당하는 파라미터(들)를 라이트할 수 있다(S528). QoS 컨트롤러(340)는 QoS와 관련된 시스템 파일(337)로부터 QoS 최소값에 해당하는 파라미터(들)를 리드하고, 상기 파라미터(들)를 이용하여 해당 코어(211, 210-1, 210-2, 210-3, 또는 210-4)의 QoS와 관련된 제어 신호들(CTR_C와 CTR_P)을 생성하고 제어 신호들(CTR_C와 CTR_P)을 출력할 수 있다(S530).
제어 회로(200)는, 제어 신호들(CTR_C와 CTR_P)에 기초하여 작동하는 CMU (220)와 PMU(230)의 제어에 따라, 제어 회로(200)의 QoS 또는 QoS 최소값를 제어할 수 있다(S532). 즉, CMU(220)는, 주파수 제어 신호(CTR_C)에 기초하여, 클락 신호들(CLK1, CLK2, CLK3, CLK4, 및 CLK5) 중에서 적어도 하나의 주파수를 조절할 수 있다. PMIC(270)는, 전력 제어 신호(CTR_P)와 관련된 제어 신호(CTR)에 기초하여, 작동 전압들(PW1, PW2, PW3, PW4, PW5, 및 PW6) 중에서 적어도 하나의 레벨을 조절할 수 있다. 도 10을 참조하여 설명한 바와 같이, CMU(220)는, 주파수 제어 신호(CTR_C)에 기초하여, 클락 신호들(CLK1_1, CLK1_2, CLK1_3, 및 CLK1_4) 중에서 적어도 하나의 주파수를 조절할 수 있다. PMIC(270)는, 전력 제어 신호(CTR_P)와 관련된 제어 신호(CTR)에 기초하여, 작동 전압들(PW1_1, PW1_2, PW1_3, 및 PW1_4) 중에서 적어도 하나의 레벨을 조절할 수 있다.
도 17은 도 3에 도시된 아이들 모듈에 아이들 워커 콜백을 등록하는 과정의 설명하기 위한 프로그램 코드의 실시 예이다. 도 17을 참조하면, 도 17에 예시적으로 도시된 프로그램 코드는 아이들 모듈에 아이들 워커 콜백들, 예컨대, 아이들 시작 워커 콜백과 아이들 종료 워커 콜백을 등록하기 위한 부분을 나타낸다.
도 18은 도 3에 도시된 아이들 모듈에 등록된 아이들 워커 콜백에서 아이들 시작 워커와 아이들 종료 워커의 스케줄과 취소를 설명하기 위한 프로그램 코드의 실시 예이다. 도 18을 참조하면, 도 18에 예시적으로 도시된 프로그램 코드는 아이들 시작 워커 콜백이 아이들 시작 워커를 스케줄하고 취소하는 부분과 아이들 종료 워커 콜백이 아이들 종료 워커를 스케줄하고 취소하는 부분을 나타낸다.
도 1부터 도 18을 참조하여 설명한 바와 같이, 코어가 작동하지 않을 때 아이들 태스크가 실행되는 CPU(210) 또는 CPU(210)를 포함하는 컴퓨터 시스템(100)에서, 상기 아이들 태스크가 실행될 때에는 아이들 시작 워커가 스케줄되고, 상기 아이들 태스크의 실행이 종료될 때에는 아이들 종료 워커가 스케줄된다.
상기 아이들 태스크가 실행될 때, 상기 아이들 종료 워커의 스케줄은 취소된다. 스케줄된 아이들 시작 워커와 스케줄된 아이들 종료 워커 각각의 스케줄이 취소되지 않고 상기 스케줄된 아이들 시작 워커와 상기 스케줄된 아이들 종료 워커 각각의 만료 시간이 지나면, 상기 스케줄된 아이들 시작 워커와 상기 스케줄된 아이들 종료 워커 각각에 지정된 작동이 수행될 수 있다.
아이들 시작 워커에 지정된 작동은 부스팅 레벨을 낮추라는 이벤트를 부스터 (330)로 브로드캐스트하는 것이고, 아이들 종료 워커에 지정된 작동은 부스팅 레벨을 높이라는 이벤트를 부스터(330)로 브로드캐스트하는 것이다. 부스터(300)는 상기 이벤드를 실시간으로 청취하고 있다. 상기 이벤트를 수신한 부스터는 수신된 이벤트에 대해 이미 정의된 작동을 수행한다. 상기 이미 정의된 작동은 부스팅의 시작, 부스팅의 종료, 부스팅 레벨의 변경, 부스팅에 관련된 주변 장치들(240, 260, 260, 및 265) 중에서 적어도 하나의 작동의 제어, 및/또는 컴퓨터 시스템 (100)에서 실행되는 OS에 종속적인 작동을 포함할 수 있다.
본 발명은 도면에 도시된 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
100: 컴퓨터 시스템
200: 제어 회로
210: CPU
220: 클락 관리 유닛
230: 전력 관리 유닛
240: 그래픽스 프로세싱 유닛
250: 제1메모리 인터페이스
260: 제2메모리 인터페이스
265: 입출력 인터페이스
270: 전력 관리 IC
280: 제1메모리 장치
290: 제2메모리 장치
300: QoS 제어 모듈
310, 310A, 310-1, 310-2, 310-3, 및 340-4: 로드 트랙커(load tracker)
330, 330B: 부스터(booster)
337: QoS 관련 시스템 파일
340: QoS 컨트롤러
350, 350-1, 350-2, 350-3, 및 350-4: 아이들 모듈
380, 380-1, 380-2, 380-3, 및 380-4: 워크 큐

Claims (20)

  1. 제1로드 트랙커와 부스터를 저장하는 제1메모리와 상기 제1로드 트랙커와 상기 부스터를 실행하는 제1코어를 포함하는 CPU(central processing unit)의 작동 방법에 있어서,
    상기 제1로드 트랙커가 상기 제1코어에서 제1아이들 태스크가 실행되는지를 판단하는 단계;
    상기 제1로드 트랙커가, 상기 제1아이들 태스크가 실행될 때 부스팅 종료 또는 상기 제1코어의 부스팅 레벨의 감소를 지시하고 그리고 상기 제1아이들 태스크가 실행되지 않을 때 부스팅 시작 또는 상기 제1코어의 부스팅 레벨의 증가를 지시하는 제1이벤트를 생성하는 단계;
    상기 제1로드 트랙커가 상기 제1이벤트를 상기 부스터로 브로드캐스트하는 단계;
    상기 부스터가 상기 제1이벤트에 기초하여 상기 제1코어의 QoS(quality of service) 최소값을 설정하는 단계; 및
    상기 부스터가 상기 제1코어의 DVFS(dynamic voltage frequency scaling)에 대한 제어 신호들을 QoS 컨트롤러로 상기 제1이벤트에 기초하여 설정된 상기 제1코어의 상기 QoS 최소값에 기초하여 출력하는 단계를 포함하는 CPU의 작동 방법.
  2. 제1항에 있어서, 상기 CPU의 작동 방법은,
    상기 CPU가 초기화될 때, 상기 제1로드 트랙커가 아이들 시작 워커 콜백과 아이들 종료 워커 콜백을 아이들 모듈에 등록하는 단계; 및
    상기 CPU가 초기화될 때, 상기 제1로드 트랙커가 아이들 시작 워커와 아이들 종료 워커를 생성하는 단계를 더 포함하는 CPU의 작동 방법.
  3. 제2항에 있어서, 상기 CPU의 작동 방법은,
    상기 CPU가 초기화될 때, 상기 부스터가 상기 아이들 시작 워커의 제1만료 시간과 상기 아이들 종료 워커의 제2만료 시간을 설정하는 단계를 더 포함하는 CPU의 작동 방법.
  4. 제3항에 있어서,
    상기 제1아이들 태스크가 실행될 때 상기 아이들 모듈이 상기 아이들 시작 워커 콜백을 호출하는 단계; 및
    상기 제1아이들 태스크가 종료될 때 상기 아이들 모듈이 상기 아이들 종료 워커 콜백을 호출하는 단계를 포함하는 CPU의 작동 방법.
  5. 제1항에 있어서, 상기 CPU의 작동 방법은,
    상기 QoS 컨트롤러가 상기 제1코어의 작동 클락 신호의 주파수의 제어에 관련된 주파수 제어 신호와 상기 제1코어의 작동 전압의 레벨의 제어에 관련된 전압 제어 신호를 생성하는 단계를 더 포함하는 CPU의 작동 방법.
  6. 제1항에 있어서,
    상기 CPU는 제2로드 트랙커를 저장하는 제2메모리와 상기 제2로드 트랙커를 실행하는 제2코어를 더 포함하고, 상기 CPU의 작동 방법은,
    상기 제2로드 트랙커가 상기 제2코어에서 제2아이들 태스크가 실행되는지를 판단하는 단계;
    상기 제2로드 트랙커가, 상기 제2아이들 태스크가 실행되면 부스팅 종료 또는 상기 제2코어의 부스팅 레벨의 감소를 지시하고 그리고 상기 제2아이들 태스크가 실행되지 않으면 부스팅 시작 또는 상기 제2코어의 부스팅 레벨의 증가를 지시하는 제2이벤트를 생성하는 단계;
    상기 제2로드 트랙커가 생성된 제2이벤트를 상기 제1코어에서 실행되는 상기 부스터로 브로드캐스트하는 단계; 및
    상기 부스터가 상기 제1이벤트와 상기 제2이벤트에 기초하여 상기 제1코어의 QoS 최소값과 상기 제2코어의 QoS 최소값을 설정하는 단계를 더 포함하는 CPU의 작동 방법.
  7. 제1로드 트랙커, 부스터, 및 QoS 컨트롤러를 저장하는 제1메모리와 상기 제1로드 트랙커, 상기 부스터, 및 상기 QoS 컨트롤러를 실행하는 제1코어를 포함하는 CPU; 클락 관리 유닛; 및 전력 관리 유닛을 포함하는 시스템 온 칩의 작동 방법에 있어서,
    상기 제1로드 트랙커가 상기 제1코어에서 제1아이들 태스크가 실행되는지를 판단하는 단계;
    상기 제1로드 트랙커가, 상기 제1아이들 태스크가 실행되면 부스팅 종료 또는 상기 제1코어의 부스팅 레벨의 감소를 지시하고, 상기 제1아이들 태스크가 실행되지 않으면 부스팅 시작 또는 상기 제1코어의 부스팅 레벨의 증가를 지시하는 제1이벤트를 생성하는 단계;
    상기 제1로드 트랙커가 생성된 제1이벤트를 상기 부스터로 브로드캐스트하는 단계;
    상기 부스터가 상기 제1이벤트에 기초하여, 상기 제1코어의 DVFS(dynamic voltage frequency scaling)를 제어하기 위한 상기 제1코어의 QoS(quality of service) 최소값을 설정하는 단계;
    상기 부스터가 상기 QoS 컨트롤러로, 상기 제1이벤트에 기초하여 설정된 상기 제1코어의 QoS 최소값에 기초하여 상기 제1코어의 DVFS를 위한 제어 신호들을 출력하는 단계;
    상기 QoS 컨트롤러가 상기 부스터로부터의 상기 제어 신호들에 응답하여 설정된 QoS 최소값에 기초하여 주파수 제어 신호와 전압 제어 신호를 출력하는 단계; 및
    상기 클락 관리 유닛이 상기 주파수 제어 신호에 응답하여 상기 제1코어로 공급되는 제1클락 신호의 제1주파수를 제어하는 단계; 및
    상기 전력 관리 유닛이 상기 전압 제어 신호에 응답하여 상기 제1코어로 제1작동 전압을 공급하는 전력 관리 IC를 제어하는 제어 신호를 출력하는 단계를 포함하는 시스템 온 칩의 작동 방법.
  8. 제7항에 있어서, 상기 시스템 온 칩의 작동 방법은,
    상기 CPU가 초기화될 때, 상기 제1로드 트랙커가 아이들 시작 워커 콜백과 아이들 종료 워커 콜백을 아이들 모듈에 등록하는 단계; 및
    상기 CPU가 초기화될 때, 상기 제1로드 트랙커가 아이들 시작 워커와 아이들 종료 워커를 생성하는 단계를 더 포함하는 시스템 온 칩의 작동 방법.
  9. 제8항에 있어서,
    상기 제1아이들 태스크가 실행될 때 상기 아이들 모듈이 상기 아이들 시작 워커 콜백을 호출하는 단계; 및
    상기 제1아이들 태스크가 종료될 때 상기 아이들 모듈이 상기 아이들 종료 워커 콜백을 호출하는 단계를 더 포함하는 시스템 온 칩의 작동 방법.
  10. 제9항에 있어서,
    상기 제1아이들 태스크가 실행될 때, 상기 아이들 시작 워커 콜백이 워크 큐에 존재하는 이전 아이들 종료 워커의 스케줄을 취소하는 단계;
    상기 아이들 시작 워커 콜백이 상기 아이들 시작 워커의 스케줄 전제 조건을 판단하는 단계; 및
    상기 스케줄 전제 조건이 만족될 때, 상기 아이들 시작 워커 콜백이 상기 아이들 시작 워커를 스케줄하는 단계를 더 포함하는 시스템 온 칩의 작동 방법.
  11. 제9항에 있어서,
    상기 제1아이들 태스크가 종료될 때, 상기 아이들 종료 워커 콜백이 상기 아이들 종료 워커의 스케줄 전제 조건을 판단하는 단계; 및
    상기 스케줄 전제 조건이 만족될 때, 상기 아이들 종료 워커 콜백이 상기 아이들 종료 워커를 스케줄하는 단계를 더 포함하는 시스템 온 칩의 작동 방법.
  12. 제11항에 있어서, 상기 스케줄 전제 조건은,
    상기 아이들 종료 워커가 계류중이지 않고 상기 아이들 시작 워커가 계류중인 경우 및
    상기 아이들 종료 워커가 계류중이지 않고 상기 제1코어가 부스트되지 않은 경우를 포함하는 시스템 온 칩의 작동 방법.
  13. 제11항에 있어서, 상기 시스템 온 칩의 작동 방법은,
    상기 아이들 종료 워커의 만료 시간이 만료되면, 상기 아이들 종료 워커는 상기 아이들 시작 워커의 스케줄을 취소하는 단계를 더 포함하는 시스템 온 칩의 작동 방법.
  14. 제7항에 있어서,
    상기 CPU는 제2로드 트랙커를 저장하는 제2메모리와 상기 제2로드 트랙커를 실행하는 제2코어를 더 포함하고, 상기 시스템 온 칩의 작동 방법은,
    상기 제2로드 트랙커가 상기 제2코어에서 제2아이들 태스크가 실행되는지를 판단하는 단계;
    상기 제2로드 트랙커가, 상기 제2아이들 태스크가 실행되면 부스팅 종료 또는 상기 제2코어의 부스팅 레벨의 감소를 지시하고 상기 제2아이들 태스크가 실행되지 않으면 부스팅 시작 또는 상기 제2코어의 부스팅 레벨의 증가를 지시하는 제2이벤트를 생성하는 단계;
    상기 제2로드 트랙커가 생성된 제2이벤트를 상기 제1코어에서 실행되는 상기 부스터로 브로드캐스트하는 단계;
    상기 부스터가 상기 제1이벤트와 상기 제2이벤트에 기초하여 상기 제1코어의 QoS 최소값과 상기 제2코어의 QoS 최소값을 설정하는 단계;
    상기 QoS 컨트롤러가, 설정된 제1코어의 QoS 최소값과 설정된 제2코어의 QoS 최소값에 기초하여, 상기 주파수 제어 신호와 상기 전압 제어 신호를 출력하는 단계;
    상기 클락 관리 유닛이 상기 주파수 제어 신호에 응답하여 상기 제1주파수와 상기 제2코어로 공급되는 제2클락 신호의 제2주파수를 제어하는 단계; 및
    상기 전력 관리 유닛이 상기 전압 제어 신호에 응답하여 상기 제1작동 전압과 상기 제2코어로 제2작동 전압을 공급하는 상기 전력 관리 IC를 제어하는 상기 제어 신호를 출력하는 단계를 더 포함하는 시스템 온 칩의 작동 방법.
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR1020150122353A 2015-08-31 2015-08-31 Cpu의 작동 방법과 상기 cpu를 포함하는 시스템의 작동 방법 KR102375925B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020150122353A KR102375925B1 (ko) 2015-08-31 2015-08-31 Cpu의 작동 방법과 상기 cpu를 포함하는 시스템의 작동 방법
DE102016116158.6A DE102016116158A1 (de) 2015-08-31 2016-08-30 Verfahren zum Betreiben einer CPU und Verfahren zum Betreiben eines Systems, welches die CPU aufweist
US15/251,373 US10496149B2 (en) 2015-08-31 2016-08-30 Method of operating CPU and method of operating system having the CPU
JP2016169324A JP6838897B2 (ja) 2015-08-31 2016-08-31 Ｃｐｕの作動方法と、該ｃｐｕを含むシステムの作動方法
TW105127973A TWI724021B (zh) 2015-08-31 2016-08-31 操作cpu的方法以及操作具有該cpu之系統的方法
CN201610797860.1A CN106484527B (zh) 2015-08-31 2016-08-31 操作cpu的方法以及操作具有cpu的系统的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150122353A KR102375925B1 (ko) 2015-08-31 2015-08-31 Cpu의 작동 방법과 상기 cpu를 포함하는 시스템의 작동 방법

Publications (2)

Publication Number Publication Date
KR20170025625A KR20170025625A (ko) 2017-03-08
KR102375925B1 true KR102375925B1 (ko) 2022-03-17

Family

ID=58011595

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150122353A KR102375925B1 (ko) 2015-08-31 2015-08-31 Cpu의 작동 방법과 상기 cpu를 포함하는 시스템의 작동 방법

Country Status (6)

Country Link
US (1) US10496149B2 (ko)
JP (1) JP6838897B2 (ko)
KR (1) KR102375925B1 (ko)
CN (1) CN106484527B (ko)
DE (1) DE102016116158A1 (ko)
TW (1) TWI724021B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10656701B2 (en) * 2016-12-16 2020-05-19 Red Hat, Inc. Managing processor frequencies
KR20180076631A (ko) * 2016-12-28 2018-07-06 삼성전자주식회사 반도체 장치의 성능 부스팅 방법 및 시스템
CN107423135B (zh) * 2017-08-07 2020-05-12 上海兆芯集成电路有限公司 均衡装置以及均衡方法
US10732694B2 (en) * 2017-09-22 2020-08-04 Qualcomm Incorporated Power state control of a mobile device
CN109992314B (zh) * 2019-04-09 2022-03-29 Oppo广东移动通信有限公司 数据上报方法、装置、终端和存储介质
US11927981B2 (en) 2021-05-21 2024-03-12 Samsung Electronics Co., Ltd. Integrated circuit, dynamic voltage and frequency scaling (DVFS) governor, and computing system including the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002533801A (ja) 1998-12-21 2002-10-08 シーメンス インフォメイション アンド コミュニケイション ネットワークス インコーポレイテッド 自動ｃｐｕ速度制御のための装置及び方法
US20110119682A1 (en) 2009-11-19 2011-05-19 Qualcomm Incorporated Methods and apparatus for measuring performance of a multi-thread processor
JP2011216004A (ja) 2010-04-01 2011-10-27 Toyota Motor Corp マイクロプロセッサ、電子制御ユニット、実行比率切り替え方法
JP2012113558A (ja) 2010-11-25 2012-06-14 Panasonic Corp 割込み制御装置、割込み制御方法及び集積回路
US20140173311A1 (en) 2012-12-17 2014-06-19 Samsung Electronics Co., Ltd. Methods and Systems for Operating Multi-Core Processors

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5414860A (en) * 1991-01-29 1995-05-09 International Business Machines Incorporated Power management initialization for a computer operable under a plurality of operating systems
US6154821A (en) * 1998-03-10 2000-11-28 Rambus Inc. Method and apparatus for initializing dynamic random access memory (DRAM) devices by levelizing a read domain
KR100390645B1 (ko) * 2001-07-27 2003-07-07 삼성전자주식회사 이동통신단말기 시스템에서 소모전류를 줄이기 위한 방법
JP2007334497A (ja) 2006-06-13 2007-12-27 Renesas Technology Corp 情報処理装置の省電力化方法、プログラム、およびプログラム実行システム
US7882379B2 (en) 2006-09-22 2011-02-01 Sony Computer Entertainment Inc. Power consumption reduction in a multiprocessor system
US7900069B2 (en) 2007-03-29 2011-03-01 Intel Corporation Dynamic power reduction
CN101067758B (zh) * 2007-06-14 2010-05-19 华南理工大学 一种嵌入式系统的能耗管理方法
CN101493761B (zh) * 2008-01-25 2013-05-29 国际商业机器公司 处理器流水线处理指令的方法及相应的处理器
JP2010176742A (ja) * 2009-01-29 2010-08-12 Elpida Memory Inc 半導体装置及びデータ処理システム
US8321614B2 (en) 2009-04-24 2012-11-27 Empire Technology Development Llc Dynamic scheduling interrupt controller for multiprocessors
US9104411B2 (en) 2009-12-16 2015-08-11 Qualcomm Incorporated System and method for controlling central processing unit power with guaranteed transient deadlines
US9563250B2 (en) 2009-12-16 2017-02-07 Qualcomm Incorporated System and method for controlling central processing unit power based on inferred workload parallelism
US8381004B2 (en) 2010-05-26 2013-02-19 International Business Machines Corporation Optimizing energy consumption and application performance in a multi-core multi-threaded processor system
US20120042313A1 (en) * 2010-08-13 2012-02-16 Weng-Hang Tam System having tunable performance, and associated method
US8942932B2 (en) * 2010-08-31 2015-01-27 Advanced Micro Devices, Inc. Determining transistor leakage for an integrated circuit
TWI454905B (zh) 2011-09-30 2014-10-01 Intel Corp 在多核心平台中之受限制的啓動技術
US9395784B2 (en) * 2013-04-25 2016-07-19 Intel Corporation Independently controlling frequency of plurality of power domains in a processor system
US9483092B2 (en) 2013-10-14 2016-11-01 Advanced Micro Devices, Inc. Performance state boost for multi-core integrated circuit
KR20150050135A (ko) * 2013-10-31 2015-05-08 삼성전자주식회사 복수의 이종 코어들을 포함하는 전자 시스템 및 이의 동작 방법
KR20150122353A (ko) 2014-04-23 2015-11-02 스타 제너레이션 리미티드 타이완 브랜치 골성장분말/생의학적필러를 회전식으로 밀어주는 구조를 지닌 임플란트
US9378536B2 (en) * 2014-04-30 2016-06-28 Qualcomm Incorporated CPU/GPU DCVS co-optimization for reducing power consumption in graphics frame processing
US10203746B2 (en) * 2014-05-30 2019-02-12 Apple Inc. Thermal mitigation using selective task modulation
US9904612B2 (en) * 2015-07-08 2018-02-27 Futurewei Technologies, Inc. Dynamic voltage/frequency scaling for multi-processors using end user experience metrics
US9952651B2 (en) * 2015-07-31 2018-04-24 International Business Machines Corporation Deterministic current based frequency optimization of processor chip

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002533801A (ja) 1998-12-21 2002-10-08 シーメンス インフォメイション アンド コミュニケイション ネットワークス インコーポレイテッド 自動ｃｐｕ速度制御のための装置及び方法
US20110119682A1 (en) 2009-11-19 2011-05-19 Qualcomm Incorporated Methods and apparatus for measuring performance of a multi-thread processor
JP2013511776A (ja) 2009-11-19 2013-04-04 クゥアルコム・インコーポレイテッド マルチ・スレッド・プロセッサのパフォーマンスを測定するための方法および装置
JP2011216004A (ja) 2010-04-01 2011-10-27 Toyota Motor Corp マイクロプロセッサ、電子制御ユニット、実行比率切り替え方法
JP2012113558A (ja) 2010-11-25 2012-06-14 Panasonic Corp 割込み制御装置、割込み制御方法及び集積回路
US20140173311A1 (en) 2012-12-17 2014-06-19 Samsung Electronics Co., Ltd. Methods and Systems for Operating Multi-Core Processors

Also Published As

Publication number Publication date
CN106484527B (zh) 2022-04-12
CN106484527A (zh) 2017-03-08
TWI724021B (zh) 2021-04-11
DE102016116158A1 (de) 2017-03-02
JP6838897B2 (ja) 2021-03-03
JP2017049999A (ja) 2017-03-09
TW201710914A (zh) 2017-03-16
KR20170025625A (ko) 2017-03-08
US10496149B2 (en) 2019-12-03
US20170060222A1 (en) 2017-03-02

Similar Documents

Publication Publication Date Title
KR102375925B1 (ko) Cpu의 작동 방법과 상기 cpu를 포함하는 시스템의 작동 방법
US8726055B2 (en) Multi-core power management
CN105183128B (zh) 强制处理器进入低功率状态
KR101476568B1 (ko) 코어 마다의 전압 및 주파수 제어 제공
US7971084B2 (en) Power management in electronic systems
US10281970B2 (en) Control device, system, and computer program product
US9513964B2 (en) Coordinating device and application break events for platform power saving
US20150089261A1 (en) Information processing device and semiconductor device
US20060123253A1 (en) System and method for adaptive power management
CN103842933B (zh) 多核平台中的受约束引导技术
US10990153B2 (en) Application processor and system on chip
KR102164099B1 (ko) 시스템 온 칩, 이의 작동 방법, 및 이를 포함하는 장치
KR102352756B1 (ko) 애플리케이션 프로세서, 시스템 온 칩, 및 이를 포함하는 컴퓨팅 장치
TW201342027A (zh) 於動作工作負載期間動態進入低功率狀態
EP2972826B1 (en) Multi-core binary translation task processing
KR20210017054A (ko) 멀티-코어 시스템 및 그 동작 제어 방법
KR20210007417A (ko) 멀티-코어 시스템 및 그 동작 제어 방법
US11586472B2 (en) Method of task transition between heterogenous processors
US9766672B2 (en) System for managing power provided to a processor or memory based on a measured memory consumption characteristic
US20190391846A1 (en) Semiconductor integrated circuit, cpu allocation method, and program
Takeda et al. A novel energy-efficient data acquisition method for wearable devices

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant