KR100663408B1 - 씨피유 속도 트랜지션 제어장치 및 방법 - Google Patents

씨피유 속도 트랜지션 제어장치 및 방법 Download PDF

Info

Publication number
KR100663408B1
KR100663408B1 KR1020030047852A KR20030047852A KR100663408B1 KR 100663408 B1 KR100663408 B1 KR 100663408B1 KR 1020030047852 A KR1020030047852 A KR 1020030047852A KR 20030047852 A KR20030047852 A KR 20030047852A KR 100663408 B1 KR100663408 B1 KR 100663408B1
Authority
KR
South Korea
Prior art keywords
speed
cpi
interrupt
bus master
master device
Prior art date
Application number
KR1020030047852A
Other languages
English (en)
Other versions
KR20050008965A (ko
Inventor
강성철
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020030047852A priority Critical patent/KR100663408B1/ko
Priority to US10/811,849 priority patent/US7360101B2/en
Priority to EP04010458A priority patent/EP1503270A3/en
Priority to CNB2004100636494A priority patent/CN1332313C/zh
Publication of KR20050008965A publication Critical patent/KR20050008965A/ko
Application granted granted Critical
Publication of KR100663408B1 publication Critical patent/KR100663408B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/324Power saving characterised by the action undertaken by lowering clock frequency
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/36Handling requests for interconnection or transfer for access to common bus or bus system
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Executing Machine-Instructions (AREA)
  • Debugging And Monitoring (AREA)

Abstract

본 발명은, 씨피유 속도 트랜지션 제어장치 및 방법에 관한 것으로, 노트북 컴퓨터 등에 구비된 씨피유의 속도를 트랜지션하기 위한 시스템 매니지먼트 인터럽트(SMI)가 발생된 경우, 버스 마스터 디바이스의 액티브 여부를 확인하여, 그 버스 마스터 디바이스가 액티브 상태인 경우, 씨피유 속도를 트랜지션하기 위한 제어 동작을 생략함과 아울러, 소정 주기로 워치독 타이머 SMI 또는 엠비디드 컨트롤러 SMI와 같은 이벤트가 발생되도록 설정하고, 상기 소정 주기로 발생되는 이벤트에 따라, 상기 버스 마스터 디바이스의 액티브 여부를 재 확인한 후, 상기 버스 마스터 디바이스가 액티브 상태가 아닌 경우, 씨피유 속도를 트랜지션하기 위한 제어 동작을 수행함으로써, 버스 마스터 디바이스가 액티브된 상태인 경우, 씨피유의 속도를 가변 제어하는 동작을 생략하여, 컴퓨터 시스템이 행 업(Hang-Up)되는 것을 방지할 수 있게 됨은 물론, 씨피유 속도 트랜지션 제어 동작을 소정 주기로 재 시도할 수 있게 되어, 씨피유 속도를 정성적으로 가변 제어할 수 있게 되는 매우 유용한 발명인 것이다.
씨피유, 트랜지션, 버스 마스터, 시스템 매니지먼트 인터럽트, 워치독 타이머, 엠비디드 컨트롤러

Description

씨피유 속도 트랜지션 제어장치 및 방법 {Apparatus and method for controling CPU speed tramsition}
도 1은 일반적인 컴퓨터 시스템에서의 씨피유 속도 트랜지션 제어방법에 대한 동작 흐름도를 도시한 것이고,
도 2는 본 발명에 따른 씨피유 속도 트랜지션 제어장치 및 방법이 적용되는 컴퓨터 시스템에 대한 구성을 도시한 것이고,
도 3 및 도 4는 본 발명의 제1 실시예에 따른 씨피유 속도 트랜지션 제어방법에 대한 동작 흐름도를 도시한 것이고,
도 5 및 도 6은 본 발명의 제2 실시예에 따른 씨피유 속도 트랜지션 제어방법에 대한 동작 흐름도를 도시한 것이다.
※ 도면의 주요부분에 대한 부호의 설명
10 : 씨피유 20 : 엠비디드 컨트롤러 디바이스
30 : 버스 마스터 디바이스 40 : PCI 브리지
50 : 시스템 롬 60 : 시스템 메모리
70 : 전압 레귤레이터 400 : 게이저빌 로직
410 : 워치독 타이머 420 : SMI 로직
430 : ISA/LPC 인터페이스 440 : PCI/AGP 버스 인터페이스
본 발명은, 씨피유 속도 트랜지션 제어방법에 관한 것으로, 예를 들어 노트북 컴퓨터 등에 포함 구비되는 게이저빌 씨피유(Geyserville CPU)의 속도를 하이(High) 스피드 또는 로우(Low) 스피드로 트랜지션(Transition)하기 위한 씨피유 속도 트랜지션 제어장치 및 방법에 관한 것이다.
도 1은, 일반적인 컴퓨터 시스템에서의 씨피유 속도 트랜지션 제어방법에 대한 동작 흐름도를 도시한 것으로, 예를 들어 노트북 컴퓨터의 시스템 바이오스(System Bios)에서는, SMI 서비스를 수행하게 되는 경우(S10), 그 SMI 신호의 발생 원인(Reason)을 확인하게 된다(S11).
한편, 상기 확인 결과, 상기 SMI 신호의 발생 원인이, 게이저빌 씨피유(CPU)의 속도를 가변 제어하기 위한 것이 아닌 경우(S12), 상기 시스템 바이오스에서는, 그 SMI 신호에 상응하는 해당 동작을 처리하게 된다(S13).
반면, 상기 확인 결과, 상기 SMI 신호의 발생 원인이, 상기 게이저빌 씨피유의 속도를 하이 스피드에서 로우 스피드로 트랜지션시키거나, 또는 로우 스피드에서 하이 스피드로 트랜지션시키기 위하여 발생된 경우에는, 노트북 컴퓨터의 버스 마스터 디바이스(Bus Master Device)가 액티브(Active) 상태인지를 확인하게 된다,
그리고, 상기 버스 마스터 디바이스가 액티브 상태가 아닌 경우(S14), 상기 시스템 바이오스에서는, 트랜지션 플래그의 값을 'success'에 해당하는 값으로 설정한 후(S15), 상기 게이저빌 씨피유의 속도를 증가 또는 감소시키는 일련의 제어동작을 수행하게 된다(S16).
이후, 상기 시스템 바이오스에서는, 상기 게이저빌 씨피유 속도의 트랜지션 제어 동작이 정상적으로 수행되었는 지를 확인하게 되는 데, 상기 제어 동작이 정상적으로 수행되지 않은 경우(S17), 트랜지션 플래그를 'failure'에 해당하는 값으로 설정한 후(S18), SMI 서비스 동작을 종료시키게 된다(S19).
한편, 상기 시스템 바이오스에서는, 상기 버스 마스터 디바이스가 액티브 상태에 있는 경우, 상기 게이저빌 씨피유의 속도를 가변 제어하는 동작을 생략한 상태에서, 트랜지션 플래그를 'failure'에 해당하는 값으로 설정한 후, SMI 서비스 동작을 종료시키게 된다(S19),
즉, 상기 버스 마스터 디바이스가 액티브된 상태에서, 상기 게이저빌 씨피유의 속도를 가변 제어하게 되는 경우, 컴퓨터 시스템이 행 업(Hang-Up)되는 것을 방지하기 위하여, 전술한 바와 같이, 게이저빌 씨피유의 속도를 가변 제어하는 동작을 생략한 상태에서, 트랜지션 플래그를 failure'에 해당하는 값으로 설정한 후, SMI 서비스 동작을 종료시키게 되며, 이후 시스템 오프(Systen Off)가 요청될 때까지(S20), 상기와 같은 일련의 동작을 반복 수행하게 된다.
한편, 컴퓨터 시스템이 행 업되는 이유는, 만약 여러 시스템 디바이스 중 버스 마스터 디바이스가 액티브(Active)인 상태에서, 상기 씨피유의 속도를 트랜지션하는 하게 되면, 그 트랜지션을 수행하는 과정에 씨피유는 정상 모드가 아니므로 , 그 트랜지션 수행 이전에, 상기 버스 마스터 디바이스의 동작을 계속하여 수행할 수가 없게 되므로, 컴퓨터 시스템에 행 업이 발생하게 된다.
그러나, 상기와 같이 버스 마스터 디바이스가 액티브된 상태에 있는 경우, 씨피유 속도를 트랜지션하기 위한 제어 동작을 생략하고, SMI 서비스를 바로 종료시키게 되면, 컴퓨터 시스템이 행 업(Hang-Up)되는 것은 방지할 수 있게 되지만, 트랜지션의 실패 처리로 SMI 서비스가 종료되므로, 씨피유의 속도를 정상적으로 트랜지션시킬 수 없게 되는 문제점이 발생하게 된다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 창작된 것으로서, 버스 마스터 디바이스가 액티브된 상태에 있는 경우, 씨피유 속도를 트랜지션하기 위한 제어 동작을 생략하고, SMI 서비스를 종료시키되, 씨피유 속도를 트랜지션하기 위한 워치독 타이머 SMI, 또는 엠비디드 컨트롤러 SMI 등과 같은 이벤트(Event)가, 소정 주기로 반복 발생되도록 함으로써, 씨피유 속도 트랜지션 제어동작을 정상적으로 이루어질 수 있도록 하기 위한 씨피유 속도 트랜지션 제어장치 및 방법을 제공하는 데, 그 목적이 있는 것이다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 씨피유 속도 트랜지션 제 어방법은, 씨피유 속도를 트랜지션하기 위한 시스템 매니지먼트 인터럽트가 발생된 경우, 버스 마스터 디바이스의 액티브 여부를 확인하는 1단계; 상기 버스 마스터 디바이스가 액티브 상태인 경우, 씨피유 속도를 트랜지션하기 위한 제어 동작을 생략함과 아울러, 소정 주기로 이벤트가 발생되도록 설정하는 2단계; 및 상기 소정 주기로 발생되는 이벤트에 따라, 상기 버스 마스터 디바이스의 액티브 여부를 재 확인한 후, 상기 버스 마스터 디바이스가 액티브 상태가 아닌 경우, 씨피유 속도를 트랜지션하기 위한 제어 동작을 수행하는 3단계를 포함하여 이루어지는 것을 특징으로 하a,
또한, 본 발명에 따른 씨피유 속도 트랜지션 제어장치는, 하나 이상의 주파수 속도를 지원하는 씨피유; 이벤트를 감지하여 상기 씨피유의 속도를 천이시키기 위한 제1 인터럽트에 따라 해당 디바이스의 액티브 상태를 확인하는 액티브 확인수단; 상기 확인 결과가 액티브 상태이면, 상기 시피유 속도 천이 동작을 재시도하기 위한 제2 인터럽트를 발생시키는 인터럽트 발생수단을 포함하는 것을 특징으로 하며,
또한, 본 발명에 따른 씨피유 속도 트랜지션 제어방법은, 시스템의 소정의 이벤트에 따라 발생된 인터럽트가 씨피유 속도를 천이하기 위한 이벤트일 때 상기 시스템의 버스 마스터의 액티비티 상태 여부를 확인하는 액티비티 확인 단계; 상기 확인 결과가 액티비티 상태가 아니면 상기 씨피유 속도를 천이시키는 동작을 수행하고, 액티비티 상태이면 그 속도를 천이시키는 동작을 중지시키고 그 속도를 천이시키는 동작을 재시도하도록 소정의 주기로 상기 인터럽트를 발생시키는 인터럽트 발생 단계를 포함하는 것을 특징으로 하며,
또한, 본 발명에 따른 씨피유 속도 트랜지션 제어방법은, 시스템 인터럽트의 발생 이유를 확인한 결과가, 씨피유 속도 천이를 위한 인터럽트가 아니면 그 인터럽트의 해당 타이머를 디스에이블시키는 1단계; 상기 시스템의 버스 마스터의 액티브 상태 여부를 확인하는 2단계; 및 그 버스 마스터가 액티브 상태이면 상기 타이머를 씨피유 속도 천이를 위한 인터럽트 발생을 위한 재시도로써 소정의 주기로 설정하는 3단계를 포함하는 것을 특징으로 한다.
이하, 본 발명에 따른 씨피유 속도 트랜지션 제어장치 및 방법에 대한 바람직한 실시예에 대해, 첨부된 도면을 참조하여 상세히 설명한다.
도 2은, 본 발명에 따른 씨피유 속도 트랜지션 제어장치 및 방법이 적용되는 컴퓨터 시스템에 대한 구성을 도시한 것으로, 예를 들어 노트북 컴퓨터 등과 같은 컴퓨터 시스템에는, 씨피유(10), 엠비디드 컨트로러(Embeded Controller) 디바이스(20), 버스 마스터 디바이스(Bus Master Device)(30), PCI(Peripheral Component Interconnect) 브리지(40), 그리고 시스템 롬(50) 및 시스템 메모리(60)가 포함 구성되는 데, 상기 씨피유(10)는 인텔(Intel) 사의 스피드 스텝(Speedstep) 또는 게이저빌(Geyserville) 기술이 지원되는 씨피유로서, 상기 스피드 스텝과 게이저빌은 동일한 기술적 용어로 취급된다.
한편, 상기 PCI 브리지(40)에는, 게이저빌(Geyserville) 로직(400), 워치독(Watch-Dog) 타이머(410), SMI(System Management Interrupt) 로직(420), ISA/LPC 로직(430), 그리고 PCI/AGP 인터페이스(440)가 포함 구비되며, 상기 시스템 메모리(60)는 유저 프로그램이 저장되는 디램(DRAM) 등이 사용된다.
그리고, 상기 씨피유(10)은, 모바일 인텔 펜티엄 4 프로세서(Mobile Intel Pentium 4 Processor)가 사용될 수 있으며, 인텔 스피드 스텝 테크롤러지(Intel Speed Step Technology, Geyserville이라고도 함.) 또는 그와 유사한 등가물(Equivalent)과 결합되어 사용될 때, 인핸스드 인텔 스피드 스텝 테크롤러지(Enhanced Intel Speed Step Technology)를 지원한다,
한편, 상기 스피드 스텝 테크롤러지(Speed Step Technology)은 씨피유(10)가, 그 씨피유 디맨드(Demand)를 기초로 자동적으로 2 개의 코어(Core) 주파수들 사이를 스위칭할 수 있도록 하며, 상기 디맨드(Demand)는, 예를 들어, 씨피유 사용량(Load)이다.
또한, 상기 주파수들 사이를 스위칭하는 동안에, 상기 씨피유(10)의 리셋이나, 일반적인 컴퓨터 시스템의 시스템 버스(System Bus) 주파수의 변화 없이 수행되며, 상기 씨피유(10), 예를 들어 모바일 인텔 펜티엄 4 프로세서는 2 가지 모드로 동작한다. 예를 들어, 최대 퍼포먼스 모드(Maximum Performance Mode) 또는 배터리 오티마이즈 모드(Battery Optimized Mode)로 동작한다.
그리고, 상기 2 가지 모드, 즉 최대 퍼포먼스 모드 또는 배터리 오티마이즈 모드 사이에 존재하는 하나 이상의 모드가 더 지원되는 씨피유(10)일 수도 있으며, 도 2에 도시된 GV Signals은, 예를 들어, G_SMI, G_NMI, GM_INIT, G_INTR, G_STPCL#, LO/HI# 등으로 이루어지며, 상기 각각의 신호들에 응답하여 상기 씨피유(10)의 주파수와 전압이 트랜지션된다.
한편, 전압 레귤레이터(Voltage Regulator)(70)에서 출력되는 씨피유 전압(Vcpu)은, 게이저빌 로직(Geyserville Logics)(400)에 의해 제공된 VR_LO/HI# 및 Vgate 신호들에 의해 제어되며, 또한, 상기 게이저빌 로직(400)에서는, 예를 들어 노트북 컴퓨터 등과 같은 컴퓨터 시스템이 마이크로소프트(Microsoft) 사의 윈도우즈 XP(Windows XP)를 탑재하고 있는 경우, 예를 들어, Windows의 제어판에서 전원 관리 항목 중, 어댑티브 모드(Adaptive Mode)로 사용자가 설정한 상태에서, AC 어댑터의 유무 또는 배터리의 잔량이 변하는 경우, 또는 씨피유의 사용량이 가변되는 경우, 자동적으로 상기 씨피유(10)의 속도를 하이 스피드에서 로우 스피드로 트랜지션시키거나, 또는 로우 스피드에서 하이 스피드로 트랜지션시키게 된다.
이러한, 트랜지션 동작을 마이크로 소프트사의 Windows XP가 주체가 되어 실행시킬 수도 있는 데, 상기 Windows XP의 Native Processor Performance Control 동작을 설명하면, 상기 Windows XP의 Native Processor Performance Control은 Enhanced Intel Speed Step Technology의 기본적인 수행 관련 Program들을 포함하여 구현될 수 있다.
상기 Windows XP에서 Processor Performance Control을 위한 Component는 Processor Performance Control과 Processor Performance Control Policy 등으로 구성될 수도 있으며, Performance State를 변화할 수 있도록 하는 기능인 상기 Processor Performance Control는, 상기 스피드 스템 수행을 위한 인텔에서 제공된 Legacy SMI Interface와 ACPI 규격에서 정의되는 Processor Object를 통해서, Performance State의 천이를 수행하고, Processor Performance의 컨트롤을 수행한다.
그리고, Processor에서 Performance Control을 위한 4 가지 Control Policies는 다음과 같다. 이것은 사용자가 Standard Control Panel Power Options Applet의 Power Scheme을 설정할 수 있다. 그 4 가지 구성은 가장 낮은 성능 상태인 Constant, 씨피유 디맨드에 근거한 성능 상태인 Adaptive, Battery Discharge State에 따라 Performance의 점차적인 감소를 수행하는 Degrade, 가장 높은 Performance 상태인 None Mode들로 구성되어 질 수 있다.
상기 구성은, 그 외의 다른 기준으로 추가 삭제가 가능하며, 상기 Speedstep 천이를 위한 이벤트로써, 본 발명의 SMI 를 발생시키는 근거는 예를 들어, CPU 사용량, 온도(Thermal), 배터리 수명(Battery life)에 따라, 상기 CPU(10)의 상태를 천이시키는 동작을 수행할 수도 있다.
또한, 상기 여러 가지의 기준에 의해 상기 CPU(10)의 주파수가 예를 들어 하나 이상의 주파수가 지원되는 프로세서일 경우에 각각 그 주파수들로 자동적으로 일정 조건이 만족 될 경우에 자동적으로 천이가 가능하다. 상기 기준은 그 외의 다른 기준으로 변경, 또는 삭제, 추가 등이 가능할 수 있다.
그리고, 상기 CPU 사용량 기반의 천이는, 예를 들어, CPU 사용량이 95% 이상이면 CPU의 주파수가 최대인 Maximum Performance Mode로 CPU를 트랜지션시키고, 그 사용량이 75% 이하이면 Battery Optimized Mode로 자동적으로 그 수행을 반복하 도록 시킨다.
예를 들어, MS Word를 사용할 경우, CPU 사용량은 20~40% 이고, DVD Play일 경우엔 씨피유 사용량은 100%이므로, 상기 씨피유의 사용량(Workload)에 따라, 상기 Windows XP가 주체가 되어 씨피유의 속도를 자동적으로 천이시킨다. 여기서 하나 이상의 씨피유 주파수 Moderk 지원되는 씨피유일 경우, 예를 들어, 씨피유 사용량이 95% 이면 가장 높은 주파수로, 그 사용량이 75% ~ 94% 이면 두번째로 높은 주파수로, 사용량이 40%~74% 라면 세번째로 높은 주파수로, 40% 이하이면 가장 낮은 주파수로 자동적으로 가변시킬 수도 있다.
여기서, 예를들어, 도 2의 System Rom(50)내에 있는 SMI Service #2인 SMI Handler가 상기 씨피유 사용량에 따른 씨피유 속도를 자동적으로 천이시킬 수 있다. 상기 Thermal에 의한 씨피유의 속도 천이는 예를 들어, Application Load에 의한 상기 씨피유 또는 주변 칩셋(Shipsets)들이 오버 히트(Overheat)일 때 그 온도를 떨어뜨리기 위해, Thermal Event(SMI)가 발생함에 따라, 상기 씨피유의 온도를 기 정해진 온도 이하로 유지하기 위해, 그 씨피유의 주파수 또는 전압을 자동적으로 가변시킨다.
상기 System Rom(50)내에 있는 SMI Service #2인 SMI Handler가 상기 씨피유 온도가 올라 갈 경우엔, 처음에 Maximum Performance Mode에서 Battery Pptimized Mode로 천이시킬 경우에 계속적으로 상기 씨피유(10) 온도가 일정 온도 이하로 떨어지지 않을 경우, 즉, 상기 Battery Optimized Mode로 천이된 후에도 계속 오버히트일 경우에 시스템 바이오스나, 상기 Windows XP는 상기 씨피유(10)을 위해서 Throttling을 수행할 수도 있다.
상기 Throttling은, 씨피유의 고정된 주파수(High or Low)가 계속되는 경우에 그 내부 클럭의 인가 또는 정지를 일정한 비율로 되어, 상기 씨피유의 속도가 결과적으로 가변되는 것으로써, 스피드 스텝(Speedstep)의 천이와는 다른 것이다.
여기서, 상기 Throttling Mode로 천이시키는 대신에 상기 하나 이상의 씨피유 주파수 속도가 지원되는 경우에 단계적으로 원하는 온도로 떨어 질 때까지 단계적으로 그 씨피유 주파수 속도를 가변시킬 수도 있다.
예를 들어, 씨피유의 원하는 온도가 70도라고 가정하고, 씨피유 온도가 100도 이상이 되면, 처음으로 Thermal Event(SMI)로써 상기 CPU Speed를 제일 높은 단계에서 두번째로 높은 주파수로 천이시키고, 상기 온도가 90~99 도 사이면 세번째로 높은 CPU 주파수로 가변하고, 71~89도 사이 이면 가장 낮은 CPU 주파수 Mode로 자동적으로 천이시킬 수도 있다.
다음으로, 배터리 수명(Battery Life) 기반의 Transition은, 예를 들어 Windows XP의 Degrade Mode로 사용자가 전원관리 Option에서, Setting을 해 놓으면 처음에 본 발명의 CPU 천이 방법인 SMI Event를 통해서, 가장 낮은 Performance State로 시작해서, Battery의 Discharge 정도에 따라 상기 Throttling 동작인 Stop Clock Throttling을 동작시킨다.
여기서도, 상기 하나 이상의 CPU 주파수를 지원하는 CPU에서 그 주파수들의 단계를 배터리 방전에 따라 자동적으로 가변 시킬 수 있다. 상기 SMI 신호의 발생 원인은 예를 들어, CPU 사용량, AC 어댑터의 유무, Battery 잔량 등의 이벤트, 열 조건, 사용자가 런타임으로 Windows XP의 전원 관리 옵션에서, Constant, None, Adaptive, Degrade Mode 등을 선택 지정할 경우에 발생되며, 또한, 다른 이벤트도 상기 기준 외에 추가, 변경될 수 있다.
상기 발생된 이벤트들을 도 2의 엠비디드 컨트롤러 디바이스(20) 또는 PCI Bridge(40), 또는 Windows XP가 그 Event 들을 체크하여 상기 CPU의 속도를 천이시키기 위한 SMI를 발생시킨다.
또한, 상기 SMI 로직(420)에서는, 시스템 매니지먼트 인터럽트(SMI) 신호를 발생시키는 일련의 SMI 서비스 동작을 수행하게 되는 데, 이에 대해 상세히 설명하면 다음과 같다.
우선, 본 발명에 따른 씨피유 속도 트랜지션 제어방법은, 도 2를 참조로 전술한 바와 같이 구성되는 노트북 컴퓨터 등에 적용될 수 있는 것으로, 본 발명에서는, 상기 버스 마스터 디바이스가 액티브된 상태에 있는 경우, 씨피유 속도를 트랜지션하기 위한 제어 동작을 생략하되, 씨피유 속도를 트랜지션하기 위한 워치독(watch-dog) 타이머 SMI를 소정 주기로 발생시키거나, 또는 씨피유 속도를 트랜지션하기 위한 엠비디드 컨트롤러 SMI를 소정 주기로 발생시키게 된다.
그리고, 상기와 같이 소정 주기로 발생되는 워치독 타이머 SMI 또는 엠비디드 컨트롤러 SMI 등과 같은 이벤트를 참조하여, 버스 마스터 디바이스의 액티브 상태를 재 확인하는 일련의 동작을 수행하게 되며, 상기 버스 마스터 디바이스가 액티브 상태가 아닌 경우, 씨피유 속도 트랜지션 제어동작을 수행하게 되는 데, 이에 대해 상세히 설명하면 다음과 같다.
도 3 및 도 4는, 본 발명의 제1 실시예에 따른 씨피유 속도 트랜지션 제어방법에 대한 동작 흐름도를 도시한 것으로, 예를 들어 도 2를 참조로 전술한 바와 같이, 노트북 컴퓨터의 시스템 바이오스(System Bios)에서는, SMI 서비스를 수행하게 되는 경우(S10), 그 SMI 신호의 발생 원인(Reason)을 확인하게 되고(S11), 상기 발생 원인이, 씨피유(10)의 속도를 트랜지션시키기 위하여 발생된 경우에는, 상기 버스 마스터 디바이스(30)가 액티브(Active) 상태인지를 확인하게 된다
상기 SMI 신호의 발생원인은, 예를 들어 이미 전술한 CPU 사용량, AC 어댑터 유무, Battery 잔량 등의 event thermal조건, 사용자가 run time으로 windows xp의 전원 관리 option에서 이미 전술한 Constant, None, Adaptive, Degrade Mode 등을 선택 지정할 경우에 발생되며, 또한, 다른 Event도 상기 기준 외에 추가 변경될 수 있다.
상기 버스 마스터 디바이스(30)가 액티브(Active) 상태인지 또는 아닌 지를 확인하는 방법은, 예를 들어, 도 2의 PCI Bridge(30)내의 Bus Controller(미도시)의 arbiter가 시스템 내의 각각의 시스템 디바이스의 Activity상태를 Monitoring해 놓은 결과를 상기 Transition 수행 시 System BIOS가 그 상태 값 들을 읽어와 그 Active 또는 Inactive 상태를 판단한다.
그리고, 상기 버스 마스터 디바이스가 액티브 상태가 아닌 경우(S14), 상기 시스템 바이오스에서는, 트랜지션 플래그의 값을 success에 해당하는 값으로 설정한 후(S15), 상기 씨피유(10)의 속도를 증가 또는 감소시키는 일련의 제어동작을 수행하게 된다(S16).
여기서, cpu의 속도를 천이하는 동작은 상기 Windows XP의 Native Processor Performance Control로 수행될 수도 있다. 또한, 이미 전술한 바와 같이 하나이상의 CPU(10) Mode를 지원하고 있는 경우에 각 주파수 단계 별로 해당 천이 동작이 자동적으로 수행될 수 있다.
이후, 상기 시스템 바이오스에서는, 상기 씨피유(10)의 속도 제어 동작이 정상적으로 수행되었는 지를 확인하게 되는 데, 상기 제어 동작이 정상적으로 수행되지 않은 경우(S17), 트랜지션 플래그를 'failure'에 해당하는 값으로 설정한 후(S18), SMI 서비스 동작을 종료시키게 되며(S19), 이후 시스템 오프(Systen Off)가 요청될 때까지(S20), 상기와 같은 일련의 동작을 반복 수행하게 된다.
여기서, 상기 CPU 천이를 수행하기 위해 발생된 SMI는 System BIOS의 SMI Handler가 그 SMI의 Reason을 확인한 후, 도 2의 System Rom(50) 내의 SMI Services#2 Routine을 수행하거나, 또는 PCI Bridge(40)내의 SMI Logics(420)내의 SMI Services #1 Routines을 이용하여, System Rom(50) 내의 해당 Routines으로 점프시켜서 그 천이 동작을 수행 시킬 수도 있다.
한편, 상기 시스템 바이오스에서는, 상기 버스 마스터 디바이스가 액티브 상태에 있는 경우, 도 4에 도시한 바와 같이, 본 발명에서 예를 들어,기 설정된 워치독 타이머 SMI 발생(2msec)을 디스에이블시킨 후(S50), 씨피유 속도 트랜지션을 위한 SMI의 발생 주기를 소정 주기, 예를 들어 250msec로 새롭게 설정시키게 된다(S51).
일반적으로 상기 워치독 타이머는, 예를 들어, 2msec로 설정해 놓으면 주기적인 인터럽트가 그 주기대로 발생되어 해당 Services동작을 수행하는 일종의 타이머(Timer)이다. 그리고, 상기 워치독 타이머를 인에이블시킨 상태에서(S52), SMI 서비스를 종료시키게 되므로(S52), 상기와 같은 일련의 과정을 통해 소정 주기, 예를 들어 250msec 주기로 워치독 타이머 SMI가 발생하게 되어, SMI 서비스 동작이 다시 반복 수행된다.
또한, 상기 시스템 바이오스에서는, 전술한 바와 같이, SMI 발생 원인을 확인하게 되는 데, 도 4에 도시한 바와 같이, 상기 SMI 발생 원인이, 씨피유 속도 트랜지션(S12)을 위해 워치독 타이머로부터 소정 주기로 발생된 경우(S60), 이전에 설정된 워치독 타이머 SMI의 발생 주기를 디스에이블시킨 후(S61), 상기 버스 마스터 디바이스의 액티브 여부를 확인하는 일련의 동작을 반복 수행하게 되며(S14), 상기 SMI 발생 원인이, 씨피유 속도 트랜지션을 위해 워치독 타이머로부터 발생된 SMI와는 무관한 경우에는, 그에 해당하는 SMI 처리 동작을 수행하게 된다(S13).
한편, 상기 S61 이후에, 상기 버스 마스터 디바이스가 액티브된 상태인 경우, 씨피유(10)의 속도를 가변 제어하는 동작을 생략하여, 컴퓨터 시스템이 행 업(Hang-Up)되는 것을 방지하되, 상기 워치독 타이머에서 씨피유 속도 트랜지션을 재시도하기 위한 SMI가 소정 주기로 반복 발생되도록 함으로써(S50~S52), 상기 버스 마스터 디바이스가 액티브되어 있지 않은 상태에서, 씨피유 속도 트랜지션 제어 동작을 정상적으로 수행시킬 수 있게 되는 것이다.
즉, 도 3에서 상기 버스 마스터 디바이스가 액티브 상태가 아닌 경우(S14), 상기 시스템 바이오스에서는, 트랜지션 플래그의 값을 success에 해당하는 값으로 설정한 후(S15), 상기 씨피유의 속도를 증가 또는 감소시키는 일련의 제어동작을 수행하게 된다(S16).
이후, 상기 시스템 바이오스에서는, 상기 씨피유(10)의 속도 제어 동작이 정상적으로 수행되었는 지를 확인하게 되는 데, 상기 제어 동작이 정상적으로 수행되지 않은 경우(S17), 트랜지션 플래그를 'failure'에 해당하는 값으로 설정한 후(S18), SMI 서비스 동작을 종료시키게 되며(S19), 이후 시스템 오프(Systen Off)가 요청될 때까지(S20), 상기와 같은 일련의 동작을 반복 수행하게 된다.
여기서, 상기 CPU 천이를 수행하기 위해 발생된 SMI는 System BIOS의 SMI Handler가 그 SMI의 Reason을 확인한 후, 도 2의 System Rom(50) 내의 SMI Services#2 Routine을 수행하거나, 또는 PCI Bridge(40)내의 SMI Logics(420)내의 SMI Services #1 Routines을 이용하여, System Rom(50) 내의 해당 Routines으로 점프시켜서 그 천이 동작을 수행 시킬 수도 있다.
도 5 및 도 6은, 본 발명의 제2 실시예에 따른 씨피유 속도 트랜지션 제어방법에 대한 동작 흐름도를 도시한 것으로, 전술한 바와 같이, 노트북 컴퓨터의 시스템 바이오스(System Bios)에서는, SMI 서비스를 수행하게 되는 경우(S10), 그 SMI 신호의 발생 원인(Reason)을 확인하게 되고(S11), 상기 발생 원인이, 씨피유(10)의 속도를 트랜지션시키기 위하여 발생된 경우에는, 상기 버스 마스터 디바이스(30)가 액티브(Active) 상태인지를 확인하게 된다,
상기 버스 마스터 디바이스(30)가 액티브(Active) 상태인지를 확인하는 방법은 이미 전술한 방법과 동일하다. 상기 SMI 신호의 발생원인은 예를 들어, 이미 전술한 CPU 사용량, AC 어댑터의 유무, Battery 잔량 등의 이벤트, Thermal조건, 사용자가 런타임(run time)으로 Windows XP의 전원 관리 Option에서 이미 전술한 Constant,None,Adaptive,Degrade Mode 등을 선택 지정할 경우에 발생되며, 또한, 다른 이벤트도 상기 기준 외에 추가 변경될 수 있다.
여기서 도 2에서, Embedded Controller Device(20)는 PCI Bridge(40) 내에 상기 Watch-Dog Timer 기능이 없는 경우에 상기 Embedded Controller Device(20)를 이용하여 발생된 SMI를 이용하여 전술한 CPU 천이 동작을 수행하는 방법이다.
그리고, 상기 버스 마스터 디바이스가 액티브 상태가 아닌 경우(S14), 상기 시스템 바이오스에서는, 트랜지션 플래그의 값을 success에 해당하는 값으로 설정한 후(S15), 상기 씨피유(10)의 속도를 증가 또는 감소시키는 일련의 제어동작을 수행하게 된다(S16).
이후, 상기 시스템 바이오스에서는, 상기 씨피유의 속도 제어 동작을 정상적으로 수행되었는 지를 확인하게 되는 데, 상기 제어 동작이 정상적으로 수행되지 않은 경우(S17), 트랜지션 플래그를 'failure'에 해당하는 값으로 설정한 후(S18), SMI 서비스 동작을 종료시키게 되며(S19), 이후 시스템 오프(Systen Off)가 요청될 때까지(S20), 상기와 같은 일련의 동작을 반복 수행하게 된다.
여기서, 상기 CPU 천이를 수행하기 위해 발생된 SMI는 System BIOS의 SMI Handler가 그 SMI의 Reason을 확인한 후, 도 2의 System Rom(50) 내의 SMI Services#2 Routine을 수행하거나,또는 PCI Bridge(40)내의 SMI Logics(420)내의 SMI Services #1 Routines을 이용하여, System Rom(50) 내의 해당 Routines으로 점프시켜서 그 천이 동작을 수행 시킬 수도 있다.
한편, 상기 시스템 바이오스에서는, 상기 버스 마스터 디바이스가 액티브 상태에 있는 경우, 도 6에 도시한 바와 같이, 기 설정된 엠비디드 컨트롤러 SMI 발생을 디스에이블시킨 후(S70), 씨피유 속도 트랜지션을 위한 SMI의 발생 주기를 소정 주기, 예를 들어 250msec로 새롭게 설정시키기 위한 커맨드를 엠비디드 컨트롤러 디바이스로 출력하게 된다(S71). 여기서 상기 엠비디드 컨트롤러 SMI는 도1의 엠비디드 컨트롤러(20) 내의 일종의 내부 타이머를 시스템 BIOS가 CPU 트랜지션을 위해 소정의 주기로 셋팅한다.
그리고, 상기 엡비디드 컨트롤러를 인에이블시킨 상태에서(S72), SMI 서비스를 종료시키게 되므로, 상기와 같은 일련의 과정을 통해 소정 주기, 예를 들어 250msec 주기로 엠비디드 컨트롤러 SMI가 발생하게 되어, SMI 서비스 동작이 다시 반복 수행된다.
또한, 상기 시스템 바이오스에서는, 도 6에 도시한 바와 같이, 엠비디드 컨트롤러 SMI가 발생된 경우(S80), 이전에 설정된 엠비디드 컨트롤러 SMI의 발생 주기를 디스에이블시킨 후(S81), 그 SMI 발생 원인을 확인하게 되는 데(S82), 상기 SMI 발생 원인이, 씨피유 속도 트랜지션을 위해 엠비디드 컨트롤러부터 소정 주기로 발생된 경우(S83), 상기 버스 마스터 디바이스의 액티브 여부를 확인하는 일련의 동작을 반복 수행하게 되며(S14), 상기 SMI 발생 원인이, 씨피유 속도 트랜지션 을 위해 엠비디브 컨트롤러로부터 발생된 SMI와는 무관한 경우에는, 그에 해당하는 SMI 처리 동작을 수행하게 된다(S84).
즉, 상기 버스 마스터 디바이스가 액티브된 상태인 경우, 상기 씨피유의 속도를 가변 제어하는 동작을 생략하여, 컴퓨터 시스템이 행 업(Hang-Up)되는 것을 방지하되, 상기 엠비디드 컨트롤러에서 씨피유 속도 트랜지션을 재시도하기 위한 SMI가 소정 주기로 반복 발생되도록 함으로써(S70~S72), 상기 버스 마스터 디바이스가 액티브되어 있지 않은 상태에서, 씨피유 속도 트랜지션 제어 동작을 정상적으로 수행시킬 수 있게 되는 것이다.
이상, 전술한 본 발명의 바람직한 실시예는, 예시의 목적을 위해 개시된 것으로, 당업자라면, 이하 첨부된 특허청구범위에 개시된 본 발명의 기술적 사상과 그 기술적 범위 내에서, 또다른 다양한 실시예들을 개량, 변경, 대체 또는 부가 등이 가능할 것이다.
상기와 같이 이루어지는 본 발명에 따른 씨피유 속도 트랜지션 제어방법은, 노트북 컴퓨터 등에 구비된 씨피유의 속도를 트랜지션하기 위한 시스템 매니지먼트 인터럽트(SMI)가 발생된 경우, 버스 마스터 디바이스의 액티브 여부를 확인하여, 그 버스 마스터 디바이스가 액티브 상태인 경우, 씨피유 속도를 트랜지션하기 위한 제어 동작을 생략함과 아울러, 소정 주기로 워치독 타이머 SMI 또는 엠비디드 컨트 롤러 SMI와 같은 이벤트가 발생되도록 설정하고, 상기 소정 주기로 발생되는 이벤트에 따라, 상기 버스 마스터 디바이스의 액티브 여부를 재 확인한 후, 상기 버스 마스터 디바이스가 액티브 상태가 아닌 경우, 씨피유 속도를 트랜지션하기 위한 제어 동작을 수행함으로써, 버스 마스터 디바이스가 액티브된 상태인 경우, 씨피유의 속도를 가변 제어하는 동작을 생략하여, 컴퓨터 시스템이 행 업(Hang-Up)되는 것을 방지할 수 있게 됨은 물론, 씨피유 속도 트랜지션 제어 동작을 소정 주기로 재 시도할 수 있게 되어, 정상적으로 씨피유 속도를 가변 제어할 수 있게 되는 매우 유용한 발명인 것이다.

Claims (13)

  1. 씨피유 속도를 트랜지션하기 위한 시스템 매니지먼트 인터럽트가 발생된 경우, 버스 마스터 디바이스의 액티브 여부를 확인하는 1단계;
    상기 버스 마스터 디바이스가 액티브 상태인 경우, 씨피유 속도를 트랜지션하기 위한 제어 동작을 생략함과 아울러, 소정 주기로 이벤트가 발생되도록 설정하는 2단계; 및
    상기 소정 주기로 발생되는 이벤트에 따라, 상기 버스 마스터 디바이스의 액티브 여부를 재 확인한 후, 상기 버스 마스터 디바이스가 액티브 상태가 아닌 경우, 씨피유 속도를 트랜지션하기 위한 제어 동작을 수행하는 3단계를 포함하여 이루어지는 것을 특징으로 하는 씨피유 속도 트랜지션 제어방법.
  2. 제 1항에 있어서,
    상기 2단계는, 상기 버스 마스터 디바이스가 액티브 상태인 경우, 씨피유 속도를 트랜지션하기 위한 제어 동작을 생략함과 아울러, 상기 씨피유 속도 트랜지션 제어 동작을 재 시도하기 위한 워치독 타이머의 시스템 매니지먼트 인터럽트 발생 주기를 소정 주기로 가변 설정하는 것을 특징으로 하는 씨피유 속도 트랜지션 제어방법.
  3. 제 2항에 있어서,
    상기 3단계는, 상기 소정 주기로 발생되는 워치독 타이머의 시스템 매니지먼트 인터럽트가 검출 확인되는 경우, 상기 워치독 타이머의 시스템 매니지먼트 인터럽트 발생을 디스에이블시킴과 아울러, 상기 버스 마스터 디바이스가 액티브 상태가 아닌 경우, 씨피유 속도를 트랜지션하기 위한 제어 동작을 수행하는 것을 특징으로 하는 씨피유 속도 트랜지션 제어방법.
  4. 제 1항에 있어서,
    상기 2단계는, 상기 버스 마스터 디바이스가 액티브 상태인 경우, 씨피유 속도를 트랜지션하기 위한 제어 동작을 생략함과 아울러, 상기 씨피유 속도 트랜지션 제어 동작을 재 시도하기 위한 엠비디드 컨트롤러의 시스템 매니지먼트 인터럽트 발생 주기를 소정 주기로 가변 설정하는 것을 특징으로 하는 씨피유 속도 트랜지션 제어방법.
  5. 제 4항에 있어서,
    상기 3단계는, 상기 소정 주기로 발생되는 엠비디드 컨트롤러의 시스템 매니지먼트 인터럽트가 검출 확인되는 경우, 상기 엠비디드 컨트롤러의 시스템 매니지먼트 인터럽트 발생을 디스에이블시킴과 아울러, 상기 버스 마스터 디바이스가 액티브 상태가 아닌 경우, 씨피유 속도를 트랜지션하기 위한 제어 동작을 수행하는 것을 특징으로 하는 씨피유 속도 트랜지션 제어방법.
  6. 하나 이상의 주파수 속도를 지원하는 씨피유;
    이벤트를 감지하여 상기 씨피유의 속도를 천이시키기 위한 제1 인터럽트에 따라 해당 디바이스의 액티브 상태를 확인하는 액티브 확인수단;
    상기 확인 결과가 액티브 상태이면, 상기 시피유 속도 천이 동작을 재시도하기 위한 제2 인터럽트를 발생시키는 인터럽트 발생수단을 포함하는 것을 특징으로 하는 씨피유 속도 트랜지션 제어장치.
  7. 제 6항에 있어서,
    상기 액티브 확인수단은, 씨피유 사용량, AC 어댑터의 유무, 사용자의 런 타임 설정 및 온도 조건의 이벤트에 따라 발생된 인터럽트에 따라 동작하는 것을 특징으로하는 씨피유 속도 트랜지션 제어장치.
  8. 제 6항에 있어서,
    상기 인터럽트 발생수단은, 시스템 바이오스에 의해, 상기 시스템 내부의 타이머에 소정의 주기로 설정되는 것을 특징으로 하는 씨피유 속도 트랜지션 제어장치.
  9. 제 8항에 있어서,
    상기 시스템 내부의 타이머는, 상기 시스템의 워치 독 타이머 또는 임비디드 컨트롤러의 내부 타이머로 구성되는 것을 특징으로 하는 씨피유 속도 트랜지션 제 어 장치.
  10. 시스템의 소정의 이벤트에 따라 발생된 인터럽트가 씨피유 속도를 천이하기 위한 이벤트일 때 상기 시스템의 버스 마스터의 액티비티 상태 여부를 확인하는 액티비티 확인 단계;
    상기 확인 결과가 액티비티 상태가 아니면 상기 씨피유 속도를 천이시키는 동작을 수행하고, 액티비티 상태이면 그 속도를 천이시키는 동작을 중지시키고 그 속도를 천이시키는 동작을 재시도하도록 소정의 주기로 상기 인터럽트를 발생시키는 인터럽트 발생 단계를 포함하는 것을 특징으로 하는 씨피유 속도 트랜지션 제어방법.
  11. 제 10항에 있어서,
    상기 인터럽트에 따라, 상기 시스템의 버스 마스터의 액티비티 상태 여부를 재 확인하여, 확인 결과가 액티비티 상태가 아니면 상기 씨피유 속도를 천이시키는 동작을 수행하는 단계를 더 포함하는 것을 특징으로 하는 씨피유 속도 트랜지션 제어방법.
  12. 시스템 인터럽트의 발생 이유를 확인한 결과가, 씨피유 속도 천이를 위한 인터럽트가 아니면 그 인터럽트의 해당 타이머를 디스에이블시키는 1단계;
    상기 시스템의 버스 마스터의 액티브 상태 여부를 확인하는 2단계; 및
    그 버스 마스터가 액티브 상태이면 상기 타이머를 씨피유 속도 천이를 위한 인터럽트 발생을 위한 재시도로써 소정의 주기로 설정하는 3단계를 포함하는 것을 특징으로 하는 씨피유 속도 트랜지션 제어방법.
  13. 제 12항에 있어서,
    상기 3단계는, 상기 버스 마스터가 액티브 상태가 아니면 상기 씨피유 속도 천이를 하는 것을 특징으로 하는 씨피유 속도 트랜지션 제어방법.
KR1020030047852A 2003-07-14 2003-07-14 씨피유 속도 트랜지션 제어장치 및 방법 KR100663408B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020030047852A KR100663408B1 (ko) 2003-07-14 2003-07-14 씨피유 속도 트랜지션 제어장치 및 방법
US10/811,849 US7360101B2 (en) 2003-07-14 2004-03-30 Apparatus and method for controlling CPU speed transition
EP04010458A EP1503270A3 (en) 2003-07-14 2004-05-03 Apparatus and method for controlling CPU speed transition
CNB2004100636494A CN1332313C (zh) 2003-07-14 2004-07-09 用于控制cpu速度转换的装置和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030047852A KR100663408B1 (ko) 2003-07-14 2003-07-14 씨피유 속도 트랜지션 제어장치 및 방법

Publications (2)

Publication Number Publication Date
KR20050008965A KR20050008965A (ko) 2005-01-24
KR100663408B1 true KR100663408B1 (ko) 2007-01-02

Family

ID=33536445

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030047852A KR100663408B1 (ko) 2003-07-14 2003-07-14 씨피유 속도 트랜지션 제어장치 및 방법

Country Status (4)

Country Link
US (1) US7360101B2 (ko)
EP (1) EP1503270A3 (ko)
KR (1) KR100663408B1 (ko)
CN (1) CN1332313C (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7272741B2 (en) * 2004-06-02 2007-09-18 Intel Corporation Hardware coordination of power management activities
JP2008225858A (ja) * 2007-03-13 2008-09-25 Nec Corp Biosストール障害時の復旧装置、その方法及びそのプログラム
TWI334544B (en) * 2007-05-09 2010-12-11 Via Tech Inc Methods and systems for centralized link power management control (clmc)
US8135970B2 (en) * 2009-03-06 2012-03-13 Via Technologies, Inc. Microprocessor that performs adaptive power throttling
CN102033799B (zh) * 2009-09-29 2013-02-13 英业达股份有限公司 中断接脚的异常状态侦测方法
US8914661B2 (en) 2010-06-30 2014-12-16 Via Technologies, Inc. Multicore processor power credit management in which multiple processing cores use shared memory to communicate individual energy consumption
US9483642B2 (en) 2012-10-30 2016-11-01 Gabriel Kedma Runtime detection of self-replicating malware
CN111538636B (zh) * 2020-04-24 2021-11-19 深圳华锐金融技术股份有限公司 计算机设备确定方法、装置和存储介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06149406A (ja) * 1992-11-11 1994-05-27 Toshiba Corp Cpuクロック切換制御方式
KR960015134A (ko) * 1994-10-19 1996-05-22 미키오 이시마루 전력 관리상태에 응답하여 다중 클럭된 회로를 클럭하는 클럭 제어기
WO2000038038A1 (en) 1998-12-21 2000-06-29 Siemens Information And Communication Networks, Inc. Apparatus and method for automatic cpu speed control
KR20010104557A (ko) * 2000-05-15 2001-11-26 구자홍 씨피유 클럭 제어 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5706407A (en) * 1993-12-28 1998-01-06 Kabushiki Kaisha Toshiba System for reallocation of memory banks in memory sized order
US5623677A (en) * 1994-05-13 1997-04-22 Apple Computer, Inc. Apparatus and method for reducing power consumption in a computer system
US5754869A (en) * 1994-10-04 1998-05-19 Intel Corporation Method and apparatus for managing power consumption of the CPU and on-board system devices of personal computers
US5996084A (en) * 1996-01-17 1999-11-30 Texas Instruments Incorporated Method and apparatus for real-time CPU thermal management and power conservation by adjusting CPU clock frequency in accordance with CPU activity
US6112309A (en) * 1997-04-23 2000-08-29 International Business Machines Corp. Computer system, device and operation frequency control method
US6122701A (en) * 1997-12-11 2000-09-19 Compaq Computer Corporation Device volume control in multimode computer systems
NL1007875C2 (nl) * 1997-12-23 1999-06-24 Oce Tech Bv Reproductie-apparaat.
US6212592B1 (en) * 1998-09-17 2001-04-03 Micron Technology, Inc. Computer system for processing system management interrupt requests
US6457135B1 (en) * 1999-08-10 2002-09-24 Intel Corporation System and method for managing a plurality of processor performance states
US6802015B2 (en) * 2000-12-29 2004-10-05 Hewlett-Packard Development Company, L.P. Method for accelerating the speed of a CPU using a system command having an operation not associated with changing the speed of the CPU
US20030056123A1 (en) * 2001-09-19 2003-03-20 Hsieh Kuang Hsun Power management method for hand-held information processing apparatus
KR100382232B1 (en) * 2002-05-31 2003-05-09 Palm Palm Tech Mobile terminal having enhanced power managing function and power managing method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06149406A (ja) * 1992-11-11 1994-05-27 Toshiba Corp Cpuクロック切換制御方式
KR960015134A (ko) * 1994-10-19 1996-05-22 미키오 이시마루 전력 관리상태에 응답하여 다중 클럭된 회로를 클럭하는 클럭 제어기
WO2000038038A1 (en) 1998-12-21 2000-06-29 Siemens Information And Communication Networks, Inc. Apparatus and method for automatic cpu speed control
KR20010104557A (ko) * 2000-05-15 2001-11-26 구자홍 씨피유 클럭 제어 방법

Also Published As

Publication number Publication date
US7360101B2 (en) 2008-04-15
EP1503270A2 (en) 2005-02-02
US20050015633A1 (en) 2005-01-20
CN1577289A (zh) 2005-02-09
CN1332313C (zh) 2007-08-15
KR20050008965A (ko) 2005-01-24
EP1503270A3 (en) 2009-03-18

Similar Documents

Publication Publication Date Title
US6298448B1 (en) Apparatus and method for automatic CPU speed control based on application-specific criteria
US6266776B1 (en) ACPI sleep control
US7596705B2 (en) Automatically controlling processor mode of multi-core processor
KR101029414B1 (ko) 프로세서 상태 천이를 검출하기 위해 제공되는 장치 및방법과 머신 액세스 가능 매체와 컴퓨팅 시스템
KR101805972B1 (ko) 연결 상태로 대기하기 위한 프로세스의 일시 정지 및/또는 조절 기법
KR101898847B1 (ko) 접속형 대기 상태를 프로세스의 일시 정지 및/또는 조절 기법
US8286169B2 (en) Dynamic scheduling an interval for polling devices based on a current operational power mode in an extensible firmware interface architecture
US20030135769A1 (en) Power management in computing applications
US8230237B2 (en) Pre-boot environment power management
JPH096465A (ja) 情報処理装置及びその制御方法
KR101850577B1 (ko) 연결 상태로 대기하기 위한 프로세스의 일시 정지 및/또는 조절 기법
KR100663408B1 (ko) 씨피유 속도 트랜지션 제어장치 및 방법
CN112905376B (zh) 一种错误上报的方法、装置及介质
CN1495585A (zh) 确定cpu使用率的与操作系统无关的方法和系统
US20070113114A1 (en) Method and device for adjusting power-saving strategy
JPWO2009047853A1 (ja) 情報処理装置、動作制御方法および動作制御プログラム
KR20080027006A (ko) 별도의 시스템관리동작의 수행이 가능한 디바이스를 구비한컴퓨터시스템 및 그 제어방법
JP3943764B2 (ja) コンピュータシステムおよびそのcpu性能制御方法
CN113986000A (zh) 一种服务器上电方法、系统、装置及介质
WO2013154706A1 (en) Method and system for tracking and selecting optimal power conserving modes of a pcd
CN102141920A (zh) 一种动态配置C-State方法和通信设备
JP2003131766A (ja) 情報処理装置
US6766461B1 (en) Status switching method of an information apparatus to ensure an operating status when the apparatus is liable to receive vibration or shock
US20060080561A1 (en) Information handling system having reduced power consumption
CN111104286B (zh) 功耗管理方法、服务器和计算机可读存储介质

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121128

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131122

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141124

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151124

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee