KR20080027006A - 별도의 시스템관리동작의 수행이 가능한 디바이스를 구비한컴퓨터시스템 및 그 제어방법 - Google Patents

별도의 시스템관리동작의 수행이 가능한 디바이스를 구비한컴퓨터시스템 및 그 제어방법 Download PDF

Info

Publication number
KR20080027006A
KR20080027006A KR1020060092366A KR20060092366A KR20080027006A KR 20080027006 A KR20080027006 A KR 20080027006A KR 1020060092366 A KR1020060092366 A KR 1020060092366A KR 20060092366 A KR20060092366 A KR 20060092366A KR 20080027006 A KR20080027006 A KR 20080027006A
Authority
KR
South Korea
Prior art keywords
interrupt
mode
smm
device unit
system management
Prior art date
Application number
KR1020060092366A
Other languages
English (en)
Inventor
이동근
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060092366A priority Critical patent/KR20080027006A/ko
Priority to US11/755,327 priority patent/US20080077723A1/en
Priority to CNA2007101485796A priority patent/CN101149690A/zh
Publication of KR20080027006A publication Critical patent/KR20080027006A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Power Sources (AREA)

Abstract

본 발명은 컴퓨터시스템에 관한 것으로서, 컴퓨터시스템은, 시스템관리이벤트에 응답하여 인터럽트를 발생하는 인터럽트발생부와; 운영체계의 명령 실행 중 상기 인터럽트가 입력되면, 실행 중이던 상태를 저장하고 시스템관리모드로 진입하는 프로세서부와; 인터럽트발생부로부터 인터럽트를 입력 받아, 인터럽트에 대응되는 기 설정된 시스템관리동작을 수행하는 적어도 하나의 디바이스부를 포함한다. 이에 의하여, 시스템관리의 신뢰성 및 안정성을 향상시키고, 시스템의 퍼포먼스를 극대화할 수 있다.

Description

별도의 시스템관리동작의 수행이 가능한 디바이스를 구비한 컴퓨터시스템 및 그 제어방법{COMPUTER SYSTEM AND CONTROL METHOD THEREOF INCLUDING DEVICE WITH INDEPENDENT SYSTEM MANAGEMENT OPERATION}
도 1은 종래 기술에 의한 컴퓨터시스템의 구성을 도시한 블록도이며,
도 2는 본 발명의 일실시예에 의한 컴퓨터시스템의 구성을 도시한 블록도이며,
도 3은 본 발명의 일실시예에 의한 컴퓨터시스템의 동작을 도시한 흐름도이며,
도 4는 본 발명의 다른 실시예에 의한 컴퓨터시스템의 동작을 도시한 흐름도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
100 : 컴퓨터시스템 101 : CPU
102 : 노스브리지 103 : 사우스브리지
104 : 그래픽디바이스 105 : 메모리
106 : PCI디바이스 107 : BIOS롬
108 : 마이컴 109 : 서멀모니터
110 : 배터리/AC
본 발명은 컴퓨터시스템 및 그 제어방법에 관한 것이다. 더욱 상세하게는, 본 발명은 시스템관리모드를 지원하는 컴퓨터시스템 및 그 제어방법에 관한 것이다.
도 1은 종래의 컴퓨터시스템(1)의 구성을 도시한 블록도이다. 컴퓨터시스템(1)은 호스트버스(도시 안됨)를 중심으로 CPU(11), 노스브리지(north bridge, 12) 및 사우스브리지(south bridge, 13)를 포함한다. 노스브리지(12)는 CPU(11), 그래픽디바이스(14) 및 메모리(15)를 이어주는 역할을 한다. 사우스브리지(13)는 PCI버스, LPC버스(Low Pin Count bus) 등과 같은 서브버스를 구비하여, PCI디바이스(16), BIOS롬(17), 마이컴(18) 등의 기타 주변 디바이스를 이어주는 역할을 한다. PCI디바이스(16)는 사운드카드, 모뎀, 네트워크카드 등을 포함한다. 마이컴(18)은 시스템관리(system management)를 담당하며, 서멀모니터(19), 배터리/AC(20) 등을 통한 서멀모니터링(thermal monitoring), 전력관리(power operation) 등의 부가적인 작업들을 수행한다. 즉, 마이컴(18)은 운영체계(operating system)가 필요로 하는 시스템정보(system information)에 관한 동작을 수행하고 그 결과를 운영체계에 보내 준다.
종래의 컴퓨터시스템(1)에 있어서의 통상적인 시스템관리동작은 다음과 같다. 먼저, 운영체계는 시스템에 관련된 소정의 데이터(이하, "시스템데이터"라고도 함)를 BIOS에 요청을 한다. 만일, 시스템데이터가 BIOS가 직접 얻을 수 있는 것일 경우에는 BIOS가 직접 통신을 수행한다.
그러나 시스템데이터가 배터리정보, 온도정보 등과 같이, 마이컴(18)을 통해서 얻어야 하는 경우에는, 시스템관리모드(system management mode, 이하, "SMM"이라고도 함)를 이용한다. 시스템관리모드는 인텔386™프로세서 등에 의해 지원되는 동작모드(operating mode) 중 하나로서, 운영체계를 포함한 모든 정상적인 실행동작(normal execution)이 중지되고, 기 설정된 특정 명령이 수행되는 모드이다.
도 1을 참조하면, 사우스브리지(13)는 SMI(system management interrupt)가 발생한 경우 CPU(11)에 마련된 SMI#핀을 어서트(assert)한다. 이에 의해, CPU(11)는 운영체계가 동작하는 'protected mode' 혹은 'real-address mode'에서 SMM모드로 진입한다. SMM모드로 진입하면, CPU(11)는 프로세서의 현재상태(current state)를 SMRAM(system management RAM)에 저장하고, SMRAM의 소정 영역에 마련된 SMI handler code(이하, "SMM코드"라고도 함)를 실행한다. 통상적으로 SMM코드는 BIOS롬(17)에 저장되어 있으며, 시스템 부팅 시 BIOS에 의해 SMRAM에 로딩된다.
SMM코드가 실행되면, SMI의 원인(SMI cause)을 확인하여 마이컴(18)에게 CPU(11)가 SMM모드로 진입하였음을 알린다. 이에 의해, 마이컴(18)은 현재의 상태, 즉 운영체계 관련 레지스터의 값 등을 소정의 메모리에 저장해 둔다.
다음으로, BIOS는 마이컴(18)으로부터 시스템데이터를 얻어 메모리(15)의 소정 위치에 저장한다. 이 후, SMM코드의 실행에 의해, 마이컴(18)에 SMM모드가 종료됨을 알리며, 마이컴(18)은 저장해 둔 운영체계 관련 레지스터의 값 등에 기초하여 운영체계 관련 레지스터를 복구한다.
다음으로, 사우스브리지(13)는 EOS(End of SMI)를 설정하여, SMI#을 디어서트(deassert)한다. 이에 의해, CPU(11)는 SMRAM에 저장되었던 상태를 읽어 와서 이전의 상태를 복구(restore)하며, 운영체계가 동작을 재개한다. 운영체계는 특정 위치에 저장되어 있는 시스템데이터를 얻는다.
상기한 바와 같이 SMM모드를 이용하여 마이컴(18) 등의 기타 주변 디바이스로부터 시스템데이터를 얻기 위해서는, 디바이스에 CPU(11)가 SMM모드로 진입하는 것을 알려, 디바이스가 현재의 데이터를 저장하도록 하여야 한다. 왜냐하면, 마이컴(18) 등의 기타 주변 디바이스는 SMM모드 진입 직전에 운영체계의 디바이스드라이버와 커뮤니케이션을 하고 있으므로, 이러한 동작 중에 갑자기 SMM모드 관련 정보가 들어오게 되면 디바이스는 동작에 오류를 일으킬 수 있기 때문이다.
그런데, 이와 같은 종래의 컴퓨터시스템(1)에 의하면, CPU(11)에만 SMI#핀이 구비되어 있기 때문에, SMI가 발생하면 CPU(11)는 SMM모드로 진입하더라도, 이와는 별도로 CPU(11)가 SMM모드로 진입하였는지 여부를 커뮤니케이션하려는 디바이스에게 소정의 방법으로 반드시 알려 주어야 한다. 통상적으로, 이러한 디바이스로의 알림 동작은 SMM코드의 실행에 의한 것이므로 SMM모드에 머무르는 시간은 길어지게 된다. 이와 같이, 시스템이 SMM모드에 머무르는 시간이 길어지게 되면, 시스템의 퍼포먼스는 그만큼 떨어지게 된다. 즉, 하드웨어의 면에서는 시스템의 퍼포먼스는 변화가 없지만, SMM모드 자체가 운영체계가 인지할 수 없는 부가적인 작업이므로, 소프트웨어의 면에서 시스템의 퍼포먼스는 그만큼 줄어든다.
본 발명은 상기 문제점을 해결하기 위한 것으로서, 시스템관리의 신뢰성 및 안정성이 높고, 시스템의 퍼포먼스가 높은 컴퓨터시스템 및 그 제어방법을 제공하는 것을 목적으로 한다.
즉, 시스템관리의 신뢰성 및 안정성을 위하여 필요한 디바이스의 동작으로서, 운영체계의 상태와는 독립적인 동작을 효율적으로 수행하도록 함으로써, 운영체계의 안정성 등 시스템 퍼포먼스를 향상시킬 수 있는 컴퓨터시스템 및 그 제어방법을 제공한다. 보다 구체적으로는, SMM모드 동작으로 인해 운영체계의 동작 등 시스템 퍼포먼스에 미치는 악영향을 최소화하기 위하여, 보다 다이내믹하게 SMM 모드로 전환할 수 있는 컴퓨터시스템 및 그 제어방법을 제공한다.
나아가, 시스템관리에 있어서 기타 주변 디바이스의 전력관리를 향상시킬 수 있는 컴퓨터시스템 및 그 제어방법을 제공한다.
상기 목적을 달성하기 위하여, 본 발명은, 컴퓨터시스템에 있어서, 시스템관리이벤트에 응답하여 인터럽트를 발생하는 인터럽트발생부와; 운영체계의 명령 실행 중 상기 인터럽트가 입력되면, 실행 중이던 상태를 저장하고 시스템관리모드로 진입하는 프로세서부와; 상기 인터럽트발생부로부터 인터럽트를 입력 받아, 상기 인터럽트에 대응되는 기 설정된 시스템관리동작을 수행하는 적어도 하나의 디바이스부를 포함하는 것을 특징으로 하는 컴퓨터시스템을 제공한다.
상기 인터럽트는 SMI를 포함하며, 상기 시스템관리모드는 SMM모드를 포함할 수 있다.
상기 시스템관리동작은 전력관리 및 서멀모니터링 중 적어도 하나를 포함할 수 있다.
상기 프로세서부는 상기 인터럽트가 입력되면, 기 설정된 SMM코드를 실행하며, 상기 디바이스부는 상기 인터럽트가 입력되면, 상기 운영체계와 관련한 동작상태를 저장하고, 상기 SMM코드의 실행에 의한 커뮤니케이션의 준비동작을 수행할 수 있다.
상기 운영체계와 관련한 동작상태는 상기 운영체계와 관련한 레지스터 및 I/O포트 중 적어도 하나에 관한 값을 포함할 수 있다.
상기 인터럽트발생부는 상기 SMM모드가 종료되면, 이를 상기 프로세서부 및 상기 디바이스부에 통지하며, 상기 디바이스부는 상기 인터럽트발생부에 의해 상기 SMM모드가 종료되었음을 통지 받으면, 저장된 상기 운영체계와 관련한 동작상태에 기초하여 복구동작을 수행할 수 있다.
상기 디바이스부는 정상모드에서 상기 인터럽트가 입력되면, 절전모드로 진입할 수 있다.
상기 절전모드는 ACPI 스펙에 의거한 D2상태 또는 D3상태일 수 있다.
상기 인터럽트발생부는 상기 SMM모드가 종료되면, 이를 상기 프로세서부 및 상기 디바이스부에 통지하며, 상기 디바이스부는 상기 인터럽트발생부에 의해 상기 SMM모드가 종료되었음을 통지 받으면, 상기 절전모드에서 상기 정상모드로 복귀할 수 있다.
본 발명의 상기 목적은, 프로세서부와, 적어도 하나의 디바이스부를 포함하는 컴퓨터시스템의 제어방법에 있어서, 시스템관리이벤트에 응답하여 인터럽트를 발생하여, 발생된 상기 인터럽트를 상기 프로세서부 및 상기 디바이스부에 입력하는 단계와; 상기 프로세서부에서 운영체계의 명령 실행 중 상기 인터럽트가 입력되면, 실행 중이던 상태를 저장하고 시스템관리모드로 진입하는 단계와; 상기 디바이스부에서 상기 인터럽트를 입력 받아, 상기 인터럽트에 대응되는 기 설정된 시스템관리동작을 수행하는 단계를 포함하는 것을 특징으로 하는 컴퓨터시스템의 제어방법에 의해서도 달성된다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 관하여 상세히 설명한다. 도 2는 본 발명의 일실시예에 의한 컴퓨터시스템(100)의 구성을 도시한 블록도이다. 컴퓨터시스템(100)은 호스트버스(도시 안됨)를 중심으로 CPU(101), 노스브리지(102) 및 사우스브리지(103)를 포함한다. 노스브리지(102)는 CPU(101), 그래픽디바이스(104) 및 메모리(105)를 이어주는 역할을 한다. 그래픽디바이스(104)는 AGP 그래픽카드로 구현될 수 있으며, 메모리(105)는 RAM으로 구현된다.
사우스브리지(103)는 PCI버스, LPC버스 등과 같은 서브버스(sub bus)를 구비하여, PCI디바이스(106), BIOS롬(107), 마이컴(108) 등의 기타 주변 디바이스를 이어주는 역할을 한다. 사우스브리지(103)는 SMI포트(도시 안됨)를 구비하여, 시스템에 관련된 소정의 이벤트(이하, "시스템관리이벤트"라고도 함)가 발생하면, 즉 SMI가 발생하면 SMI#를 어서트한다. 또한, 사우스브리지(103)는 SMM모드가 종료되면 SMI#를 디어서트한다. 사우스브리지(103)는 본 발명의 인터럽트발생부의 일례이다.
PCI디바이스(106)는 사운드카드, 모뎀, 네트워크카드 등을 포함한다. 마이컴(108)은 시스템관리(system management)를 담당하며, 서멀모니터(109), 배터리/AC(110) 등을 통하여 서멀모니터링(thermal monitoring), 전력관리(power operation) 등의 부가적인 작업들을 수행한다. 즉, 마이컴(108)은 운영체계(operating system)가 필요로 하는 시스템정보(system information)에 관한 동작을 수행하고 그 결과를 운영체계에 보내 준다.
본 실시예서는, CPU(101)뿐만 아니라, PCI디바이스(106), 마이컴(108) 등의 기타 주변 디바이스(이하, 간략히 "디바이스"라고도 함)도 사우스브리지(103)의 SMI#신호를 입력 받을 수 있는 입력포트를 구비한다. 이들 디바이스의 입력포트는 의 SMI#신호를 입력 받을 수 있도록 사우스브리지(103)에 연결된다. CPU(101)는 본 발명의 프로세서부의 일례이며, PCI디바이스(106), 마이컴(108) 등의 기타 주변 디바이스는 본 발명의 디바이스부의 일례이다.
본 실시예의 디바이스는 시스템관리를 위해 BIOS와 함께 작업을 수행하는 장치를 포함한다. 예컨대, 마이컴(108)은, SMM모드 진입 시 사우스브리지(103)의 SMI#신호에 의해 CPU(101)가 SMM모드에 진입하는지 여부를 직접 통지 받는다. 따라서 마이컴(108)은 SMM코드의 실행에 의하지 않고 독립적 및 자발적으로 시스템관리동작을 원활히 수행할 수 있다.
마이컴(108)은 사우스브리지(103)의 SMI#신호에 의한 SMM모드로의 모드 전환을 위하여 별도의 H/W로직을 가질 수 있다. 마이컴(108)은 사우스브리지(103)에 의해 SMI#신호가 입력되면, BIOS와의 커뮤니케이션을 위하여 레지스터, I/O포트 등에 관한 정보를 저장하고, 이 후 SMI#가 디어서트되면 다시 저장된 정보에 기초하여 레지스터, I/O포트 등을 복구(restore)한다.
또는 다른 실시예로서, 사우스브리지(103)의의 SMI#신호 출력포트는 디바이스의 슬립신호(sleep signal) 입력포트(SLP# 참조)에 연결될 수 있다. 예컨대, PCI디바이스(106)는 SMM모드 진입 시 SLP#를 통하여 SMI#신호를 직접 통지 받는다. 이에 의해, CPU(101)가 SMM모드에 진입하는 경우, PCI디바이스(106)는 D0상태에서 D2 또는 D3(ACPI 스펙 참조)상태로 전환한다. PCI디바이스(106)는 운영체계와 관련하여 동작하므로, 운영체계가 동작하지 않는 SMM모드에서는 PCI디바이스(106)의 상태를 절전모드(예컨대, D2 또는 D3)로 다이내믹하게 전환하여 전력관리를 향상시킬 수 있다.
컴퓨터시스템(100)은 사우스브리지(103)와 CPU(101) 간의 커뮤니케이션을 방해하지 않도록 H/W블록킹로직(H/W blocking logic, 도시 안됨)이나, 동작전압(operation voltage)을 맞춰 줄 수 있는 트랜지스터(도시 안됨)를 더 포함할 수 있다.
도 3은 본 발명의 일실시예에 의한 컴퓨터시스템(100)의 동작을 도시한 흐름도이다. 먼저, CPU(101)에 의해 운영체계가 동작하는 상태(예컨대, protected mode)에서, 사우스브리지(103)는 SMI가 발생하였는지 여부를 확인한다(S101). 만일, SMI가 발생한 것으로 판단되면, 사우스브리지(103)는 SMI#를 어서트한다(S102). 이에 의해, 사우스브리지(103)에 연결된 CPU(101) 및 마이컴(108)에 SMI가 입력된다.
다음으로, 단계S103에서, CPU(101)는 현재의 상태를 SMRAM의 소정 영역에 저장하고, SMM모드로 진입하여 기 설정된 SMM코드를 실행한다(S103a). 한편, CPU(101)의 동작과는 독립적으로, 마이컴(108)은 운영체계와 관련한 현재의 동작상태를 저장하고, SMM코드의 실행에 의한 커뮤니케이션의 준비동작을 수행한다(S103b). 예컨대, 마이컴(108)은 운영체계와 관련한 레지스터, I/O포트 등에 관한 정보를 저장하고, BIOS와의 커뮤니케이션을 위하여 준비동작을 수행한다.
다음으로, BIOS는 마이컴(108)으로부터 시스템데이터를 얻어 메모리(105)의 소정 영역에 저장한다(S104). 다음으로, SMM모드가 종료되면, 사우스브리지(103)는 SMI#를 디어서트한다(S105). 이에 의해, 단계S106에서, CPU(101)는 SMRAM에 저장된 상태를 읽어 와서 이전의 상태를 복구(restore)한다(S106a). 이에 따라, 운영체계는 이전과 동일한 상태에서 동작을 재개한다. 또한, 마이컴(108)도 저장된 동작상태에 기초하여 예컨대, 레지스터, I/O포트 등을 복구한다(S106b). 한편, BIOS는 메모리(105)의 소정 영역에 저장된 시스템데이터를 운영체계에 보내어, 운영체계가 시스템데이터를 이용할 수 있도록 한다(S107).
도 4는 본 발명의 다른 실시예에 의한 컴퓨터시스템(100)의 동작을 도시한 흐름도이다. 먼저, 단계S201은 단계S101과 동일하다. 단계S202에서, 사우스브리지(103)는 SMI가 발생하면 SMI#를 어서트하는데, 이 때, CPU(101)뿐만 아니라 전력관리가 가능한 기타 주변 디바이스의 슬립신호 입력포트에 SMI#신호가 입력된다(S202). 예컨대, PCI디바이스(106)는 SLP#를 통하여 SMI#신호를 입력 받는다.
다음으로, 단계S203에 있어서, 단계S203a는 단계S103a와 동일하다. 한편, CPU(101)의 동작과는 독립적으로, 기타 주변 디바이스는 정상모드에서 절전모드로 전력모드를 전환한다(S203b). 예컨대, PCI디바이스(106)는 D0상태에서 D2상태 또는 D3상태로 전환한다.
다음으로, SMM모드가 종료되면(S204), 사우스브리지(103)는 SMI#를 디어서트한다(S205). 다음으로, 단계S106에 있어서, 단계S206a는 단계S106a와 동일하다. 한편, 기타 주변 디바이스는 절전모드에서 정상모드로 복귀한다(S206b). 예컨대, PCI디바이스(106)는 D2상태 또는 D3상태에서 D0상태로 복귀한다.
한편, 단계S101 내지 단계S107과, 단계S201 내지 단계S206에 의한 실시예에 있어서, 서로 동일한 단계를 제외하고는, 어느 실시예에서 다른 실시예의 단계가 결합되어 실시될 수도 있다. 예컨대, 단계S201 내지 단계S206에 단계S103b, 단계S104, 단계S106b 및 단계S107이 추가될 수도 있다.
이상, 바람직한 실시예를 통하여 본 발명에 관하여 상세히 설명하였으나, 본 발명은 이에 한정되는 것은 아니며 특허청구범위 내에서 다양하게 실시될 수 있다.
상기한 바와 같이, 본 발명에 의하면, 시스템관리의 신뢰성 및 안정성이 높고, 시스템의 퍼포먼스가 높은 컴퓨터시스템 및 그 제어방법을 제공할 수 있다.
즉, SMI#신호를 CPU뿐만 아니라, 디바이스에도 전달함으로써, 운영체계와의 커뮤니케이션과 BIOS와의 커뮤니케이션의 혼동으로 인한 문제의 발생을 방지할 수 있다. 한편, SMM모드 진입 시, SMM코드 실행에 의하지 않고, 독립적으로 BIOS와의 커뮤니케이션을 위한 별도의 준비동작을 수행할 수 있도록 함으로써, SMM모드의 수 행 시간을 최소화시킬 수 있으며, 이에 따라, 시스템의 퍼포먼스가 그만큼 향상된다.
한편, SMI#신호를 CPU뿐만 아니라, 기타 주변 디바이스에도 전달함으로써, 디바이스를 SMM모드에서 즉시 절전모드로 진입할 수 있게 하여, 전력소모를 최소화할 수 있다.

Claims (18)

  1. 컴퓨터시스템에 있어서,
    시스템관리이벤트에 응답하여 인터럽트를 발생하는 인터럽트발생부와;
    운영체계의 명령 실행 중 상기 인터럽트가 입력되면, 실행 중이던 상태를 저장하고 시스템관리모드로 진입하는 프로세서부와;
    상기 인터럽트발생부로부터 상기 인터럽트를 입력 받아, 상기 인터럽트에 대응되는 기 설정된 시스템관리동작을 수행하는 적어도 하나의 디바이스부를 포함하는 것을 특징으로 하는 컴퓨터시스템.
  2. 제1항에 있어서,
    상기 인터럽트는 SMI를 포함하며,
    상기 시스템관리모드는 SMM모드를 포함하는 것을 특징으로 하는 컴퓨터시스템.
  3. 제1항에 있어서,
    상기 시스템관리동작은 전력관리 및 서멀모니터링 중 적어도 하나를 포함하는 것을 특징으로 하는 컴퓨터시스템.
  4. 제2항에 있어서,
    상기 프로세서부는 상기 인터럽트가 입력되면, 기 설정된 SMM코드를 실행하며,
    상기 디바이스부는 상기 인터럽트가 입력되면, 상기 운영체계와 관련한 동작상태를 저장하고, 상기 SMM코드의 실행에 의한 커뮤니케이션의 준비동작을 수행하는 것을 특징으로 하는 컴퓨터시스템.
  5. 제4항에 있어서,
    상기 운영체계와 관련한 동작상태는 상기 운영체계와 관련한 레지스터 및 I/O포트 중 적어도 하나에 관한 값을 포함하는 것을 특징으로 하는 컴퓨터시스템.
  6. 제4항에 있어서,
    상기 인터럽트발생부는 상기 SMM모드가 종료되면, 이를 상기 프로세서부 및 상기 디바이스부에 통지하며,
    상기 디바이스부는 상기 인터럽트발생부에 의해 상기 SMM모드가 종료되었음을 통지 받으면, 저장된 상기 운영체계와 관련한 동작상태에 기초하여 복구동작을 수행하는 것을 특징으로 하는 컴퓨터시스템.
  7. 제2항에 있어서,
    상기 디바이스부는 정상모드에서 상기 인터럽트가 입력되면, 절전모드로 진입하는 것을 특징으로 하는 컴퓨터시스템.
  8. 제7항에 있어서,
    상기 절전모드는 ACPI 스펙에 의거한 D2상태 또는 D3상태인 것을 특징으로 하는 컴퓨터시스템.
  9. 제7항에 있어서,
    상기 인터럽트발생부는 상기 SMM모드가 종료되면, 이를 상기 프로세서부 및 상기 디바이스부에 통지하며,
    상기 디바이스부는 상기 인터럽트발생부에 의해 상기 SMM모드가 종료되었음을 통지 받으면, 상기 절전모드에서 상기 정상모드로 복귀하는 것을 특징으로 하는 컴퓨터시스템.
  10. 프로세서부와, 적어도 하나의 디바이스부를 포함하는 컴퓨터시스템의 제어방법에 있어서,
    시스템관리이벤트에 대하여 인터럽트를 발생하고, 발생된 상기 인터럽트를 상기 프로세서부 및 상기 디바이스부에 입력하는 단계와;
    상기 프로세서부에서 운영체계의 명령 실행 중 상기 인터럽트가 입력되면, 실행 중이던 상태를 저장하고 시스템관리모드로 진입하는 단계와;
    상기 디바이스부에서 상기 인터럽트를 입력 받아, 상기 인터럽트에 대응되는 기 설정된 시스템관리동작을 수행하는 단계를 포함하는 것을 특징으로 하는 컴퓨터 시스템의 제어방법.
  11. 제10항에 있어서,
    상기 인터럽트는 SMI를 포함하며,
    상기 시스템관리모드는 SMM모드를 포함하는 것을 특징으로 하는 컴퓨터시스템의 제어방법.
  12. 제10항에 있어서,
    상기 시스템관리동작은 전력관리 및 서멀모니터링 중 적어도 하나를 포함하는 것을 특징으로 하는 컴퓨터시스템의 제어방법.
  13. 제11항에 있어서,
    상기 시스템관리모드로 진입하는 단계는, 상기 프로세서부에서 상기 인터럽트가 입력되면, 기 설정된 SMM코드를 실행하는 단계를 포함하며,
    상기 시스템관리동작을 수행하는 단계는, 상기 디바이스부에서 상기 인터럽트가 입력되면, 상기 운영체계와 관련한 동작상태를 저장하고, 상기 SMM코드의 실행에 의한 커뮤니케이션의 준비동작을 수행하는 단계를 포함하는 것을 특징으로 하는 컴퓨터시스템의 제어방법.
  14. 제13항에 있어서,
    상기 운영체계와 관련한 동작상태는 상기 운영체계와 관련한 레지스터 및 I/O포트 중 적어도 하나에 관한 값을 포함하는 것을 특징으로 하는 컴퓨터시스템의 제어방법.
  15. 제13항에 있어서,
    상기 SMM모드가 종료되면, 이를 상기 프로세서부 및 상기 디바이스부에 통지하는 단계를 더 포함하며,
    상기 시스템관리동작을 수행하는 단계는, 상기 SMM모드의 종료가 상기 디바이스부에 통지되면, 상기 디바이스부에서 저장된 상기 운영체계에 대한 동작상태에 기초하여 복구동작을 수행하는 단계를 더 포함하는 것을 특징으로 하는 컴퓨터시스템의 제어방법.
  16. 제11항에 있어서,
    상기 시스템관리동작을 수행하는 단계는, 상기 디바이스부가 정상모드인 상태에서 상기 인터럽트가 입력되면, 상기 디바이스부에서 절전모드로 진입하는 단계를 포함하는 것을 특징으로 하는 컴퓨터시스템의 제어방법.
  17. 제16항에 있어서,
    상기 절전모드는 ACPI 스펙에 의거한 D2상태 또는 D3상태인 것을 특징으로 하는 컴퓨터시스템의 제어방법.
  18. 제16항에 있어서,
    상기 SMM모드가 종료되면, 이를 상기 프로세서부 및 상기 디바이스부에 통지하는 단계를 더 포함하며,
    상기 시스템관리동작을 수행하는 단계는, 상기 SMM모드의 종료가 상기 디바이스부에 통지되면, 상기 디바이스부에서 상기 절전모드로부터 상기 정상모드로 복귀하는 단계를 더 포함하는 것을 특징으로 하는 컴퓨터시스템의 제어방법.
KR1020060092366A 2006-09-22 2006-09-22 별도의 시스템관리동작의 수행이 가능한 디바이스를 구비한컴퓨터시스템 및 그 제어방법 KR20080027006A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020060092366A KR20080027006A (ko) 2006-09-22 2006-09-22 별도의 시스템관리동작의 수행이 가능한 디바이스를 구비한컴퓨터시스템 및 그 제어방법
US11/755,327 US20080077723A1 (en) 2006-09-22 2007-05-30 Computer system including device conducting independent system management operation and control method thereof
CNA2007101485796A CN101149690A (zh) 2006-09-22 2007-08-29 包括引导独立系统管理操作的设备的计算机系统及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060092366A KR20080027006A (ko) 2006-09-22 2006-09-22 별도의 시스템관리동작의 수행이 가능한 디바이스를 구비한컴퓨터시스템 및 그 제어방법

Publications (1)

Publication Number Publication Date
KR20080027006A true KR20080027006A (ko) 2008-03-26

Family

ID=39226376

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060092366A KR20080027006A (ko) 2006-09-22 2006-09-22 별도의 시스템관리동작의 수행이 가능한 디바이스를 구비한컴퓨터시스템 및 그 제어방법

Country Status (3)

Country Link
US (1) US20080077723A1 (ko)
KR (1) KR20080027006A (ko)
CN (1) CN101149690A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104641352A (zh) * 2012-08-02 2015-05-20 西门子公司 用于周期控制系统的流水线操作

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI461885B (zh) * 2009-02-27 2014-11-21 Asustek Comp Inc 超頻控制裝置及超頻控制方法
TW201248499A (en) 2011-05-18 2012-12-01 Asustek Comp Inc Method of swapping between operating systems applied to computer system
CN102789397B (zh) * 2011-05-18 2015-04-15 华硕电脑股份有限公司 电脑系统中的多操作系统切换方法
JP6015018B2 (ja) * 2012-02-07 2016-10-26 株式会社リコー 製品全体エレキ仕様の編集・検証システム
US9614932B2 (en) * 2013-03-14 2017-04-04 Microsoft Technology Licensing, Llc Managing and implementing web application data snapshots
US9696785B2 (en) * 2013-12-28 2017-07-04 Intel Corporation Electronic device having a controller to enter a low power mode
CN106845238A (zh) * 2017-02-13 2017-06-13 郑州云海信息技术有限公司 一种云主机操作系统加固方法
CN113064643B (zh) * 2021-03-16 2023-03-17 山东英信计算机技术有限公司 一种即时生效的修改bios设定值的方法、系统及介质

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5764999A (en) * 1995-10-10 1998-06-09 Cyrix Corporation Enhanced system management mode with nesting
US6446153B2 (en) * 1997-03-14 2002-09-03 Intel Corporation Shared embedded microcontroller interface
US6968410B2 (en) * 2001-02-28 2005-11-22 Intel Corporation Multi-threaded processing of system management interrupts
TW498213B (en) * 2001-04-18 2002-08-11 Via Tech Inc Method and chipset for supporting interrupts of system management mode in multiple-CPU system
US6775728B2 (en) * 2001-11-15 2004-08-10 Intel Corporation Method and system for concurrent handler execution in an SMI and PMI-based dispatch-execution framework
US6792491B2 (en) * 2001-12-21 2004-09-14 Intel Corporation Invoking ACPI source language code from interrupt handler
US7721034B2 (en) * 2006-09-29 2010-05-18 Dell Products L.P. System and method for managing system management interrupts in a multiprocessor computer system

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104641352A (zh) * 2012-08-02 2015-05-20 西门子公司 用于周期控制系统的流水线操作
CN104641352B (zh) * 2012-08-02 2018-06-29 西门子公司 用于周期控制系统的流水线操作
US10281892B2 (en) 2012-08-02 2019-05-07 Siemens Aktiengesellschaft Pipelining for cyclic control systems

Also Published As

Publication number Publication date
CN101149690A (zh) 2008-03-26
US20080077723A1 (en) 2008-03-27

Similar Documents

Publication Publication Date Title
KR20080027006A (ko) 별도의 시스템관리동작의 수행이 가능한 디바이스를 구비한컴퓨터시스템 및 그 제어방법
US6298448B1 (en) Apparatus and method for automatic CPU speed control based on application-specific criteria
US8156362B2 (en) Hardware monitoring and decision making for transitioning in and out of low-power state
US7539883B2 (en) Information processing apparatus and control method for transitioning a state of a communication path between an active state and a standby state
US7330926B2 (en) Interruption control system
US6453423B1 (en) Computer remote power on
KR101078485B1 (ko) 플랫폼 기반의 유휴 시간 처리
KR101182222B1 (ko) 컴퓨터시스템 및 그 제어방법
US20030061383A1 (en) Predicting processor inactivity for a controlled transition of power states
KR20100090513A (ko) 저전력 시스템온칩
EP2082322B1 (en) Security features in interconnect centric architectures
KR20090026895A (ko) 시스템 온 칩에서 전력 소모를 감소시키기 위한 장치 및방법
KR20040019602A (ko) 워킹 콘텍스트 저장 및 복구 장치 및 방법
US6681336B1 (en) System and method for implementing a user specified processing speed in a computer system and for overriding the user specified processing speed during a startup and shutdown process
US7219248B2 (en) Semiconductor integrated circuit operable to control power supply voltage
US7003685B2 (en) Apparatus of controlling supply of device drive clocks
KR100806453B1 (ko) 전류 정보에 기초하여 전압 조절기를 구성하는 방법 및 장치
US7802119B2 (en) Method and system for saving power of central processing unit
WO2013048536A1 (en) Apparatus and method for managing register information in a processing system
US6766461B1 (en) Status switching method of an information apparatus to ensure an operating status when the apparatus is liable to receive vibration or shock
CN115993996B (zh) 一种基于rtos实现休眠模式的方法和系统
JPH0793061A (ja) 情報処理装置
JPH11102238A (ja) コンピュータシステムおよびそのシステムにおけるサスペンド制御方法
JP2000112580A (ja) コンピュータシステムおよびそのウェイクアップ制御方法
CN117687856A (zh) 一种内核检测方法、装置及电子设备和存储介质

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid