JP2008225858A - Biosストール障害時の復旧装置、その方法及びそのプログラム - Google Patents

Biosストール障害時の復旧装置、その方法及びそのプログラム Download PDF

Info

Publication number
JP2008225858A
JP2008225858A JP2007063428A JP2007063428A JP2008225858A JP 2008225858 A JP2008225858 A JP 2008225858A JP 2007063428 A JP2007063428 A JP 2007063428A JP 2007063428 A JP2007063428 A JP 2007063428A JP 2008225858 A JP2008225858 A JP 2008225858A
Authority
JP
Japan
Prior art keywords
bios
watchdog timer
timer
stall failure
timer value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007063428A
Other languages
English (en)
Inventor
Takanobu Saito
隆信 斎藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2007063428A priority Critical patent/JP2008225858A/ja
Priority to US12/046,994 priority patent/US7975188B2/en
Publication of JP2008225858A publication Critical patent/JP2008225858A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14Error detection or correction of the data by redundancy in operation
    • G06F11/1402Saving, restoring, recovering or retrying
    • G06F11/1415Saving, restoring, recovering or retrying at system level
    • G06F11/1417Boot up procedures
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751Error or fault detection not based on redundancy
    • G06F11/0754Error or fault detection not based on redundancy by exceeding limits
    • G06F11/0757Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs

Abstract

【課題】BIOSの起動自体が不可能な場合と、BIOS処理中ストールした場合との、BIOSの状態が異なる場合に、それぞれの場合に対応した、異なる処理を行うこと。
【解決手段】BIOSが起動不可能の場合、速やかにリセット信号を発行しBIOS領域をバックアップ側に切り替えるウォッチドッグタイマーと、BIOSが処理中にストールした場合、一定時間後にリセット信号を発行するウォッチドッグタイマーの2つのウォッチドッグタイマーを備える。
【選択図】図1

Description

本発明はBIOSストール障害時の復旧に関し、より詳細には、BIOSが起動できない状態においての、復旧時間の短縮及び復旧率の上昇を図ることに関する。
従来のコンピュータ装置において、ストール障害によるシステムの停止を監視することを目的として、ウォッチドッグタイマーが用いられている。
ウォッチドッグタイマーは、あらかじめタイマー値が設定されており、時間の経過と共に、タイマー値が減少していく。
もっとも、問題なくBIOS(Basic Input/Output System)の処理が進行している場合は、システムプログラムの実行処理によりタイマー値の減少を停止させるようになっている。
しかし、システムにストール障害が発生した場合、タイマー停止が行われず、タイム値が0となると、タイムアウトが発生し、リセット信号が発行される。
従来は、BIOSストール監視用にウォッチドッグタイマーが1つ存在し、タイムアウト発生時にリセットが発行されるのみだった。
従って、BIOSの起動が不可能であって、速やかにリセットをすることが好ましい場合でも、BIOSの処理中にストール障害が発生する場合と同様に、しばらく経過した後にタイマー値が0となり、タイムアウトが発生し、リセットが実行されるまで待つこととなるという問題があった。
また、BIOSのデータ領域が破壊されたためにBIOSの起動が不可能となった場合は、再起動することもできず、システムの復旧自体が不可能となるという問題点があった。
この点につき、特許文献1に記載の従来技術では、3種類のウォッチドッグタイマーを使う技術が記載されている。
前記3種類の、各ウォッチドッグタイマーのタイマー値は、第1のウォッチドッグタイマー、第2のウォッチドッグタイマー、第3のウォッチドッグタイマー、の順に長くなる。
そして、ソフトウェアがストールした場合、第1のウォッチドッグタイマーのタイマー値が0になり、タイムアウトしたことを契機に、ソフトウェアプログラムによる復旧処理を試みる。
ここで、復旧することが不可能だった場合は、第2のウォッチドッグタイマーのタイムアウトを契機に、システムリセット信号を発行し復旧を試みる。
更に、それでも復旧することが不可能であるならば、第3のウォッチドッグタイマーのタイムアウトを契機にしてシステム電源をオフし、その後に再びシステム電源オンにして復旧を試みる。
特開2002−251300号公報
しかしながら、従来のストール監視においては、次のような課題がある。
第1の課題は、処理が途中でストールしていないかの観点で監視しているため、起動できない状態のとき、すぐにリセットされないということである。
第2の課題は、復旧方法として再起動という手段を取っているため、BIOSデータ領域が破壊されている場合、復旧できないということである。
そこで、本発明はBIOSが起動できない状態において速やかに復旧することを特徴としたBIOSストール障害時の復旧装置、その方法及びそのプログラムを提供することを目的とする。
本発明によれば、BIOSにストール障害が起きた場合に復旧をする、BIOSストール障害時の復旧装置であって、第1のウォッチドッグタイマーと第2のウォッチドッグタイマーと、前記第1のウォッチドッグタイマー及び前記第2のウォッチドッグタイマーにタイマー値を設定する手段と、BIOSが起動し、BIOS処理の実行が開始される際に、前記第1のウォッチドッグタイマーのタイマー値の減少を中断する手段と、前記第1のウォッチドッグタイマーのタイマー値が0となった場合は、起動用のBIOSデータ領域を切り替える手段と、前記第1のウォッチドッグタイマーのタイマー値が0となった場合は、システムをリセットする手段と、OSが起動する際に前記第2のウォッチドッグタイマーのタイマー値の減少を中断する手段と、前記第2のウォッチドッグタイマーのタイマー値が0となった場合は、システムをリセットする手段とを備えることを特徴とするBIOSストール障害時の復旧装置が提供される。
上記のBIOSストール障害時の復旧装置において、前記第2のウォッチドッグタイマーのタイマー値が0となった場合は、起動用のBIOSデータ領域を切り替える、BIOSデータ領域切替手段を更に備えることを特徴とするBIOSストール障害時の復旧装置とするようにしてもよい。
本発明によれば、BIOSが起動できない状態において速やかに、システムの復旧を行うことが可能となる。
次に、本発明の最良の形態について図面を用いて説明する。
[実施形態1]
まず、図1を用いて、本発明の実施形態の構成を説明する。
本発明の実施形態であるBIOSストール障害時復旧装置8は、第1のウォッチドッグタイマー1及び第2のウォッチドッグタイマー2、BIOS領域切替スイッチ3、リセット回路4、不揮発性メモリである、FLASH ROM5を備える。
また、FLASH ROM5は、内部に2つのBIOSデータ領域である、BIOSデータ領域6と、BIOSデータ領域7を備える。
BIOSデータ領域6は、通常動作時にBIOSを起動するために、使用されるデータが、格納されている領域である。
一方、BIOSデータ領域7は、バックアップ動作時にBIOSを起動するために、使用されるデータが、格納されている領域である。
第1のウォッチドッグタイマー1は、タイムアウト発生時には、リセット回路4を通じて、BIOSストール障害時復旧装置8の動作のリセットを実行すると同時に、BIOSデータ領域切替スイッチ3に指示を出し、通常使用するデータ領域6ではなく、バックアップ動作時用のデータ領域7に切り替えてBIOSを起動する。
第2のウォッチドッグタイマー2は、タイムアウト発生の際、リセット回路4を通じて、BIOSストール障害時復旧装置8のリセットを実行する。
また、前記のように、ウォッチドッグタイマーは2つ存在する。各ウォッチドッグタイマーはシステムの電源がオンされると、予め設定されているタイマー値の初期値が、セットされる。
そして、時間経過とともにタイマー値が減少していくという手段により、カウントダウンをする。
ウォッチドッグタイマーのカウントダウンは、BIOS実行中に、停止処理を行うことにより、停止できる。
もっとも、装置の処理に何かしらの障害が発生し、BIOSの処理が中断することになると、タイマーが停止せず値が0になるという、いわゆるタイムアウトが発生する。
ここで、第1のウォッチドッグタイマー1は、BIOSに格納されている、BIOS実行処理の初期段階である、初期診断プログラムが起動可能か監視するために使用する。
また、第1のウォッチドッグタイマー1のタイマー値は1秒程度で充分である。なお、ここで、1秒程度というのはあくまで例示であり、必要であれば任意の値を設定してもよい。
また、BIOS実行処理の初期段階に、第1のウォッチドッグタイマー1のタイマー値の減少を停止する処理が盛り込まれている。
そして、BIOSが起動できずに、第1のウォッチドッグタイマー1を停止できなかった場合は、電源オンから1秒後にタイマー値が0となり、タイムアウトが発生する。
この場合、リセット信号を発行する。
そして、更にBIOS領域を、BIOSデータ領域6から、バックアップ側であるBIOSデータ領域7に切り替える。
次に、第2のウォッチドッグタイマー2は、BIOS処理が途中でストールしていないか監視するために使用し、タイマー値は、BIOS起動から完了までの所要時間以上の値を設定する。
BIOS実行処理の最終段階で第2のウォッチドッグタイマー2を停止する処理が盛り込まれている。
もっとも、BIOS実行処理が、処理の途中でストールし、第2のウォッチドッグタイマー2を停止できなかった場合、前記設定されたタイマー値が0となり次第、タイムアウトが発生する。
この場合、前記第1のウォッチドッグタイマー1にタイムアウトが発生した場合と同様に、リセット信号が発行される。
このように、本発明では、BIOSの起動をすること自体ができなかった場合と、BIOSの起動はできたが、その後の処理中にストールした場合とで、異なる復旧処理を行うことができる。
なお、BIOS起動不可の場合、1秒程度で第1のウォッチドッグタイマー1がタイムアウトするため、速やかにリセット信号が発行される。
また、リセット信号発行とともに、通常動作時に使用するBIOS領域からバックアップ用BIOS領域に切り替えるため、通常動作時のBIOS領域が破壊されて、BIOSの起動自体が不可能となった場合でも復旧可能である。
次に、本発明の実施形態におけるウォッチドッグタイマーの動作を、図2に示すフローチャートを使用して説明する。
まず、BIOSストール障害時復旧装置8に電源が投入される(S10)。
次に、BIOSデータ領域として通常動作時用のBIOSデータ領域6をセットする(S11)。
そして、システムを一度初期化する(S12)。
次に、第1のウォッチドッグタイマー1及び第2のウォッチドッグタイマー2(図中では第1のWDT、第2のWDTと示す。)のタイマー値をセットする。本実施形態では、第1のWDTのタイマー値の初期設定値をA秒、第2のWDTのタイマー値をB秒とセットするものと想定する(S13)。
なお、実施形態の構成の説明の際に前記したように、第1のウォッチドッグタイマー1はBIOSが起動するか否かを監視するためにのみ用いる。よって、そのタイマー値の初期設定値Aは例えば1秒程度で十分である。
なぜならば、1秒以上待機してもBIOSの動作が始まらない場合は、それ以上待機したとしてもBIOSの動作が始まらない可能性が高い。そのため、待機するよりも迅速にシステムを初期化してしまった方が好ましいからである。
ここで、時間Aの概念を説明するために図3の概念図を参照する。
時間Aは、BIOS処理が開始しようとしてから(S20)、BIOSの処理が実際に開始するまでの間に、減少していく数値である。そして、その値が0になる前に、第1のWDTを止める処理が実行されれば(S21)、WDTタイムアウトは発生せず、次のステップ(S22)まで処理が進む。
一方、第2のウォッチドッグタイマー2はBIOSの処理が途中でストールしていないか監視するために使用する。
その初期設定値Bは例えばBIOS起動から完了までの所要時間以上の値をセットする。
この点、第2のウォッチドッグタイマー2のタイマー値の初期設定値である時間Bの概念を、第1のウォッチドッグタイマー1と同様に図3の概念図を参照して説明する。
時間Bは、BIOS処理が開始しようとしてから(S20)、実際にBIOSが処理を実行し(S22)、処理が終了しOS(Operating System)がブートするまでの間に、減少していく数値である(S24)。
そして、その値が0となる前に、第2のWDTを止める処理が実行されれば(S23)、WDTタイムアウトは発生せず、次のステップ(S24)まで処理が進む。
続けて、動作の説明を継続する。第1のウォッチドッグタイマー1と第2のウォッチドッグタイマー2のカウントダウンを開始し(図2、S14)、指定したBIOSデータ領域よりBIOSを起動させる(図2、S15)。
BIOSが起動可能な場合、BIOS処理中に第1のウォッチドッグタイマー1を停止させる(図3、S21)。
一方、BIOSが起動不可能な場合、BIOSの処理自体も実行不可能なため、第1のウォッチドッグタイマー1に対してのタイマー値停止処理も行われず、タイムアウトが発生する(図2、S16)。
そして、BIOSデータ領域が破壊されている以上、再び同じBIOSデータ領域からの起動を試みる意味は無いので、BIOSデータ領域としてバックアップ用のBIOSデータ領域7をセット(図2、S17)する。
そして、BIOSデータ領域7に格納されているデータにより、BIOS処理を行うべく、システムの初期化を行う(図2、S12)。
その後、BIOSは各種処理を実行する(図3、S22)。
BIOSの処理がすべて終わり、OSがブートした後に、BIOSは第2のウォッチドッグタイマー2を停止させる(図3、S23)。
もっとも、各種処理の途中でストールした場合、BIOSは第2のウォッチドッグタイマー2を停止する処理を行うことができず、第2のウォッチドッグタイマー2のタイムアウトが発生する(図2、S17)。
そして、再びBIOS処理を試みるために、システムリセット信号を発行する(図2、S12)。
[実施形態2]
本発明の他の実施形態として、その基本的構成は上記の通りであるが、第2のウォッチドッグタイマー2について、さらに変更を加えた実施形態について図4を用いて説明する。
本実施形態は、第2のウォッチドッグタイマー2のタイムアウト発生時の処理として、BIOSデータ領域切替スイッチ3に指示を出し、BIOS起動をバックアップ用BIOSデータ領域7に切り替えてBIOSを起動させるように構成する。
また、第2のウォッチドッグタイマー2のタイムアウトが1回発生した場合はリセット処理のみを行い、連続して複数回(例えば2回)発生した場合は、リセット処理とBIOS領域切り替えを行うようにしてもよい。
このように、本実施形態では、BIOSデータの一部破損によるBIOSストール時が発生したときに、BIOS起動をバックアップ用7に切り替わる。
よって、通常動作用のBIOS領域が破壊され、BIOSの起動及び処理の途中までは実行できるが、処理を完結することはできないという状態になっている場合でも復旧ができるという効果が得られる。
[実施形態3]
さらに異なる実施形態を図5に示す。異なる実施形態として、バックアップ用である、BIOSデータ領域7を、複数用意することも考えられる。
これにより、BIOSデータ領域6が破壊され、BIOSデータ領域7に起動用のBIOSデータ領域を切り替えたが、更にBIOSデータ領域7も破壊されていたような事態であっても、対応することが可能となる。
なお、本発明における、BIOSストール障害時の復旧装置は、ハードウェア、ソフトウェア又はこれらの組合せにより実現することができる。
以上説明した本発明の実施形態は、以下に記載するような効果を奏する。
第1の効果はウォッチドッグタイマーを2つ持つので、BIOSの起動自体が不可能な場合と、BIOS処理中にストール障害の発生した場合との、BIOSの状態が異なる場合に、それぞれの場合に対応した、異なる処理を行うことができることである。
第2の効果はBIOSの起動が不可能の場合、ウォッチドッグタイマーが短時間でタイムアウトとなるので、リセットが発行されるまでの時間を短縮することができることである。
第3の効果はBIOS起動不可能の場合、リセット信号発行後に使用されるBIOS領域を、破壊されているBIOS領域から、バックアップ用のBIOS領域に切り替えるので、BIOS領域の破壊により起動が不可能であるという事態を免れることができることである。
本発明は、BIOSストール状態に応じて復旧方法を変更したい用途に適用できる。特に、BIOSが起動できない状態において復旧時間の短縮、復旧率の上昇を図る用途に適用できる。
本発明の基本的構成を表す図である。 本発明の実施形態における動作を表すフローチャートである。 本発明における、タイマー値について示す概念図である。 本発明の第2の実施形態の構成を表す図である。 本発明の第3の実施形態の構成を表す図である。
符号の説明
1 第1のウォッチドッグタイマー
2 第2のウォッチドッグタイマー
3 BIOS領域切替スイッチ
4 リセット回路
5 FLASH ROM
6、7 BIOSデータ領域
8 BIOSストール障害時復旧装置

Claims (11)

  1. BIOSにストール障害が起きた場合にシステムの復旧をする、BIOSストール障害時の復旧装置であって、
    第1のウォッチドッグタイマーと第2のウォッチドッグタイマーと、
    前記第1のウォッチドッグタイマー及び前記第2のウォッチドッグタイマーにタイマー値を設定する手段と、
    BIOSが起動し、BIOS処理の実行が開始される際に、前記第1のウォッチドッグタイマーのタイマー値の減少を中断する手段と、
    前記第1のウォッチドッグタイマーのタイマー値が0となった場合は、起動用のBIOSデータ領域を切り替える手段と、
    前記第1のウォッチドッグタイマーのタイマー値が0となった場合は、システムをリセットする手段と、
    OSが起動する際に前記第2のウォッチドッグタイマーのタイマー値の減少を中断する手段と、
    前記第2のウォッチドッグタイマーのタイマー値が0となった場合は、システムをリセットする手段と、
    を備えることを特徴とするBIOSストール障害時の復旧装置。
  2. 請求項1に記載のBIOSストール障害時の復旧装置であって、
    前記第2のウォッチドッグタイマーのタイマー値が0となった場合に、起動用のBIOSデータ領域を切り替える、BIOSデータ領域切替手段を更に備えることを特徴とするBIOSストール障害時の復旧装置。
  3. 請求項2に記載のBIOSストール障害時の復旧装置であって、
    前記BIOSデータ領域切替手段は、前記第2のウォッチドッグタイマーのタイマー値が複数回0となった場合に動作することを特徴とするBIOSストール障害時の復旧装置。
  4. BIOSにストール障害が起きた場合にシステムの復旧をする、BIOSストール障害時の復旧装置であって、
    ウォッチドッグタイマーと、
    ウォッチドッグタイマーにタイマー値を設定する手段と、
    BIOSが起動し、BIOS処理の実行を開始される際に、前記タイマー値の減少を中断する手段と、
    前記タイマー値が0となった場合は、起動用のBIOSデータ領域を切り替える手段と、
    前記タイマー値が0となった場合は、システムをリセットする手段と、
    を備えることを特徴とするBIOSストール障害時の復旧装置。
  5. 請求項1乃至4の何れか1項に記載のBIOSストール障害時の復旧装置であって、
    起動用のBIOSデータ領域を複数備えていることを特徴とするBIOSストール障害時の復旧装置。
  6. BIOSにストール障害が起きた場合にシステムの復旧をする、BIOSストール障害時の復旧方法であって、
    第1のウォッチドッグタイマーと第2のウォッチドッグタイマーを利用することと、
    前記第1のウォッチドッグタイマー及び前記第2のウォッチドッグタイマーにタイマー値を設定するステップと、
    BIOSが起動し、BIOS処理の実行が開始される際に、前記第1のウォッチドッグタイマーのタイマー値の減少を中断するステップと、
    前記第1のウォッチドッグタイマーのタイマー値が0となった場合は、起動用のBIOSデータ領域を切り替えるステップと、
    前記第1のウォッチドッグタイマーのタイマー値が0となった場合は、システムをリセットするステップと、
    OSが起動する際に前記第2のウォッチドッグタイマーのタイマー値の減少を中断するステップと、
    前記第2のウォッチドッグタイマーのタイマー値が0となった場合は、システムをリセットするステップと、
    を備えることを特徴とするBIOSストール障害時の復旧方法。
  7. 請求項6に記載のBIOSストール障害時の復旧方法であって、
    前記第2のウォッチドッグタイマーのタイマー値が0となった場合に、起動用のBIOSデータ領域を切り替える、BIOSデータ領域切替ステップを更に備えることを特徴とするBIOSストール障害時の復旧方法。
  8. 請求項7に記載のBIOSストール障害時の復旧方法であって、
    前記BIOSデータ領域切替ステップは、前記第2のウォッチドッグタイマーのタイマー値が複数回0となった場合に行うことを特徴とするBIOSストール障害時の復旧方法。
  9. BIOSにストール障害が起きた場合にシステムの復旧をする、BIOSストール障害時の復旧方法であって、
    ウォッチドッグタイマーを利用することと、
    ウォッチドッグタイマーにタイマー値を設定するステップと、
    BIOSが起動し、BIOS処理の実行を開始される際に、前記タイマー値の減少を中断するステップと、
    前記タイマー値が0となった場合は、起動用のBIOSデータ領域を切り替えるステップと、
    前記タイマー値が0となった場合は、システムをリセットするステップと、
    を備えることを特徴とするBIOSストール障害時の復旧方法。
  10. 請求項6乃至9の何れか1項に記載のBIOSストール障害時の復旧方法であって、
    複数の起動用のBIOSデータ領域を利用することを特徴とするBIOSストール障害時の復旧方法。
  11. コンピュータを請求項1から5の何れか1項に記載のBIOSストール障害時の復旧装置として機能させることを特徴とするプログラム。
JP2007063428A 2007-03-13 2007-03-13 Biosストール障害時の復旧装置、その方法及びそのプログラム Pending JP2008225858A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007063428A JP2008225858A (ja) 2007-03-13 2007-03-13 Biosストール障害時の復旧装置、その方法及びそのプログラム
US12/046,994 US7975188B2 (en) 2007-03-13 2008-03-12 Restoration device for BIOS stall failures and method and computer program product for the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007063428A JP2008225858A (ja) 2007-03-13 2007-03-13 Biosストール障害時の復旧装置、その方法及びそのプログラム

Publications (1)

Publication Number Publication Date
JP2008225858A true JP2008225858A (ja) 2008-09-25

Family

ID=39763901

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007063428A Pending JP2008225858A (ja) 2007-03-13 2007-03-13 Biosストール障害時の復旧装置、その方法及びそのプログラム

Country Status (2)

Country Link
US (1) US7975188B2 (ja)
JP (1) JP2008225858A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009048145A1 (ja) 2007-10-10 2009-04-16 Nippon Shokubai Co., Ltd. 吸水性樹脂組成物およびその製造方法
JP2010282468A (ja) * 2009-06-05 2010-12-16 Hitachi Ltd 計算機システム及び障害復旧方法
JP2011103051A (ja) * 2009-11-10 2011-05-26 Toshiba Tec Corp 情報処理装置
JP2012058782A (ja) * 2010-09-03 2012-03-22 Hagiwara Electric Co Ltd コンピュータ装置の異常検査方法及びそれを用いたコンピュータ装置
WO2016194170A1 (ja) * 2015-06-03 2016-12-08 株式会社日立製作所 障害検出装置および障害検出システム
JP7304731B2 (ja) 2019-04-16 2023-07-07 ローム株式会社 ウォッチドッグタイマ

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5476238B2 (ja) 2010-07-12 2014-04-23 ルネサスエレクトロニクス株式会社 半導体装置
TW201314575A (zh) * 2011-09-26 2013-04-01 Pegatron Corp 開機方法及開機系統
US9032258B2 (en) * 2012-09-14 2015-05-12 Infineon Technologies Ag Safety system challenge-and-response using modified watchdog timer
CN103810057A (zh) * 2012-11-09 2014-05-21 昆达电脑科技(昆山)有限公司 Uefi数据还原方法
TWI468913B (zh) 2012-12-12 2015-01-11 Asustek Comp Inc 電腦系統及其啟動與設定方法
US9542195B1 (en) * 2013-07-29 2017-01-10 Western Digital Technologies, Inc. Motherboards and methods for BIOS failover using a first BIOS chip and a second BIOS chip
WO2015112128A1 (en) * 2014-01-22 2015-07-30 Hewlett Packard Development Company, L.P. System firmware configuration data
US10089164B2 (en) * 2015-02-27 2018-10-02 Microchip Technology Incorporated Watchdog timer
US10127095B2 (en) * 2015-11-04 2018-11-13 Quanta Computer Inc. Seamless automatic recovery of a switch device
CN112685086B (zh) * 2020-12-30 2022-08-19 联想(北京)有限公司 一种信息处理方法及电子设备

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59158454A (ja) 1983-02-28 1984-09-07 Toshiba Corp システムリセツト方法
JPS59200357A (ja) 1983-04-28 1984-11-13 Oki Electric Ind Co Ltd ウオツチドツグタイマ回路
JPH04205152A (ja) 1990-11-29 1992-07-27 Omron Corp 制御装置の監視装置
JPH0546439A (ja) 1991-08-09 1993-02-26 Toshiba Corp 暴走監視装置
KR100252250B1 (ko) * 1996-06-28 2000-04-15 윤종용 시스템복구장치
US5793943A (en) * 1996-07-29 1998-08-11 Micron Electronics, Inc. System for a primary BIOS ROM recovery in a dual BIOS ROM computer system
US6587966B1 (en) * 2000-04-25 2003-07-01 Hewlett-Packard Development Company, L.P. Operating system hang detection and correction
JP2002189615A (ja) 2000-12-22 2002-07-05 Canon Inc ウォッチドック・タイマ、情報処理装置、ウォッチドック・タイマ用拡張ボード、システム初期化方法及び記憶媒体
JP2002251300A (ja) 2001-02-22 2002-09-06 Hitachi Ltd 障害監視方法及び装置
US7251723B2 (en) * 2001-06-19 2007-07-31 Intel Corporation Fault resilient booting for multiprocessor system using appliance server management
US6651188B2 (en) * 2001-06-29 2003-11-18 Intel Corporation Automatic replacement of corrupted BIOS image
US7194665B2 (en) * 2001-11-01 2007-03-20 Advanced Micro Devices, Inc. ASF state determination using chipset-resident watchdog timer
US7689875B2 (en) * 2002-04-25 2010-03-30 Microsoft Corporation Watchdog timer using a high precision event timer
US7318173B1 (en) * 2002-06-03 2008-01-08 National Semiconductor Corporation Embedded controller based BIOS boot ROM select
JP2004038529A (ja) 2002-07-03 2004-02-05 Nec Corp 情報処理装置
JP2004086520A (ja) 2002-08-27 2004-03-18 Fujitsu Access Ltd 監視制御装置及び監視制御方法
KR100663408B1 (ko) * 2003-07-14 2007-01-02 엘지전자 주식회사 씨피유 속도 트랜지션 제어장치 및 방법
JP2005122424A (ja) 2003-10-16 2005-05-12 Canon Inc ウオッチドッグタイマ
US7496929B2 (en) * 2004-05-28 2009-02-24 Intel Corporation Performance of operations on a hardware resource through integral interpretive execution
US20060020856A1 (en) * 2004-07-22 2006-01-26 Anuez Tony O Computer diagnostic interface
JP2006252388A (ja) 2005-03-14 2006-09-21 Hitachi Kokusai Electric Inc ソフトウェア異常検出方法
US8122258B2 (en) * 2006-05-22 2012-02-21 Hewlett-Packard Development Company, L.P. System and method for secure operating system boot
US7774648B2 (en) * 2007-05-02 2010-08-10 Honeywell International Inc. Microprocessor supervision in a special purpose computer system

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009048145A1 (ja) 2007-10-10 2009-04-16 Nippon Shokubai Co., Ltd. 吸水性樹脂組成物およびその製造方法
JP2010282468A (ja) * 2009-06-05 2010-12-16 Hitachi Ltd 計算機システム及び障害復旧方法
JP2011103051A (ja) * 2009-11-10 2011-05-26 Toshiba Tec Corp 情報処理装置
JP2012058782A (ja) * 2010-09-03 2012-03-22 Hagiwara Electric Co Ltd コンピュータ装置の異常検査方法及びそれを用いたコンピュータ装置
WO2016194170A1 (ja) * 2015-06-03 2016-12-08 株式会社日立製作所 障害検出装置および障害検出システム
JP7304731B2 (ja) 2019-04-16 2023-07-07 ローム株式会社 ウォッチドッグタイマ

Also Published As

Publication number Publication date
US20080229158A1 (en) 2008-09-18
US7975188B2 (en) 2011-07-05

Similar Documents

Publication Publication Date Title
JP2008225858A (ja) Biosストール障害時の復旧装置、その方法及びそのプログラム
JP2007299404A (ja) 高速ブートウェークアップを実行するシステム
US10146626B2 (en) Detecting and handling an expansion card fault during system initialization
US7089413B2 (en) Dynamic computer system reset architecture
US7428660B2 (en) Starting control method, duplex platform system, and information processor
JP4955585B2 (ja) コンピュータシステム、情報処理方法及びプログラム
US20170177431A1 (en) Computer system
JP2007323631A (ja) Cpu暴走判定回路
JP5445572B2 (ja) コンピュータシステム、待機電力削減方法、及びプログラム
JP2009015435A (ja) 異常検出方法及び処理装置
JP2006099704A (ja) 情報処理装置および起動制御方法
JPS6129239A (ja) プロセツサ異常再開方式
JP2007094537A (ja) メモリダンプ装置及びメモリダンプ採取方法
JP2002149437A (ja) ソフトウェア再起動方法
JP6023898B1 (ja) 情報処理装置及び情報処理方法及び情報処理プログラム
JP2019164578A (ja) 制御システム、情報処理装置、制御方法、raidコントローラの復旧方法及びプログラム。
JPH11175108A (ja) 二重化コンピュータ装置
JP5716396B2 (ja) 情報処理装置及び情報処理方法
JP6835422B1 (ja) 情報処理装置及び情報処理方法
JP2007004364A (ja) デバッグシステム、デバッグ方法およびプログラム
JP6762656B2 (ja) Cpuスタンバイ復帰構造
JP2014203087A (ja) 携帯端末の再起動装置および再起動方法
JP2005276013A (ja) システム起動装置
JP5906807B2 (ja) 演算処理装置及びストール監視方法
JPS6389941A (ja) マイクロプロセツサ応用機器の監視制御装置

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080620

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090618

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090813

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091201