CN1577289A - 用于控制cpu速度转换的装置和方法 - Google Patents

用于控制cpu速度转换的装置和方法 Download PDF

Info

Publication number
CN1577289A
CN1577289A CNA2004100636494A CN200410063649A CN1577289A CN 1577289 A CN1577289 A CN 1577289A CN A2004100636494 A CNA2004100636494 A CN A2004100636494A CN 200410063649 A CN200410063649 A CN 200410063649A CN 1577289 A CN1577289 A CN 1577289A
Authority
CN
China
Prior art keywords
cpu
smi
rate conversion
signal
active state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100636494A
Other languages
English (en)
Other versions
CN1332313C (zh
Inventor
姜声哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Electronics Inc
Original Assignee
LG Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Electronics Inc filed Critical LG Electronics Inc
Publication of CN1577289A publication Critical patent/CN1577289A/zh
Application granted granted Critical
Publication of CN1332313C publication Critical patent/CN1332313C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Executing Machine-Instructions (AREA)
  • Debugging And Monitoring (AREA)

Abstract

一种用于控制CPU速度转换的装置和方法可以使用SMI(系统管理中断)信号执行诸如笔记本计算机的计算机的CPU速度转换。但是，如果总线主控器装置处于活动状态中，则取消CPU速度转换所需的控制操作，同时以预定间隔创建一事件信号(例如，监视SMI或嵌入控制器SMI)并重新检查总线主控器装置活动状态。因此，当总线主控器装置处于活动状态中时，取消CPU速度转换的控制操作以防止系统错乱，且周期性地重试CPU速度转换控制操作以增加正常CPU速度转换的可能性或者可以建立正常CPU速度转换。

Description

用于控制CPU速度转换的装置和方法
发明背景
发明领域
本发明涉及用于控制CPU速度转换的装置和方法，尤其涉及CPU速度转换。
相关技术背景
图1是示出应用于计算机系统的相关技术CPU速度转换控制方法的流程图。例如，如果SMI(系统管理中断)信号产生于笔记本计算机内(步骤S10)，则笔记本计算机的系统BIOS识别为什么产生SMI信号(步骤S11)。
除非SMI信号产生的原因是执行Geyserville CPU速度转换(步骤S12)，否则系统BIOS执行对应于SMI信号的指定操作(步骤S13)。另外，如果已产生SMI信号用于执行从高速到低速或者从低速到高速的Geyserville CPU速度转换，则确定笔记本计算机中的总线主控器装置是否处于活动状态(步骤S14)。
如果总线主控器装置不处于活动状态，则系统BIOS将转换标记设定成表示转换成功的第一指定值(步骤S15)，并增加或降低Geyserville CPU速度(步骤S16)。
系统BIOS确定是否正常执行Geyserville CPU速度转换(步骤S17)。在这种情况中，如果异常地执行Geyserville CPU速度转换，则系统BIOS将转换标记设定为表示转换失败的第二指定值(步骤S18)，并终止SMI服务操作(步骤S19)。
如果确定总线主控器装置处于活动状态(步骤S14)，则系统BIOS将转换标记设定为表示转换失败的第二指定值，而不执行Geyserville CPU速度转换(步骤S18)。随后，系统BIOS终止SMI服务操作(步骤S19)，从而可以防止计算机系统错乱(hangup)。此后，系统BIOS重复上述操作直到接收到系统关闭命令(步骤S20)。
计算机系统错乱的原因如下。在总线主控器装置(从几个系统装置之中)处于活动状态的情况下，当系统BIOS执行CPU速度转换时，执行CPU速度转换时CPU不在正常模式中，系统BIOS不能再连续执行总线主控器装置的当前操作。因此，计算机系统的错乱可以通过在总线主控器装置活动时防止CPU速度转换来防止计算机系统的错乱。
如上所述，用于控制CPU速度转换的相关技术的装置和方法具有多个缺点。例如，如果总线主控器装置处于活动状态且系统BIOS立即终止SMI装置而不执行CPU速度转换，则计算机系统不错乱，但是，由于转换失败而终止了SMI服务。因此，系统BIOS很难或者不可能正常地执行CPU速度转换。
以上参考结合在此，其适用于附加或可选细节、特点和/或技术背景的合适教导。
发明概述
本发明的一个目的在于解决至少上述问题和/或缺点并提供至少以下所述的优点。
本发明的另一个目的在于提供一种用于控制CPU速度在高速和低速之间转换的装置和方法。
本发明的另一个目的在于提供一种用于控制CPU速度转换的装置和方法，当总线主控器装置处于活动状态中时，它终止SMI服务而不执行CPU速度转换所需的控制操作。
本发明的另一个目的在于提供一种用于控制CPU速度转换的装置和方法，当总线主控器装置处于活动状态中时，它终止SMI服务而不执行CPU速度转换所需的控制操作，但重复产生CPU速度转换所需的事件。
本发明的另一个目的在于提供一种用于控制CPU速度转换的装置和方法，当总线主控器装置处于活动状态中时，它终止SMI服务而不执行CPU速度转换所需的控制操作，但以规则的时间间隔重复产生CPU速度转换所需的事件，例如监视时钟SMI和嵌入控制器SMI，从而形成正常的CPU速度转换。
根据本发明的一个方面，通过提供一种用于控制CPU速度转换的方法可以整体或部分地实现至少以上和其它的目的，其中所述方法包括：接收系统管理中断(SMI)信号，当SMI信号用于执行CPU速度转换时确定总线主控器装置是否处于活动状态，以及当总线主控器装置处于活动状态时取消CPU速度转换操作并以规定时间间隔产生重试SMI信号。
根据本发明的另一个方面，为了进一步整体或部分地实现以上目的和优点，提供了一种便携式计算机，它包括：被配置成以至少两种速度工作的CPU；被配置成执行指定操作以便在CPU的至少两种速度之间转换的控制器；用于识别中断信号的生成原因的中断生成原因识别单元；用于检查预定装置的活动状态的活动状态检查单元；以及中断产生单元，该中断产生单元用于在中断生成原因识别装置确定创建了第一中断信号用于CPU速度转换且活动状态检查装置确定所述预定装置处于活动状态时，创建重试CPU速度转换的指定操作的第二中断信号。
根据本发明的另一个方面，为了进一步整体或部分地实现以上目的和优点，提供了一种装置，它包括：被配置成接收中断信号的中断接收器以及耦合到该中断接收器的中断发生器，它被配置成在接收到用于CPU速度转换的第一中断信号且总线主控器装置处于活动状态时产生重试指定操作的第二中断信号，所述指定操作是CPU速度转换所需的。
根据本发明的另一个方面，为了进一步整体或部分地实现以上目的和优点，提供了一种包括含用于控制计算机系统中CPU速度转换的指令的机器可读存储介质的制品，当所述指令在计算机系统中执行时，使得该计算机系统：接收系统管理中断(SMI)信号；当SMI信号是第一SMI CPU速度转换信号时，确定总线主控器装置是否处于活动状态中；以及当总线主控器装置处于活动状态中时取消CPU速度转换操作并以预定间隔产生事件。
本发明的其它优点、目的和特点将部分在描述中阐述，且通过以下内容的审查或者通过本发明的实施部分将使本技术领域内的普通技术人员显而易见。将实现和获得本发明的目的和优点，如所附权利要求书中指出的。
附图概述
将参考附图详细描述本发明，其中相同标号表示相同元件，其中：
图1是示出用于计算机系统的相关技术的CPU速度转换控制方法的流程图；
图2是示出包含根据本发明的CPU速度转换控制装置的计算机系统较佳实施例的框图；
图3和4是示出根据本发明的CPU速度转换控制方法的较佳实施例的流程图；以及
图5和6是示出根据本发明的CPU速度转换控制方法的另一个较佳实施例的流程图。
具体实施方式
图2是示出可以应用根据本发明的CPU速度转换控制装置和方法实施例的计算机系统的框图。例如，诸如笔记本计算机的计算机系统可以包括CPU10、嵌入控制装置20、总线主控器装置30、PCI(周边元件扩展接口)桥40、系统ROM50和系统存储器60。
PCI桥40可以包括Geyserville逻辑400、监视时钟410、SMI(系统管理中断)逻辑420、ISA/LPC逻辑430和PCI/AGP接口440。使用DRAM的系统存储器60可以存储用户程序等等。
CPU10可以是各种CPU中的一种，其中支持Intel公司的SpeedStep或者Geyserville技术。例如，CPU10可以是移动Intel Pentium 4处理器，它结合了Intel SpeedStep技术(也称作Geyserville技术)或者其类似的等效物。在这种情况中，应注意，SpeedStep技术等于Geyserville技术。
SpeedStep技术使得CPU10能够根据CPU请求在两个核心频率之间执行自动切换功能。例如，CPU请求可以是CPU负载信息。可以执行CPU10的工作频率的切换功能而无需复位CPU10或者改变系统总线频率。移动Intel Pentium 4处理器以两种模式操作，例如最大性能模式(Maximum Performance Mode)和电池最佳模式(Battery Optimized Mode)。移动Intel Pentium 4处理器还可以支持除这两种模式以外的至少一种模式。
图2所示的GV信号由若干信号组成，例如G_GMI，G_NMI，GM_INIT，G_INTR，G_STPCL#和LO/HI#等等。响应于个别信号，CPU10可以执行其自身工作频率和施加电压的转换。电压调节器70产生的CPU10的接收电压可以由从Geyserville逻辑400接收到的VR_LO/HI#和Vgate信号控制。在将Microsoft Windows XP安装在诸如笔记本计算机的计算机系统中且Window的控制面板中包含的电源管理项已被设置成自适应模式后，如果电源从AC适配器变成电池或从电池变为AC适配器，且如果电池寿命或CPU使用信息改变，则Geyserville逻辑400可以自动执行CPU速度转换，从高速变成低速或者从低速变成高速。
转换操作也可以由Microsoft Windows XP执行。Windows XP可以执行处理器性能控制(Processor Performance Control)所需的独特的内置支援程序。该独特的内置支援程序是本地处理器性能控制(Native Processor Performance Control)程序。该本地处理器性能控制程序可以实现诸如增强Intel SpeedStep技术(Enhanced Intel SpeedStep Technology)等各种技术。
Windows XP中处理器性能控制所需的独特的内置支援程序可以由两部分组成，例如处理器性能控制(Processor Performance Control)部分和处理器性能控制策略(Processor Performance Control Policy)。处理器性能控制部分是改变性能状态所需的指定功能。Windows XP可以使用Intel公司指定的Legacy SMI接口或者高级配置和电源接口(ACPI)标准中指定的处理器对象来执行处理器性能控制功能。在这种情况中，Legacy SMI接口和处理器对象与上述SpeedStep技术相关联。
处理器性能控制策略部分优选是一组行为规则，其用于确定将使用的合适性能状态。Window XP使得处理器性能控制策略与指定电源方案相关联，并限定处理器性能控制所需的四种控制策略。这四个控制策略由用于使得处理器总是在最低性能状态下运行的恒定模式、用于使得处理器根据CPU请求选择性能状态的自适应模式、用于使得处理器以最低性能状态开始并使用与电池放电时间成比例的线性性能降低函数(即，停止时钟节流函数)(stop clock throttling function)的降级模式以及用于使得处理器总是以最高性能状态运行的无模式(none-mode)组成。但是，本发明不限于此。例如，以上控制策略的数量还可以根据其它参考增加或减少。
SMI信号可以根据Intel SpeedStep技术被创建成CPU工作频率转换所需的事件。在这种情况中，可以存在与SMI信号产生关联的各项，例如CPU使用量、温度(例如，热状态)和电池寿命等等。因此，在CPU10是支持两种以上的频率的处理器且满足上述项中一项的预定条件的情况中，CPU10优选可以自动执行其自身工作频率的转换。应注意，上述项还可以变成其它项，且如需要，可以删除或进一步添加相应项的预定条件。
现在将描述基于CPU使用量的示例性转换CPU速度。在使用MS-Word的情况中，CPU使用的百分比优选在20％到40％的范围内。在再现DVD(数字通用光盘)的情况中，CPU使用的百分比优选基本100％。因此，根据CPU工作负荷，可以使用WindowsXP自动或直接执行CPU速度转换。例如，如果CPU使用的百分比等于或高于95％，则可以自动将CPU工作频率转换成最高或最大性能模式。另外，如果CPU使用的百分比等于或低于75％，则可以自动将CPU工作频率转换成电池最佳模式。
同时，如果在能支持超过4种频率模式的特定CPU中CPU使用的百分比是95％，则CPU速度可以自动被切换成最高工作频率。如果在能支持超过四种频率模式的同一CPU中CPU使用的百分比在75％到94％的范围内，CPU速度可以被自动切换成第二高工作频率。如果在能支持超过四种频率模式的同一CPU中CPU使用的百分比在从40％到74％的范围内，则CPU速度可以自动被切换成第三高工作频率。如果在能支持超过四种频率模式的同一CPU中CPU使用的百分比低于40％，则CPU速度可以自动被切换成最低工作频率。例如，图2中示出的系统ROM中包含的由“SMI服务#2”表示的SMI处理机可以根据CPU使用信息自动执行CPU速度转换，例如如上所述。
现在将描述基于热状态的实例性CPU速度转换。例如，如果由于应用负荷因素造成CPU或外围芯片组过热，则热事件SMI信号产生，且可以自动调整CPU的工作频率或接收电压以使CPU的温度保持在预定温度以下的温度。
如果CPU温度增加，则系统ROM50中由“SMI服务#2”表示的SMI处理机可以执行从最高或最大性能模式到较低性能或电池最佳模式的转换。但是，如果CPU温度不低于预定温度，例如，如果在CPU已进入电池最佳模式后CPU继续过热，则系统BIOS或Windows XP可以执行节流模式以冷却CPU10。
节流模式可以使得施加到CPU上的时钟信号能够以预定比率被停止且以控制CPU速度的方式使CPU以固定频率继续工作(例如高或低频率)。该节流模式不同于SpeedStep转换方法。
此外，假如CPU支持超过四种工作频率，系统BIOS可以逐渐控制CPU10的工作频率直到CPU10的温度达到所需温度，而非转换成节流模式。例如，如果假定所需CPU温度是70℃时CPU温度等于或高于100℃，可以用热事件SMI信号将CPU速度从最高工作频率模式转换成第二高工作频率。如果假定所需CPU温度是70℃时CPU温度在90℃到99℃的范围内，CPU速度可以被转换成第三高工作频率模式。如果在假定所需CPU温度是70℃时CPU温度在从71℃到89℃的范围内，则CPU速度自动被转换成最低工作频率模式。
现在将描述基于电池寿命的实例性CPU速度转换。例如，如果用户例如在Windows XP中将电源管理项设置成降级模式，CPU可以首先以最低性能状态开始，随后执行停止时钟节流函数以便与电池放电时间成比例或响应于SMI信号执行线性性能降低。在这种情况中，支持超过两种工作频率的CPU可以根据电池放电时间自动或直接控制超过两种工作频率之间的转换运动。
已由于各种原因创建了SMI信号，这些原因例如CPU使用量的变化，AC适配器和电池电源之间的切换，电池寿命的降低，以及温度变化。但是，本发明不限于此。此外，即使在用户在Windows XP中将电源管理项设定成恒定模式、无模式、自适应模式和降级模式中的任何一种作为运行时间模式，也可以创建SMI信号。此外，可以删去SMI信号产生的上述原因或者可以添加新的原因。如必要，SMI信号产生条件可以变成其它条件。
此外，在根据本发明的较佳实施例中，SMI信号旨在包括硬件生成和软件生成的事件或中断的至少两种类型。因此，如上所述，信号旨在包括硬件信号，应用生成信号和软件信号，分组或寄存器。
在图2所示的计算机系统中，嵌入控制器装置20、PCI桥电路40、Windows XP等等可以检查以上创建的事件，从而创建CPU速度转换所需要或所使用的SMI信号。SMI逻辑420优选执行对应于以上创建的SMI信号的SMI服务操作，且现在将描述SMI逻辑420的操作。
根据本发明的CPU速度转换控制方法的实施例可以应用于诸如具有图2所示配置的笔记本计算机的计算机系统中。假如总线主控器装置处于活动状态，诸如SMI逻辑420的SMI控制就可以取消CPU速度转换所需的指定控制操作，并在指定时间以规则的时间间隔创建CPU速度转换所需的SMI信号(例如，通过监视时钟SMI信号或嵌入控制器SMI信号)。
SMI逻辑420可以重新检查总线主控器装置是否处于活动状态(例如，通过参考周期性创建的监视时钟SMI或嵌入控制器SMI信号)。如果总线主控器装置不处于活动状态，则随后执行CPU速度转换操作。
图3和4是示出根据本发明实施例的CPU速度转换控制方法的流程图。图3-4的CPU速度转换控制方法的实施例可以应用于图2的便携式计算机，并将用该便携式计算机进行描述。但是，本发明不限于此。
如图3所示，在过程开始后，如果在步骤S10处创建SMI信号，则图2的笔记本计算机中的系统BIOS可以在步骤S11处识别为什么创建SMI信号(例如，SMI信号产生的原因)。如果确定在步骤S12处为了CPU10速度转换创建SMI信号，则系统BIOS可以在步骤S14处确定总线主控器装置30是否处于活动状态。
可以为各种原因创建SMI信号，例如CPU使用量变化，AC适配器和电池电源之间的切换，电池寿命的降低，温度变化等等。此外，在用户在Windows XP中将电源管理项设定成恒定模式、无模式、自适应模式和降级模式中的任何一种作为运行时间模式的情况中，也可以创建SMI信号。此外，也可以删去SMI信号产生的上述原因或者可以添加新原因。如必要，也可以将SMI信号产生条件变成其它条件。
如果在步骤S12中确定为CPU10的速度转换而创建SMI信号，则系统BIOS可以确定总线主控器装置30是否处于活动状态中，例如通过用PCI桥电路40中包含的总线控制器(未示出)的判定器检查监控系统中包含的单个系统装置的活动状态的结果。
如果在步骤S14处确定总线主控器装置不在活动状态中，则在步骤S15处系统BIOS可以将转换标记设定为表示转换成功的指定值，并在步骤S16处提高或降低CPU10的速度。在这种情况中，也可以使用Windows XP的本地处理器性能控制(Native Processor Performance Control)执行CPU速度转换。
此后，系统BIOS可以在步骤S17处确定是否正常地执行了CPU10的速度控制操作。如果已异常地执行了CPU10的速度控制操作，则系统BIOS可以在步骤S18处将转换标记设定为表示转换失败的指定值，并在步骤S19处终止SMI服务操作。系统BIOS可以重复上述操作直到在步骤S20处接收到系统关闭命令。
如果在步骤S14处确定总线主控器装置处于活动状态中，则在步骤S50处系统BIOS可以禁用之前设置的监视时钟(例如，具有2毫秒的周期)SMI，并可以在步骤S51处重新将CPU速度转换所需的SMI信号的创建周期设置成预定周期(例如250毫秒的周期)。
通常，监视时钟是用于相隔预定时间(例如，2毫秒)创建中断信号的定时装置。因此，系统BIOS可以在步骤S52处启用用于CPU速度转换的监视时钟以便相隔新的预定时间(例如250毫秒)创建中断信号，并在步骤52处终止当前执行的SMI服务。此后，可以相隔250毫秒的上述时间创建监视时钟SMI信号，从而重复执行SMI服务操作。
系统BIOS可以在步骤S11处辨别SMI产生的原因。如果在步骤S11处确定由新设置的监视时钟创建SMI信号以便在步骤S12和步骤S60处执行CPU速度转换，则系统BIOS可以在步骤S61处禁用监视时钟SMI，并执行在步骤S14处确定总线主控器装置是否处于活动状态所需的后续操作。如果SMI信号与由CPU速度转换所需的监视时钟创建的以上SMI无关系，则系统BIOS优选在步骤S13处执行相应的SMI处理操作。
在步骤S61中，监视时钟和监视时钟引起的其它中断(例如，SMI)或操作优选被禁用以防止计算机系统错乱。换句话说，在重复地尝试CPU速度转换期间，监视时钟操作被暂停以减少多重操作的可能性，多重操作不能被精确地提供。
同时，如果在执行步骤S61后总线主控器装置仍处于活动状态，系统BIOS可以取消CPU10的速度转换操作以防止计算机系统错乱，并在步骤S50-S52处控制监视时钟来以预定时间间隔创建CPU速度转换重试所需的SMI信号。另外，如果在执行了步骤S61后总线主控器装置不在活动状态中，则系统BIOS可以正常地执行CPU速度转换步骤S15-S18。
此后，系统BIOS在步骤S19处终止SMI服务操作，并可以重复上述连续步骤直到在步骤S20处接收到系统关闭命令。在这种情况中，对于已为CPU速度转换创建的SMI信号，系统BIOS50中包含的SMI处理机优选识别SMI产生的原因，执行图2所示的系统ROM50中包含的SMI服务#2例程，或跳转到存储在系统ROM50中与PCI桥电路40的SMI逻辑420中包含的SMI服务#1例程有关的指定例程并可以执行转移例程。
图5和6是示出根据本发明另一个实施例的CPU速度转换控制方法的流程图。图5-6的CPU速度转换控制方法的实施例可以应用于图2的便携式计算机中并将使用图2的便携式计算机进行描述。如图5-6所示，如果图2的PCI桥电路40不包含以上的监视时钟功能，则系统BIOS可以用嵌入控制器装置20创建的SMI信号执行以上识别的CPU速度转换操作。
如图5所示，在过程开始后如果在步骤S10处创建SMI信号，则笔记本计算机中的系统BIOS可以在步骤S11处识别SMI信号产生的原因。如果在步骤S12处确定为了CPU10速度转换创建了SMI信号，则系统BIOS可以在步骤S14处确定总线主控器装置30是否处于活动状态。在这种情况中，确定总线主控器装置30是否处于活动状态和SMI信号产生的原因的方法优选类似于图3-4的实施例。
如果在步骤S14处确定总线主控器装置30不处于活动状态，则系统BIOS可以在步骤S15处将转换标记设置成表示转换成功的指定值，并在步骤S16处增加或降低CPU10的速度。
此后，系统BIOS可以在步骤S17处确定是否正常地执行了CPU10的速度控制操作。如果异常地执行了CPU10的速度控制操作，则系统BIOS可以在步骤S18处将转换标记设置成表示转换失败的指定值，并在步骤S19处终止SMI服务操作。系统BIOS可以重复上述步骤直到在步骤S20处接收到系统关闭命令。
如果在步骤S14处确定总线主控器装置30处于活动状态，则系统BIOS可以在步骤S70处禁用之前设置的嵌入控制器SMI，并在步骤S71处将指定命令输出到嵌入控制器装置，该命令用于将CPU速度转换所需的SMI信号的创建周期新设置成预定周期(例如，250毫秒的周期)。在这种情况中，系统BIOS可以在步骤S71处使用图2所示的嵌入控制器装置20中包含的内部计时器将嵌入控制器SMI产生的周期新设置成预定周期(例如，250毫秒)。
为了以新的预定时间间隔(例如，250毫秒)创建中断信号，系统BIOS可以在步骤S72处启用CPU速度转换所需的嵌入控制器SMI信号，并且(优选同时)在步骤S19处终止当前执行的SMI服务。此后，可以以上述预定的时间间隔(例如，250毫秒)创建嵌入控制SMI信号，从而重复地执行SMI服务操作。
如果在图6所示的步骤S80处检测嵌入控制器SMI信号，系统BIOS可以在步骤S81处禁用嵌入控制器SMI，并在步骤S82处识别用于SMI信号产生的原因。如果在步骤S83处确定为了CPU速度转换创建嵌入控制器SMI信号，则系统BIOS可以重复地执行连续操作，该连续操作是在步骤S14处确定总线主控器装置是否处于活动状态所需的。但是，如果嵌入控制器SMI信号与CPU速度转换没有联系，则系统BIOS优选在步骤S84处执行相应的嵌入控制器SMI处理操作，并在步骤S72处启用嵌入控制器SMI。
在步骤S81中，嵌入控制器和嵌入控制器引起的其它中断(例如SMI)或操作优选被禁用，以防止计算机系统错乱。换句话说，在重复尝试CPU速度转换期间，嵌入控制器操作被暂停以降低多重操作的可能性，其中多重操作不能精确地提供。
如果在步骤S14处确定总线主控器装置处于活动状态，则系统BIOS可以取消CPU10的速度转换操作以便防止计算机系统错乱，并控制嵌入控制器以便以预定时间间隔创建CPU速度转换重试所需的SMI信号，步骤S70-S72。另外，如果总线主控器装置不处于活动状态，则系统BIOS可以正常地执行CPU速度转换步骤S15-S18。
此后，系统BIOS在步骤S19处终止SMI服务操作，并可以重复上述连续步骤直到在步骤S20处接收到系统关闭命令。在与图3和4类似的用于为CPU速度转换创建了SMI信号的过程中，系统BIOS50中包含的SMI处理机优选识别SMI产生的原因，执行图2所示的系统ROM50中包含的SMI服务#2例程，或者可以转移到与PCI桥电路40的SMI逻辑420中包含的SMI服务#1有关的系统ROM50中存储的指定例程并可以执行转移例程。
如上所述，根据本发明用于控制CPU速度转换的装置和方法的实施例具有各种优点。如果总线主控器装置处于活动状态，用于控制CPU速度转换的装置和方法实施例可以取消CPU速度转换所需的指定控制操作，以减少或防止计算机错乱。此外，实施例可以例如以预定时间间隔重试CPU速度转移控制操作，从而可以建立正常的CPU速度转换。
前述实施例和优点仅仅是实例性的且不构成本发明的限制。本教导可易于应用到其它类型的装置中。本发明的描述旨在是说明性的，且不限制权利要求书的范围。许多可选方案、修改和变化将是本技术领域内熟练技术人员显而易见的。在权利要求书中，装置加功能短语旨在覆盖执行所述功能时这里所描述的结构而不仅是结构等效物还是等效结构。

Claims (23)

1.一种用于控制CPU速度转换的方法，其特征在于，包括：
接收系统管理中断(SMI)信号；
确定当SMI信号是用于执行CPU速度转换时总线主控器装置是否处于活动状态中；以及
当总线主控器装置处于活动状态时取消CPU速度转换操作并以规定时间间隔产生重试SMI信号。
2.如权利要求1所述的方法，其特征在于，包括当总线主控器装置不在活动状态中时执行CPU速度转换操作。
3.如权利要求1所述的方法，其特征在于，所述以规定时间间隔产生的重试SMI信号是重试CPU速度转换操作的监视时钟SMI信号和嵌入控制SMI信号之一。
4.如权利要求3所述的方法，其特征在于，所述确定步骤包括：
当接收到的SMI信号是重试CPU转换操作的监视时钟SMI信号时禁止附加监视时钟SMI信号的发生；以及
重新确定总线主控器装置是否处于活动状态。
5.如权利要求3所述的方法，其特征在于，所述确定步骤包括：
当接收到的SMI信号是重试CPU速度转换操作的嵌入控制器SMI信号时禁止附加嵌入控制器SMI信号的发生；以及
重新确定总线主控器装置是否处于活动状态。
6.如权利要求3所述的方法，其特征在于，所述确定步骤包括：
当接收到的SMI信号不是用于CPU速度转换的SMI信号、重试CPU速度转换操作的监视时钟SMI信号或者重试CPU速度转换操作的嵌入控制器SMI时，执行与接收到的SMI信号相对应的指定操作。
7.如权利要求1所述的方法，其特征在于，所述SMI信号是硬件生成的信号和应用程序生成的信号中的至少一个。
8.一种便携式计算机，其特征在于，包括：
CPU，它被配置成以至少两种速度工作；
控制器，它被配置成执行指定操作以便在CPU的至少两种速度之间转换；
中断生成原因识别装置，它用于识别中断信号的生成原因；
活动状态检查装置，它用于检查预定装置的活动状态；以及
中断产生装置，它用于在中断生成原因识别装置确定第一中断信号被创建用于CPU速度转换且活动状态检查装置确定所述预定装置处于活动状态时，创建重试CPU速度转换的指定操作的第二中断信号。
9.如权利要求8所述的便携式计算机，其特征在于，所述用于CPU速度转换的中断信号响应于CPU使用量的变化、在交流适配器和电池电源之间的切换、电池寿命的降低、用户的运行时间设置以及温度变化。
10.如权利要求8所述的便携式计算机，其特征在于，所述中断生成装置使用系统中包含的预定计时器创建第二中断信号。
11.如权利要求10所述的便携式计算机，其特征在于，所述系统中包含的预定计时器是监视时钟或者嵌入控制器的内部计时器。
12.如权利要求10所述的便携式计算机，其特征在于，以系统BIOS确定的预定时间间隔创建所述第二中断信号。
13.如权利要求8所述的便携式计算机，其特征在于，所述预定装置是总线主控器装置。
14.如权利要求8所述的便携式计算机，其特征在于，反复产生所述第二中断信号直到CPU转换被执行，且其中便携式计算机是笔记本计算机。
15.一种装置，其特征在于，包括：
中断接收器，用于接收中断信号；以及
中断发生器，它耦合到所述中断接收器并被配置成在接收到用于CPU速度转换的第一中断信号且总线主控器装置处于活动状态时产生重试CPU速度转换所需的指定操作的第二中断信号。
16.如权利要求15所述的装置，其特征在于，所述中断发生器使用系统中包含的预定计时器创建第二中断信号。
17.如权利要求16所述的装置，其特征在于，所述系统中包含的预定计时器是监视时钟和嵌入控制器的内部计时器中的至少一个。
18.如权利要求16所述的装置，其特征在于，以系统BIOS确定的预定时间间隔创建所述第二中断信号。
19.如权利要求15所述的装置，其特征在于，所述装置在笔记本计算机中。
20.如权利要求15所述的装置，其特征在于，所述中断信号是硬件中断和软件中断之一。
21.一种包括机器可读存储介质的制品，所述介质含有用于控制计算机系统中CPU速度转换的指令，当所述指令在计算机系统中执行时，使得该计算机系统：
接收系统管理中断(SMI)信号；
当SMI信号是第一SMI CPU速度转换信号时，确定总线主控器装置是否处于活动状态中；以及
当总线主控器装置处于活动状态中时取消CPU速度转换操作并以预定间隔产生事件。
22.如权利要求21所述的制品，其特征在于，所述事件是第二SMI CPU速度转换信号。
23.如权利要求22所述的制品，其特征在于，所述事件是硬件中断和软件中断之一。
CNB2004100636494A 2003-07-14 2004-07-09 用于控制cpu速度转换的装置和方法 Expired - Fee Related CN1332313C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020030047852A KR100663408B1 (ko) 2003-07-14 2003-07-14 씨피유 속도 트랜지션 제어장치 및 방법
KR1020030047852 2003-07-14

Publications (2)

Publication Number Publication Date
CN1577289A true CN1577289A (zh) 2005-02-09
CN1332313C CN1332313C (zh) 2007-08-15

Family

ID=33536445

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100636494A Expired - Fee Related CN1332313C (zh) 2003-07-14 2004-07-09 用于控制cpu速度转换的装置和方法

Country Status (4)

Country Link
US (1) US7360101B2 (zh)
EP (1) EP1503270A3 (zh)
KR (1) KR100663408B1 (zh)
CN (1) CN1332313C (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102033799B (zh) * 2009-09-29 2013-02-13 英业达股份有限公司 中断接脚的异常状态侦测方法
CN111538636A (zh) * 2020-04-24 2020-08-14 深圳华锐金融技术股份有限公司 计算机设备确定方法、装置和存储介质

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7272741B2 (en) * 2004-06-02 2007-09-18 Intel Corporation Hardware coordination of power management activities
JP2008225858A (ja) * 2007-03-13 2008-09-25 Nec Corp Ｂｉｏｓストール障害時の復旧装置、その方法及びそのプログラム
TWI334544B (en) * 2007-05-09 2010-12-11 Via Tech Inc Methods and systems for centralized link power management control (clmc)
US8135970B2 (en) * 2009-03-06 2012-03-13 Via Technologies, Inc. Microprocessor that performs adaptive power throttling
US8914661B2 (en) 2010-06-30 2014-12-16 Via Technologies, Inc. Multicore processor power credit management in which multiple processing cores use shared memory to communicate individual energy consumption
US9483642B2 (en) 2012-10-30 2016-11-01 Gabriel Kedma Runtime detection of self-replicating malware

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3135718B2 (ja) * 1992-11-11 2001-02-19 株式会社東芝 電子機器システムおよびｃｐｕクロックの切換制御方法
US5706407A (en) * 1993-12-28 1998-01-06 Kabushiki Kaisha Toshiba System for reallocation of memory banks in memory sized order
US5623677A (en) * 1994-05-13 1997-04-22 Apple Computer, Inc. Apparatus and method for reducing power consumption in a computer system
US5754869A (en) * 1994-10-04 1998-05-19 Intel Corporation Method and apparatus for managing power consumption of the CPU and on-board system devices of personal computers
US5586308A (en) * 1994-10-19 1996-12-17 Advanced Micro Devices, Inc. Clock control unit responsive to a power management state for clocking multiple clocked circuits connected thereto
US5996084A (en) * 1996-01-17 1999-11-30 Texas Instruments Incorporated Method and apparatus for real-time CPU thermal management and power conservation by adjusting CPU clock frequency in accordance with CPU activity
US6112309A (en) * 1997-04-23 2000-08-29 International Business Machines Corp. Computer system, device and operation frequency control method
US6122701A (en) * 1997-12-11 2000-09-19 Compaq Computer Corporation Device volume control in multimode computer systems
NL1007875C2 (nl) * 1997-12-23 1999-06-24 Oce Tech Bv Reproductie-apparaat.
US6212592B1 (en) * 1998-09-17 2001-04-03 Micron Technology, Inc. Computer system for processing system management interrupt requests
US6298448B1 (en) 1998-12-21 2001-10-02 Siemens Information And Communication Networks, Inc. Apparatus and method for automatic CPU speed control based on application-specific criteria
US6457135B1 (en) * 1999-08-10 2002-09-24 Intel Corporation System and method for managing a plurality of processor performance states
KR100361340B1 (ko) * 2000-05-15 2002-12-05 엘지전자 주식회사 씨피유 클럭 제어 방법
US6802015B2 (en) * 2000-12-29 2004-10-05 Hewlett-Packard Development Company, L.P. Method for accelerating the speed of a CPU using a system command having an operation not associated with changing the speed of the CPU
US20030056123A1 (en) * 2001-09-19 2003-03-20 Hsieh Kuang Hsun Power management method for hand-held information processing apparatus
KR100382232B1 (en) * 2002-05-31 2003-05-09 Palm Palm Tech Mobile terminal having enhanced power managing function and power managing method thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102033799B (zh) * 2009-09-29 2013-02-13 英业达股份有限公司 中断接脚的异常状态侦测方法
CN111538636A (zh) * 2020-04-24 2020-08-14 深圳华锐金融技术股份有限公司 计算机设备确定方法、装置和存储介质
CN111538636B (zh) * 2020-04-24 2021-11-19 深圳华锐金融技术股份有限公司 计算机设备确定方法、装置和存储介质

Also Published As

Publication number Publication date
KR100663408B1 (ko) 2007-01-02
US7360101B2 (en) 2008-04-15
EP1503270A2 (en) 2005-02-02
US20050015633A1 (en) 2005-01-20
CN1332313C (zh) 2007-08-15
KR20050008965A (ko) 2005-01-24
EP1503270A3 (en) 2009-03-18

Similar Documents

Publication Publication Date Title
CN1269000C (zh) 用于执行有效功率节流的方法和装置
CN1114860C (zh) 处理多个电平触发和边沿触发中断的方法和装置
CN1038160C (zh) 多处理器数据存储器共享
CN1129857C (zh) 多处理器转换装置和主处理器转换方法
CN1112636C (zh) 在多线程处理器中选择线程切换事件的方法和装置
CN1202457C (zh) 处理器控制电压的系统中提供决定开启电压的方法及装置
CN1499339A (zh) 管理计算机系统中电源的装置和方法
CN1054496A (zh) 便携式计算机实时的功率储存
CN1264083C (zh) 用于在执行被转换指令时维持环境的方法和装置
CN1613055A (zh) 基于功率估算的指令调度
CN1860444A (zh) 处理器间中断
CN104123179A (zh) 中断控制方法及其电子系统
CN1142510C (zh) 在数据处理系统中基于处理器使用情况的电源管理
CN1881934A (zh) 微处理器、网络系统和通信方法
CN1943160A (zh) 用于在一装置中调用一特权函数的系统
CN1773425A (zh) 用于降低噪声的计算机及其控制方法和介质
CN1873585A (zh) 信息处理设备及其控制方法
CN1478224A (zh) Java加速器环境中能力管理的系统和方法
CN1577289A (zh) 用于控制cpu速度转换的装置和方法
CN1147774C (zh) 电脑装置及其由省电模式进入运作模式的方法
CN1619467A (zh) 计算机系统及电源管理状态切换方法
CN1384431A (zh) 上下文保存
CN1540539A (zh) 中断信号控制系统与控制方法
CN1588324A (zh) 基于控制系统实现在线更新数据的方法
CN1278204C (zh) 电源管理状态控制方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070815

Termination date: 20200709