CN1873585A - 信息处理设备及其控制方法 - Google Patents

信息处理设备及其控制方法 Download PDF

Info

Publication number
CN1873585A
CN1873585A CNA2006100077808A CN200610007780A CN1873585A CN 1873585 A CN1873585 A CN 1873585A CN A2006100077808 A CNA2006100077808 A CN A2006100077808A CN 200610007780 A CN200610007780 A CN 200610007780A CN 1873585 A CN1873585 A CN 1873585A
Authority
CN
China
Prior art keywords
state
information
conversion
particular state
historical information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006100077808A
Other languages
English (en)
Inventor
安居良基
八岛大亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1873585A publication Critical patent/CN1873585A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Debugging And Monitoring (AREA)
  • Bus Control (AREA)

Abstract

状态机的状态转换被存储于BIOS－ROM(19)中作为历史信息，以及根据历史信息，通过CPU(11)控制将状态机的状态转换到特定状态或不转换到特定状态。

Description

信息处理设备及其控制方法
技术领域
本发明涉及一种诸如计算机的信息处理设备和一种控制该设备的操作的方法。
背景技术
近来，称为PCI Express(快速PCI)的，用于诸如计算机的信息处理设备的第三代通用I/O互连接口已经引起了关注。PCIExpress是用于经由称为链路的通信路径在装置之间进行互连的标准，并且由PCI SIG(Peripheral Component Interconnect SpecialInterest Group，外围部件连接专业组)定义。根据PCI Express标准，装置之间的数据传输通过使用包(packet)来执行。
另外，由PCI Express标准定义了能够将链路设置在低功率状态(即使装置处于操作状态中)的通信路径控制功能。该通信路径控制功能被称为活动状态电源管理(Active State PowerManagement，ASPM)。当链路为空闲时，链路状态通过硬件被自动从操作状态设置到低功率状态(备用状态)。如果要求通信，则链路状态通过硬件从备用状态返回到操作状态。通过ASPM功能，可以减少在链路空闲期间浪费的电力消耗，并且可以减少信息处理设备的电力消耗。
关于PCI Express的LTSSM(Link Training and Status StateMachine，链路定向和状况状态机)的转换，如果链路建立，则状态以检测状态开始，然后转换至轮询、配置和L0。L0是一般状态。如果启动ASPM(活动状态电源管理)，则当在特定时期内没有包被传送或接收时，LTSSM转换至L0s和L1，以试图减少电力消耗。当包传输和接收重新开始时，如果状态为L0s，则LTSSM通过FTS序列直接转换到L0状态，或者如果状态为L1，则LTSSM经由恢复状态转换至L0状态。然而，由于两个连接的PCI Express组成装置的PHY和MAC的配置不同、由传输路径的状态导致的误差等，导致LTSSM不马上返回正常序列中，而是在转换中出现异常情况(日本专利申请公开出版物第2002-73226号)。
但是，日本专利申请公开出版物第2002-73226号的技术涉及其中不存在ASPM的PCI电源管理(PCI-PM)，并且主要涉及PCI-PM的D3转换。从PCI-PM的D3转换的返回是以通过软件或硬件执行复位为基础的。PCI Express的特征在于ASPM符合能够自动转换的低功率状态模式，并且在没有软件控制的情况下转换至低功率状态模式。但是，关于部件之间ASPM的结合的不明确导致两个组成装置的不稳定、由于链路的重新初始化导致的电力浪费，这是由启动ASPM造成的。因为两个组成装置都符合依据PCI Express标准的ASPM，所以在链路能力状况中的ASMP支持被启动。在这种结合的情况下，启动ASPM不是优选的。
发明内容
本发明已经解决了上述问题。本发明的目的在于提供一种信息处理设备及其控制方法，如果监视到状态的异常转换且该异常转换满足预定条件，则能够防止装置的状态转换至特定状态。
为了解决以上问题，本发明的一个实施例为一种信息处理设备，包括由具有用于通信路径的建立的状态机转换的串行总线接口连接的装置。该设备被设置成包括：存储装置，用于将状态机的状态转换存储为历史信息；以及控制装置，用于根据历史信息，控制将状态机的状态转换至特定状态或不转换至特定状态。
为此，如果监视到状态的异常转换且该异常转换满足预定条件，则本发明可以防止装置的状态转换至特定状态。
本发明的其他目的和优点将通过以下描述进行解释，并且部分从表述将变得明显，或者可以通过本发明的实施明白。本发明的目的和优点可以通过以下特别指出的装置和结合来实现和获得。
附图说明
附图被结合并作为说明书的一部分，示出本发明的实施例，并与以上给出的概括描述和以下给出的实施例的具体描述一起，用于解释本发明的原理。
图1是示出根据本发明的一个实施例的信息处理设备的外观的示意图；
图2是示出根据本发明的该实施例的信息处理设备的系统配置的框图；
图3是示出根据该实施例的设置在信息处理设备中的装置的连接的框图；
图4是示出根据该实施例的用于信息处理设备中的链路状态转换的示意图；
图5是示出根据该实施例的在信息处理设备中执行的ASPM控制处理的步骤的流程图；以及
图6是示出异常状态转换序列的历史信息的图表。
具体实施方式
以下将参照附图描述本发明的实施例。
图1示出根据本发明的一个实施例的信息处理设备的外观。
该信息处理设备被应用为能够通过电池操作的笔记本大小的计算机10。
如图1所示，计算机10包括计算机身和显示单元12。LCD(液晶显示器)的显示装置整合在显示单元12中。LCD的显示屏幕121基本位于显示单元12的中心。
显示单元12联接至计算机10，以在开启位置与关闭位置之间自由地枢转。计算机10的主机为薄盒形状的外壳。电源按钮24、LED显示单元(显示装置)220、和键盘25设置在主机的顶表面上。触摸板26、两个按钮113a、113b等设置在主机的掌托(palm rest)上。
图2是示出计算机10的配置的框图。
计算机10包括内置电池27。当计算机10不连接至外部电源(AC电源)时，计算机10通过内置电池27的电力来操作。当计算机10连接至AC适配器28，即，外部电源(AC电源)时，计算机10通过外部电源(AC电源)操作。另外，电池27通过外部电源充电。
如图所示，计算机10包括CPU(中央处理器)11、根联合体(Root Complex)12、主存储器13、图形控制器14、显示装置(LCD)15、端点(End Point)16、BIOS-ROM 19、硬盘驱动器(HDD)20、嵌入式控制器/键盘控制器IC(EC/KBC)22、电源控制器(PSC)23、键盘(KB)25、触摸垫26等。
根联合体12、图形控制器14、和端点16是基于PCI Express标准的装置(部件)。根联合体12与图形控制器14之间的通信经由设置在根联合体12与图形控制器14之间的PCI Express链路21执行。PCI Express链路21是包括串行接口的通信路径，包括上行通道(lane)和下行通道。
CPU 11是用于控制计算机的操作、执行通过HDD 20加载到主存储器13中的各种程序(操作系统和应用程序)的处理器。CPU 11还执行存储于BIOS-ROM 19中的BIOS(基本输入输出系统)。BIOS是用于控制硬件的程序。BIOS还具有SMI(系统管理中断)例程，用于根据计算机的操作模式，动态地允许或禁止由PCI Express标准定义的活动状态电源管理(ASPM)功能的执行。如上所述，即使符合PCI Express标准的装置处于操作状态(D0状态)，ASPM功能也可以设置连接至该装置的链路处于低功率状态(备用状态)。经由该链路互连的两个装置中的每个装置均具有ASPM功能，并且可以根据链路是否处于空闲状态，促使链路状态在操作状态与备用状态之间转换，其中备用状态中的电力消耗比操作状态中的功率消耗低。该转换通过硬件自动执行。
根联合体12是用于在CPU 11的本地总线与端点16之间进行连接的桥接装置。根联合体12还具有实现经由PCI Express链路21与端点16和图形控制器14通信的功能。
图形控制器14是用于控制用作计算机的显示监视器的LCD 15的显示控制器。
嵌入式控制器/键盘控制器IC(EC/KBC)22是单片微型计算机，其中集成有用于电源管理的嵌入式控制器和用于控制键盘(KB)25和触摸垫26的键盘控制器。嵌入式控制器/键盘控制器IC(EC/KBC)22具有根据电源按钮24的用户操作，与电源控制器(PSC)23结合，开启和关闭计算机10的电源的功能。嵌入式控制器/键盘控制器IC(EC/KBC)22还具有检测AC适配器28与计算机连接以及AC适配器28与计算机分离的功能。当连接或分离AC适配器28的事件发生时，嵌入式控制器/键盘控制器IC(EC/KBC)22生成中断信号(INTR)，以通知BIOS该电源管理事件的发生。响应于中断信号(INTR)，端点16生成中断信号(SMI)到CPU 11。响应于SMI，CPU 11执行BIOS的SMI例程。SMI可以直接从EC/KBC 22提供给CPU 11。
图3示出在基于PCI Express标准的两个装置之间的连接。在此解释根联合体12与端点16之间的连接的例子。根联合体12称为装置#1，端点16称为装置#2。
装置#1和装置#2经由PCI Express链路21互连。PCI Express链路21是在装置#1与装置#2之间用于进行点对点连接的串行接口(串行总线)。PCI Express链路21包括用于将信息从装置#1传输至装置#2的差动信号线对，以及用于将信息从装置#2传输至装置#1的差动信号线对。在装置#1与装置#2之间的经由PCI Express链路21的信息传输通过使用包来执行。
装置#1具有连接至PCI Express链路21的端口101。类似地，装置#2具有连接至PCI Express链路21的端口201。
端口101具有用于经由PCI Express链路21将数据发送至装置#2的发送单元，以及用于经由PCI Express链路21接收从装置#2发送的数据的接收单元。类似地，端口201具有用于经由PCI Express链路21将数据发送至装置#1的发送单元，以及用于经由PCIExpress链路21接收从装置#1发送的数据的接收单元。如果其中无经由PCI Express链路21发送的数据(有效数据)的状态持续特定时间，则端口101和201中的每个均检测到PCI Express链路21处于空闲状态。在这种情况下，端口101和201相互配合，以执行促使PCI Express链路21的状态(链路状态)从操作状态转换至备用状态的处理。在空闲状态中，例如，发送单元和接收单元每个的操作均被停止，并且PCI Express链路21不被驱动。从而减少电力消耗。
如在图4中的链路状态转换中所示，PCI Express标准定义了链路状态L0、L0s、L1、L2、检测、轮询、配置、无效、热复位、回送、和恢复。L0表示一般操作状态(活动状态)。L0s、L1、和L2为电力消耗小的低功率状态。电力消耗减少的顺序为L0s、L1、和L2。
两种备用状态L0s和L1被定义为当PCI Express装置处于操作状态时PCI Express链路可以转换的低功率状态。备用状态L1中的电力消耗低于备用状态L0s中的电力消耗。从L0s返回到L0所需的延迟时间比从L1返回到L0所需的延迟时间短。PCI Express装置需要至少支持L0s作为当PCI Express装置处于操作状态时PCIExpress链路可以转换的低功率状态。PCI Express装置可以支持两种备用状态L0s和L1作为低功率状态，其中，当PCI Express装置处于操作状态时PCI Express链路可以转换。
如果端口101和201每个均具有要传输至另一个端口的装置的数据，则端口相互配合以执行使PCI Express链路21的当前状态(链路状态)L0s和L1返回到L0的处理。
装置#1包括ASPM支持寄存器102和链路控制寄存器103。ASPM支持寄存器102和链路控制寄存器103被设置成使得CPU 11可以对其进行访问。ASPM支持寄存器102具有表示被装置#1支持为ASPM的备用状态的区域。BIOS可以通过对ASPM支持寄存器102进行读访问，识别被装置#1支持为ASPM的备用状态。链路控制寄存器103具有其中存储有电源管理控制信息的区域，该电源管理控制信息指示ASPM功能的允许执行或禁止执行。通过将电源管理控制信息写入链路控制寄存器103中，BIOS可以指示装置#1的端口101允许或禁止ASPM功能的执行。
接下来，将参考图4的示意图和图5的流程图描述控制处理的步骤。
通电的初始状态通常处于检测状态。在步骤S10中，处于检测状态，根联合体12的电源管理控制器检测装置的链路，通过该链路，通信将依据PCI Express进行。如果链路的检测完成，则电源管理控制器转换至轮询状态。在步骤S12中，处于轮询状态，电源管理控制器在链路上传输特定信号(TS有序集)，以执行关于链路是否可以正常起作用的检测。如果确定链路正常，则电源管理控制器转换至配置状态。在步骤S14中，处于配置状态，电源管理控制器执行链路宽度、链路数量、通道数等的协商，并且主要执行链路的设置。如果设置正常完成，则电源管理控制器转换至一般操作状态，即，状态L0。
在步骤S16中，处于状态L0，如果在多于特定时间内不执行包的发送和接收，则在步骤S18中，LTSSM(链路定向和状况状态机)的状态自动转换至状态L0s或L1。在这些状态中，链路中止。如果在更高层(数据链路层等)中产生关于包传输的请求，则链路返回至状态L0。在链路处于状态L0s的情况下，链路通过FTS序列直接返回至状态L0。在链路处于状态L1的情况下，链路经由恢复状态返回至状态L0。这些转换都是正常的转换。
另一方面，由于连接的部件在打包方面不同、部件在PCIExpress标准范围之外进行操作等，所以可能导致协商失败。从而，可能发生FTS序列在状态L0s失败，从状态L1返回到恢复状态失败等问题。在这些情况下，电源管理控制器遵循异常LTSSM状态的转换序列。
在步骤S20中，电源管理控制器将处于异常状态的转换序列的这样的历史存储于诸如寄存器、闪存等的存储装置中。
图6是示出处于异常状态的转换序列的表格。
处于异常状态的转换序列的一些例子为：
L0状态＞L0s状态＞恢复状态＞L0状态，
L0状态＞L0s状态＞恢复状态＞检测状态，
L0状态＞L0s状态＞恢复状态＞配置状态，
L1状态＞恢复状态＞配置状态＞L0状态，
L1状态＞恢复状态＞配置状态＞检测状态，
L1状态＞恢复状态＞配置状态＞轮询状态。
关于以上转换序列，电源管理控制器存储次数(次)、权重(权)、和指标值(分)的历史。
例如，在L0状态＞L0s状态＞恢复状态＞L0状态的转换序列中，次数(次)为4，权重(权)为1，以及指标值(分)为4*1＝4。在L0状态＞L0s状态＞恢复状态＞检测状态的转换序列中，次数(次)为1，权重(权)为5，以及指标值(分)为1*5＝5。因为检测状态为严重异常状态转换，所以权重(权)增加至例如5。
换句话说，L0状态＞L0s状态＞恢复状态＞L0状态的模式为相对较小的异常转换。通常，当FTS未正常完成时，状态序列通常转换至恢复状态，然后返回至L0，其原因是例如PLL的锁定被延迟。另一方面，在L0状态＞L0s状态＞恢复状态＞检测状态的模式的情况下，转换序列进一步从恢复状态转换至配置状态。TS有序集的处理被认为是失败，这是一种更坏的情况。从而，通过LTSSM的状态转换的模式，异常状态转换对于问题的影响是不同的。为此，问题可以进一步通过由LTSSM的状态转换的模式给问题加权来进一步有效地管理。
类似地，对于从L1的转换，L1状态＞恢复状态＞配置状态＞L0状态的模式是相对较小的异常转换。另一方面，L1状态＞恢复状态＞配置状态＞检测状态的模式和L1状态＞恢复状态＞配置状态＞轮询状态的模式导致很大的影响。从而，可以类似于从L0s的转换，在从L1的转换中执行加权。
接下来，在步骤22中，电源管理控制器判别存储于存储装置中的异常状态的转换序列的历史是否达到预定值。预定值可以基于次数(次)和指标值(分)进行设置。预定值可以是每单位时间内分的阈值。在这种情况下，如果临时发生麻烦但落在阈值内，则转换序列可以有效地返回至一般状态。
在步骤S22中如果电源管理控制器判别出异常状态的转换序列的历史达到预定值，则在步骤S24中电源管理控制器限制到特定状态的转换。例如，因为保持这样的不稳定状态导致ASPM没有价值，所以电源管理控制器将ASPM设置为无效。
如上所述，如果ASPM不被异常序列采用，则仅需要保持L0状态，但是状态转换至处于恢复状态或配置状态中由TS有序集导致的协商，或者在更坏的情况下，转换至处于检测状态中的链路检测。检测状态可以导致诸如重试缓存的清除和TLP的丢失的坏影响。从而认为PCI Express的ASPM积极地减少了电力消耗，但是具有降低链路稳定性的缺点。
如上所述，保持链路的这种不稳定状态导致ASPM没有价值，并且在一些情况下设置ASPM无效是优选的。
在本发明中，当以很大速率发生许多由从ASPM返回导致的LTSSM的异常状态转换时，ASPM可以自动设置为无效，可以限制到L0s/L1的LTSSM状态转换，从而可以增强链路的稳定性。
图6示出由从ASPM返回导致的LTSSM的异常状态转换模式的例子，以及异常状态转换的管理方法的例子，即，从L0s转换的三个例子以及从L1转换的三个例子。但是，确实需要限制LTSSM到这些的状态转换。在图6中，保持先前的四个LTSSM状态。这些先前LTSSM状态的转换信息被存储于存储装置中并且用作数据库。
最后，如果基于上述预定值发生多于特定数量的异常转换，则可以(通过将ASPM设置为无效)确定到ASPM(L0s/L1)的转换的禁止。同时，可以自由地设置阈值。
如果到ASPM的转换的禁止被确定，则可以通过硬件或软件将配置寄存器的链路控制寄存器自动设置成无效。通过限制ASPM转换，可以保持L0以及可以保持稳定的链路状态。
即使ASPM的转换曾经被限制，也可以考虑由于对物理层的临时干扰导致的到恢复状态、配置状态、和检测状态的转换。从而，可以采取在经过特定时间后再次验证ASPM的措施，或采取减少作为ASPM的转换的转换到L0s/L1状态的频率的措施。
在通过将ASPM设置为有效由软件写入链路控制寄存器的情况下，统计信息可以被清除以允许到L0s/L1的再次转换。从而，可以将多种方法的设置应用到本发明。
如果到ASPM(L0s/L1)的转换的禁止被确定，则连接的装置的装置ID、供应商ID等预先被存储于存储装置中。如果新装置被连接，并且新装置的装置ID、供应商ID等与存储的装置ID、供应商ID等相匹配，则可以确定到ASPM(L0s/L1)的转换的禁止。
如果只有新装置的供应商ID与存储的供应商ID匹配，则两个装置可能被类似地设置。在这种情况下，到ASPM(L0s/L1)的转换的禁止可以通过降低异常转换的阈值来强制确定。
在上述实施例中，已经解释了在LTSSM的状态转换。即使通过到ASPM(L0s/L1)的转换在比数据链路层更高的层中发生异常，异常也可以通过特定等级的标准被检测，并且可以类似于实施例限制对ASPM(L0s/L1)的传输。
另外，已经描述了与PCI Express标准的一致性。但是，上述实施例还可以应用至类似于ASPM的技术，即，自动执行电源管理的技术。
从而，如果监视到状态的异常转换且该异常转换满足预定条件，则可以防止装置的状态转换至特定状态。另外，如果与符合ASPM的装置的兼容性增加，则可以通过自动将ASPM设置为无效来保持稳定的连接。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (17)

1.一种信息处理设备，其特征在于，包括由具有用于通信路径的建立的状态机转换的串行总线接口所连接的装置，所述设备被设置成包括：
存储装置，用于将所述状态机的状态转换存储为历史信息；以及
控制装置，用于根据所述历史信息，控制将所述状态机的状态转换至特定状态或不转换至所述特定状态。
2.根据权利要求1所述的设备，其特征在于，所述历史信息根据所述状态机的所述状态和所述特定状态被加权，以及将多项所述被加权的信息与所述历史信息相关联地存储于所述存储装置中作为指标信息。
3.根据权利要求1所述的设备，其特征在于，所述特定状态是节能模式。
4.根据权利要求2所述的设备，其特征在于，所述控制装置基于所述历史信息，根据所述装置之间的所述状态转换的累积异常发生次数和所述指标信息中的至少一个是否超过预定值，控制将所述状态机的所述状态转换至特定状态或不转换至所述特定状态。
5.根据权利要求2所述的设备，其特征在于，所述控制装置基于所述历史信息，根据所述装置之间的所述转换状态的累积异常发生率或所述指标信息是否超过预定值，控制将所述状态机的所述状态转换至特定状态或不转换至所述特定状态。
6.根据权利要求5所述的设备，其特征在于，基于所述历史信息，如果所述装置之间的所述状态转换的累积异常发生率和所述指标信息中的至少一个在预定时期内低于所述预定值，则所述控制装置允许将所述状态机的所述状态转换至所述特定状态。
7.根据权利要求1所述的设备，其特征在于，所述串行总线接口符合快速PCI。
8.根据权利要求7所述的设备，其特征在于，基于所述历史信息，如果其中到快速PCI的活动状态电源管理中的各功率状态LOs和L1的转换和返回是异常状态转换的历史满足预定条件，则到所述特定状态的所述转换被无效。
9.根据权利要求7所述的设备，其特征在于，如果到所述特定状态的所述转换是强制允许的，则清除其中到每个所述功率状态的所述转换和返回是异常状态转换的所述历史。
10.根据权利要求7所述的设备，其特征在于，如果到所述特定状态的所述转换被无效，则至少一个所述存储装置存储无效时连接的装置的装置识别信息和供应商识别信息，并且，如果对应于所述装置识别信息和供应商识别信息的至少一个装置被连接，则到所述特定状态的所述转换被无效。
11.根据权利要求7所述的设备，其特征在于，所述存储装置存储所述异常发生的次数、所述异常发生率、和所述指标信息中的至少一种，用于新连接的装置的至少一个装置识别信息和供应商识别信息的每一项，并且，如果对应于所述装置识别信息和供应商识别信息的至少一个装置被连接，则存储于所述存储装置中的至少一种信息被应用到所述新连接的装置。
12.一种控制信息处理设备的操作的方法，所述信息处理设备包括由具有用于通信路径的建立的状态机转换的串行总线接口所连接的装置，所述方法的特征在于包括以下步骤：
将所述状态机的状态转换作为历史信息存储于存储装置中；以及
根据所述历史信息，控制将所述状态机的状态转换至特定状态或不转换至所述特定状态。
13.根据权利要求12所述的方法，其特征在于，所述历史信息根据所述状态机的所述状态和所述特定状态被加权，以及将多项所述被加权的信息与所述历史信息相关联地存储于所述存储装置中作为指标信息。
14.根据权利要求12所述的方法，其特征在于，所述特定状态是节能模式。
15.根据权利要求12所述的方法，其特征在于，所述串行总线接口符合快速PCI。
16.根据权利要求15所述的方法，其特征在于，所述历史信息根据所述状态机的状态和所述特定状态被加权，以及将多项所述被加权的信息与所述历史信息相关联地存储于所述存储装置中作为指标信息。
17.根据权利要求15所述的方法，其特征在于，所述特定状态是节能模式。
CNA2006100077808A 2005-06-02 2006-02-20 信息处理设备及其控制方法 Pending CN1873585A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005162853A JP2006338380A (ja) 2005-06-02 2005-06-02 情報処理装置およびその制御方法
JP2005162853 2005-06-02

Publications (1)

Publication Number Publication Date
CN1873585A true CN1873585A (zh) 2006-12-06

Family

ID=37484072

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006100077808A Pending CN1873585A (zh) 2005-06-02 2006-02-20 信息处理设备及其控制方法

Country Status (3)

Country Link
US (1) US20060277344A1 (zh)
JP (1) JP2006338380A (zh)
CN (1) CN1873585A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102707781A (zh) * 2012-05-15 2012-10-03 江苏中科梦兰电子科技有限公司 一种主板软件关机复位系统及方法
CN103149996A (zh) * 2012-05-17 2013-06-12 江苏中科梦兰电子科技有限公司 主板硬件开关机复位系统和方法
TWI570531B (zh) * 2015-08-31 2017-02-11 財團法人工業技術研究院 加工異常迴避系統及其加工路徑修正方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9146892B2 (en) 2007-10-11 2015-09-29 Broadcom Corporation Method and system for improving PCI-E L1 ASPM exit latency
JP5182513B2 (ja) * 2007-12-27 2013-04-17 株式会社リコー 画像処理装置及びその省電力制御方法
JP5287297B2 (ja) * 2008-03-18 2013-09-11 株式会社リコー データ処理回路、省電力方法、省電力プログラム、記録媒体及び機器
JP5217946B2 (ja) * 2008-11-19 2013-06-19 株式会社リコー 半導体回路及び信号伝送システム
US8990467B2 (en) 2010-10-12 2015-03-24 Canon Kabushiki Kaisha Printing apparatus and operation setting method thereof
EP2482196B1 (en) 2011-01-31 2016-06-29 Canon Kabushiki Kaisha Image processing apparatus, printing apparatus and controlling method in image processing apparatus
CN102662458B (zh) * 2012-04-18 2015-07-08 华为技术有限公司 一种pcie设备动态节能方法、装置及其通信系统
US9513662B2 (en) * 2013-01-04 2016-12-06 Intel Corporation System and method for power management
JP2023112427A (ja) 2022-02-01 2023-08-14 キオクシア株式会社 メモリシステム

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6611912B1 (en) * 2000-02-04 2003-08-26 Advanced Micro Devices, Inc. Method and apparatus having a system BIOS write configuration data of a riser card to a controller configuration space when connecting the riser card to a motherboard
JP4383641B2 (ja) * 2000-08-31 2009-12-16 株式会社東芝 表示制御装置およびコンピュータシステム並びにパワーマネージメント方法
US7188263B1 (en) * 2003-05-07 2007-03-06 Nvidia Corporation Method and apparatus for controlling power state of a multi-lane serial bus link having a plurality of state transition detectors wherein powering down all the state transition detectors except one
TWI307008B (en) * 2003-08-14 2009-03-01 Via Tech Inc Computer system with power management and the method thereof
US7237131B2 (en) * 2003-12-30 2007-06-26 Intel Corporation Transaction-based power management in a computer system
US7392437B2 (en) * 2005-01-20 2008-06-24 Qlogic, Corporation Method and system for testing host bus adapters

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102707781A (zh) * 2012-05-15 2012-10-03 江苏中科梦兰电子科技有限公司 一种主板软件关机复位系统及方法
CN103149996A (zh) * 2012-05-17 2013-06-12 江苏中科梦兰电子科技有限公司 主板硬件开关机复位系统和方法
TWI570531B (zh) * 2015-08-31 2017-02-11 財團法人工業技術研究院 加工異常迴避系統及其加工路徑修正方法

Also Published As

Publication number Publication date
JP2006338380A (ja) 2006-12-14
US20060277344A1 (en) 2006-12-07

Similar Documents

Publication Publication Date Title
CN1873585A (zh) 信息处理设备及其控制方法
CN109614256B (zh) 现场错误恢复
CN1818828A (zh) 信息处理设备及其控制方法
TWI408558B (zh) 用於動態地平衡ｐｃｉ－ｅｘｐｒｅｓｓ頻寬的系統
US7607029B2 (en) PCI express link state management system and method thereof
US7552289B2 (en) Method and apparatus for arbitrating access of a serial ATA storage device by multiple hosts with separate host adapters
US7028109B2 (en) Data transfer control device including buffer controller with plurality of pipe regions allocated to plurality of endpoints
CN113672539A (zh) 通过接口的现有辅助引脚的边带信号传输
US20070186023A1 (en) Interruption control system
CN1493022A (zh) 当中央处理器操作被挂起时仍保持可操作的计算机外围设备
CN1251670A (zh) 计算机系统中对功能卡实现无破坏性带电插入和拔出的方法和系统
JP2004021613A (ja) データ転送制御装置、電子機器及びデータ転送制御方法
EP1483652A2 (en) Low power system and method for a data processing system
US8281171B2 (en) Adjustment of power-saving strategy depending on working state of CPU
CN1828574A (zh) 使用串行连接总线的计算机系统及多cpu互连方法
US7337382B2 (en) Data transfer control device, electronic instrument, and data transfer control method
CN113297122A (zh) 基于串行总线聚合io连接管理来影响处理器调节
EP3905005A1 (en) Verified high-power transition and fast charging with pre-boot scaling
TW202026895A (zh) 聚集帶內中斷
US20070294600A1 (en) Method of detecting heartbeats and device thereof
US7469304B2 (en) Data transfer control device, electronic equipment, and method for a data transfer through a bus, the data transfer control device including a register and a packet buffer that are commonly used during a host operation and a peripheral operation
CN1278203C (zh) 在计算机系统中使用外围组件互连电源管理机制的方法
US11520729B2 (en) I2C bus architecture using shared clock and dedicated data lines
US6874047B1 (en) System and method for implementing an SMBus/I2C interface on a network interface card
CN1266569C (zh) 中断信号控制方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication