JP5287297B2 - データ処理回路、省電力方法、省電力プログラム、記録媒体及び機器 - Google Patents

データ処理回路、省電力方法、省電力プログラム、記録媒体及び機器 Download PDF

Info

Publication number
JP5287297B2
JP5287297B2 JP2009017960A JP2009017960A JP5287297B2 JP 5287297 B2 JP5287297 B2 JP 5287297B2 JP 2009017960 A JP2009017960 A JP 2009017960A JP 2009017960 A JP2009017960 A JP 2009017960A JP 5287297 B2 JP5287297 B2 JP 5287297B2
Authority
JP
Japan
Prior art keywords
data
link width
data processing
processing circuit
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009017960A
Other languages
English (en)
Other versions
JP2009259217A (ja
Inventor
史紘 佐々木
伸哉 長崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2009017960A priority Critical patent/JP5287297B2/ja
Publication of JP2009259217A publication Critical patent/JP2009259217A/ja
Application granted granted Critical
Publication of JP5287297B2 publication Critical patent/JP5287297B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Power Sources (AREA)

Description

本発明は、データ処理回路、省電力方法、省電力プログラム、記録媒体及び機器に関し、詳細には、種々の機種や機器に適用され該適用される機種や機器に適した省電力処理を実行するデータ処理回路、省電力方法、省電力プログラム、記録媒体及び機器に関する。
デジタル複写装置等の画像処理装置は、近年、画像処理用のデータ処理回路、例えば、ASIC(Application Specific Integrated Circuit)を搭載して、スキャナで読み取った画像データ等に対して、ASICにおいて、種々の画像処理を行って、メモリに蓄積し、該メモリに蓄積した画像データに種々の画像処理を行って出力画像を作成して、該出力画像をプリンタで印刷出力する等の出力処理が行われている(特許文献1参照)。
このような画像処理装置における画像処理に用いるデータ処理回路、例えば、ASICは、上記画像処理用の複数の機能モジュールを搭載しており、内蔵されているクロック発生器から供給される固有のクロックに基づいて動作している。
そして、ASICは、その開発コストを削減するために、複数の機種や機器に適用可能な状態で開発されるようになってきている。
一方、近年、要求と応答が分離され、応答を待たずに次の要求を発行できるPCI(Peripheral Component Interconnect) Express(以下、PCIeという。)のような高速なスプリットトランザクションのバスが利用されるようになってきている。このPCIeは、ASICの備えているPCIe I/F回路とCPUの備えているPCIe I/F回路との間に接続され、PCIeを利用したデータ転送では、この両PCIe I/F回路のサポートするリンク幅によって、その転送サイズが決定される。
そして、画像処理装置では、ASICとメモリとのデータ転送に、PCIeを用いる場合、CPUを介してASICとメモリとの間のデータ転送を行うが、このデータ転送の転送サイズが、ASICとCPUのPCIe I/F回路のリンク幅によって決定される。
しかしながら、上記従来技術にあっては、ASICをPCIeを利用している画像処理装置に適用した場合、上述のように、ASICとCPUのPCIe I/F回路のリンク幅によってデータ転送サイズが決定され、該決定されるリンク幅のデータ転送サイズでデータ転送を行うのみであり、省電力については、考慮されていない。すなわち、近年、省電力化は、機器の重要な課題であり、効率的でかつ利用性の良好な省電力化が要望されている。
そこで、本発明は、適用される機種や機器に応じて適切で効率的な省電力化を実現するデータ処理回路、省電力方法、省電力プログラム及び記録媒体を提供することを目的とし、また、データ処理回路及びデバイス間での適切かつ効率的なデータ転送を行って消費電力を削減する機器を提供することを目的としている。
本発明は、上記目的を達成するために、機能モジュールと該機能モジュールに動作クロックを供給するクロック供給手段を有し、各種機器に適用されて該機器の取り扱うデータの処理を、該動作クロックに応じた動作速度で動作する該機能モジュールで行うとともに、該機器のデバイスとの間でデータ転送のバス接続のリンクを確立して、該確立したリンク幅に応じて該バスを利用したデータ転送を行うデータ処理回路において、前記デバイスとの間で確立された前記リンク幅を判定し、該リンク幅に基づいて該クロック供給手段から前記機能モジュールに供給する動作クロックのクロック周波数を変更させることを特徴としている。
また、本発明は、複数のクロック周波数の前記動作クロックを生成し、前記確立されたリンク幅に基づいて該選択処理ステップで前記機能モジュールに供給する動作クロックを選択することを特徴としてもよい。
さらに、本発明は、前記データ処理回路が前記機能モジュールを複数搭載していると、前記デバイスとの間で確立された前記リンク幅に基づいて、該機能モジュール毎に動作クロックの周波数を変更することを特徴としてもよい。
また、本発明は、上記目的を達成するために、機能モジュールを搭載して所定の動作クロックに基づいて動作して該機能モジュールでデータ処理を行うデータ処理回路及びその他のデバイスとの間で、複数の動作モードに応じて、データ転送のバス接続のリンクを確立して、確立したリンクのリンク幅に応じて該バスを利用したデータ転送を行う際に、前記動作モードに基づいて前記データ処理回路と前記データ処理回路との間または/及び前記データ処理回路と前記デバイスとの間で確立される前記バス接続のリンクのリンク幅を設定し、設定したリンク幅に基づいて前記動作クロックのクロック周波数を変更することを特徴としている。
この場合、本発明は、前記データをページ単位で前記バス接続のリンクを確立してデータ転送を行い、該ページ単位での該リンクの確率において前記リンク幅の設定を行うことを特徴としてもよい。
また、本発明は、前記バスを通して転送するデータ量を判定し、判定したデータ量に基づいて前記リンク幅を設定することを特徴としてもよい。
本発明によれば、機能モジュールと該機能モジュールに動作クロックを供給するクロック供給手段を有し、各種機器に適用されて該機器の取り扱うデータの処理を、該動作クロックに応じた動作速度で動作する該機能モジュールで行うとともに、該機器のデバイスとの間でデータ転送のバス接続のリンクを確立して、該確立したリンク幅に応じて該バスを利用したデータ転送を行うデータ処理回路において、前記デバイスとの間で確立された前記リンク幅を判定し、該リンク幅に基づいて該クロック供給手段から前記機能モジュールに供給する動作クロックのクロック周波数を変更させるので、リンク幅に見合った動作クロックで機能モジュールを動作させることができ、消費電力を削減することができる。
また、本発明によれば、データ処理回路相互及びデータ処理回路とデバイスとの間のデータ転送に際して、確立するバス接続のリンクのリンク幅を動作モードに基づいて設定して、設定したリンク幅に基づいて動作クロックを調整して、データ転送を適切かつ効率的に行うことができ、データ処理を適切に行いつつ消費電力を効率的に削減することができる。
複写装置のブロック構成図。 図1のASICの詳細なブロック構成図。 図1の複写装置のスキャナで読み取った画像データをASICで処理してメモリに保管する処理の流れを示す図。 図1のメモリの画像データをASICで処理してメモリに保管する処理の流れを示す図。 メモリの画像データをASICで画像処理してプロッタ部で印刷する処理の流れを示す図。 複写装置内の全ての画像データの流れを示す図。 PCIeの転送レートの理論値を示す図。 第2実施例の複写装置のブロック構成図。 第2実施例の複写装置におけるASICの詳細を示すブロック図。 第2実施例の複写装置におけるスキャナ転送状態でのデータの流れを示す図。 第2実施例の複写装置におけるコピー転送状態での画像データの流れを示す図。 第2実施例の複写装置におけるプリント転送状態での画像データの流れを示す図。 第2実施例のASICにおけるクロック系統のブロック構成図。 リンク幅テーブルの一例を示す図。 スキャナ開始時データ転送制御処理を示すフローチャート。 スキャナ一時停止時データ転送制御処理を示すフローチャート。 スキャナ完了時データ転送制御処理を示すフローチャート。 画像処理完了時データ転送制御処理を示すフローチャート。 データ種別に基づくデータ転送制御処理を示すフローチャート。
以下、本発明の好適な実施例を添付図面に基づいて詳細に説明する。なお、以下に述べる実施例は、本発明の好適な実施例であるので、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明によって不当に限定されるものではなく、また、本実施の形態で説明される構成の全てが本発明の必須の構成要件ではない。
図1〜図7は、本発明のデータ処理回路、省電力方法、省電力プログラム、記録媒体及び機器の第1実施例を示す図であり、図1は、本発明のデータ処理回路、省電力方法、省電力プログラム、記録媒体及び機器の第1実施例を適用した複写装置1の要部ブロック構成図である。
図1において、複写装置1は、スキャナ部2、プロッタ部3、データ処理回路としてのASIC4、CPU(Central Processing Unit )5及びメモリ6等を備えており、ASIC4とCPU5及びメモリ6との間は、PCIe7によって接続されている。また、複合装置1は、図示しないが、ROM(Read Only Memory)、RAM(Random Access Memory)、操作表示部等を備えている。
複写装置1は、ROM、EEPROM(Electrically Erasable and Programmable Read Only Memory )、EPROM、フラッシュメモリ、フレキシブルディスク、CD−ROM(Compact Disc Read Only Memory )、CD−RW(Compact Disc Rewritable )、DVD(Digital Video Disk)、SD(Secure Digital)カード、MO(Magneto-Optical Disc)等の複写装置1が読み取り可能な記録媒体に記録されている本発明の省電力方法を実行する省電力プログラムを読み込んでROMやハードディスク等に導入することで、後述するデータ処理回路の動作を自動的に省電力動作させる省電力方法を実行するデータ処理回路としてのASIC4を搭載した複写装置1として構築されている。この省電力プログラムは、アセンブラ、C、C++、C#、Java(登録商標)等のレガシープログラミング言語やオブジェクト指向ブログラミング言語等で記述されたコンピュータ実行可能なプログラムであり、上記記録媒体に格納して頒布することができる。
CPU5は、ROM内のプログラムに基づいて複写装置1の各部を制御して複写装置1としての基本処理を実行するとともに、後述する省電力処理を実行する。また、機器のデバイスとしてのCPU5は、PCIe I/F回路8を備えており、このPCIe I/F回路8とASIC4のPCIe I/F回路14との間で確立されるリンクのリンク幅によるPCIe転送を行う。このPCIe I/F回路14とPCIe I/F回路8との間で確立されるリンク幅は、PCIe I/F回路14のサポートするリンク幅とPCIe I/F回路8のサポートするリンク幅のうち狭い方のリンク幅に制限される。
スキャナ部2は、例えば、CCD(Charge Coupled Device)を利用したラインイメージセンサ等が用いられており、一般にADFを備えている。ADFには、複数枚の原稿がセットされ、ADFは、セットされた原稿を1枚ずつスキャナ部2の原稿読取位置に送給する。スキャナ部2は、ADFから搬送されてきた原稿を走査して、原稿の画像を所定の解像度で読み取り、サンプリング処理、A/D変換処理等を行ってデジタルの画像データをASIC4に出力する。
プロッタ部3は、ASIC4から渡される画像データに基づいて所定の印刷方式、例えば、電子写真方式やインク噴射方式等によって画像を用紙に記録出力する。
ASIC4は、図2に示すように、スキャナ画像処理部11、編集・蓄積画像処理部12及びプリンタ画像処理部13等の機能モジュールとPCIe I/F回路14を備えているとともに、図2に示すように、クロック供給部20を備えており、クロック供給部20は、SSCG(Spread spectrum clock generator:スペクトラム拡散クロックジェネレータ)21、クロック分周器22、モジュール分周制御部23及び機能モジュールに対応した数(いま、図1及び図2では、機能モジュール数を3つ例示しているので、3つ示している。)のセレクタ24a〜24c等を備えている。
ASIC4の備えているPCIe I/F回路14は、リンク幅情報通知部14aを備えており、リンク幅情報通知部14aは、PCIe I/F回路14がCPU5のPCIe I/F回路8との間で確立したリンク幅を取得して、該リンク幅情報をモジュール分周制御部23に通知する。
スキャナ画像処理部11は、図に太い矢印で示すように、スキャナ部2で読み取られて転送されてくる画像データに対して、所定の画像処理、例えば、スキャナ特性の補正等の画像処理を施し、ASIC4は、このスキャナ画像処理部11で処理された画像データをPCIe7を通し、CPU5を経由させてメモリ6に転送する(以下、このスキャナ部2からASIC4を介してメモリ6へのデータ転送を、必要に応じて、スキャナtoメモリ転送工程Tsmという)。
編集・蓄積画像処理部12は、図4に太い矢印で示すように、メモリ6からPCIe7を通しCPU5を経由させて転送されてきた画像データを受け取って、解像度変換、回転処理等の各種画像編集処理を行って、再度、PCIe7を通しCPU5を経由させてメモリ6に格納する(以下、このメモリ6から読み出された画像データをASIC4で処理してメモリ6に蓄積するデータ転送を、必要に応じて、メモリtoメモリ転送工程Tmmという)。
プロッタ画像処理部13は、図5に太い矢印で示すように、メモリ6からCPU5を経由してPCIe7を通して送られてきた画像データを、プロッタ部3での印刷処理に適したCMYKの画像データに変換して、プロッタ部3に転送する(以下、このメモリ6から読み出された画像データをASIC4で処理してプロッタ部3へ転送して出力するデータ転送を、必要に応じて、メモリtoプロッタ転送工程Tmpという)。
ASIC4のSSCG(クロック発生手段)21は、周波数変調機能付きのクロック発生器であり、所定の基準クロックをクロック分周器22及び各セレクタ24a〜24cに出力する。クロック分周器(複数クロック生成手段)22は、SSCG21から入力される基準クロックを2分周及び4分周して、2分周クロックと4分周クロックを各セレクタ24a〜24cに出力する。
モジュール分周制御部(動作クロック制御手段)23は、PCIe I/F回路14のリンク幅情報通知部14aから通知されるリンク幅に基づいて、各セレクタ24a〜24cに入力されている基準クロック、2分周クロック、4分周クロックのうちの1つを選択させる選択信号を出力する。
各セレクタ(選択手段)24a〜24cは、モジュール分周制御部23からの選択信号に応じて、入力される基準クロック、2分周クロック、4分周クロックのうちの1つを選択して、対応する機能モジュールであるスキャナ画像処理部11、編集・蓄積画像処理部12及びプリンタ画像処理部13に出力する。
次に、本実施例の作用を説明する。本実施例の複写装置1に用いられているASIC4は、その適用される機器や機種に応じて内蔵する機能モジュール11〜13の動作クロックを変更して、省電力を確保する。
すなわち、ASIC4は、通常、その機種や機器に専用に開発すると、コストが高くつくため、他の機種や機器にも適用可能に開発されて製造されている。ところが、データの転送に、高速のPCIe7を用いると、ASIC4のPCIe I/F回路14の備えているリンク幅のみでは、データの転送幅が決定されるわけではなく、適用された機種や機器の転送相手のPCIe I/F回路の備えているリンク幅によっても影響を受ける。
すなわち、いま、複写装置1にASIC4が適用された場合、ASIC4のPCIe7によるデータ転送においては、ASIC4のPCIe I/F回路14とCPU5のPCIe I/F回路8との間で確立されるリンクのリンク幅(バス幅)によってデータ転送の接続リンク幅が決定されるが、このリンク幅は、リンクされるPCIe I/F回路14とPCIe I/F回路8のうちサポートしているリンク幅が狭い方のリンク幅に、ハードウェアとして自動的に規制される。
例えば、いま、ASIC4のPCIe I/F回路14の備えているリンク幅が×16であり、CPU5のPCIe I/F回路8の備えているリンク幅が×8であれば、ASIC4とCPU5との間の接続リンク幅は、×8、×4、×2、×1に規制され、また、CPU5のPCIe I/F回路8の備えているリンク幅が、例えば、×4であると、ASIC4とCPU5との間の接続リンク幅は、×4、×2、×1に規制される。
そこで、このようにリンク幅がASIC4の適用される機器や機種のデータ転送における相手先デバイス(本実施例ではCPU5)のPCIe I/F回路の備えているリンク幅で決定されると、内部の機能モジュールの動作クロックをいくら速くしても、データ転送のリンク幅との関係で、不具合が発生したり、処理の待ちが発生することとなり、消費電力の無駄が生じることとなる。
そこで、本実施例のASIC4は、ハードウェア的に決定されたリンク幅に応じて、内部機能モジュールであるスキャナ画像処理部11、編集・蓄積画像処理部12及びプロッタ画像処理部13の動作クロックを変更して、消費電力を削減させる。すなわち、各機能モジュール11〜13に供給される周波数が下がると、各機能モジュール11〜13で消費される消費電力が削減される。
そこで、ASIC4のPCIe I/F回路14は、相手先のPCIe I/F回路であるCPU5のPCIe I/F回路8との間でリンク幅が決定されると、該決定されたリンク幅情報をリンク幅情報通知部14aがクロック供給部20のモジュール分周制御部23に通知する。
そして、クロック供給部20は、所定の基準クロックを発生させるSSCG21、該基準クロックを分周するクロック分周器22及びそれぞれ基準クロックと分周された分周クロック(2分周クロック、4分周クロック)の入力される機能モジュール11〜13の数だけのセレクタ24a〜24cを備えており、モジュール分周制御部23は、PCIe I/F回路14のリンク幅情報通知部14aから通知されるリンク幅情報に基づいてセレクタ24a〜24cに該複数のクロックのうち該リンク幅に適したクロックを選択して機能モジュールに供給させる選択信号を出力する。
各セレクタ24a〜24cは、モジュール分周制御部23からの選択信号で指示されているクロックを選択して、それぞれ対応する機能モジュールであるスキャナ画像処理部11、編集・蓄積画像処理部12及びプロッタ画像処理部13に供給する。
このようにして、PCIe7の転送幅であるリンク幅に応じてASIC4内の各機能モジュール11〜13の動作クロックを変更すると、各機能モジュール11〜13での無駄な消費電力を削減することができる。
そして、ASIC4の適用される機器や機種のCPU5のリンク幅は、データ転送に関する要求パフォーマンスに関係するところが大きい(カラーであるか、モノクロであるか等)。すなわち、機器や機種毎に要求するパフォーマンスが異なると、ASIC4の対向側のCPU5のリンク幅も異なる。したがって、ASIC4としては、適用された機器や機種のCPUとの間で確立したリンク幅から、どの機種(またはその用途)や機器に適用されているかをある程度判断することができ、適用機種等を判断することができると、その機種等によって要求されるASIC4内部の各機能モジュール11〜13の必要最低限の処理速度も決定することができる。
すなわち、ASIC4の適用される機器や機種によっては、その要求される動作パフォーマンスが異なっており、例えば、複写装置1の場合、図6に太い矢印で示すように、スキャナtoメモリ転送工程Tsm、メモリtoメモリ転送工程Tmm及びメモリtoプロッタ転送工程Tmpが同時に行われることがあり、また、その動作パフォーマンスに関係するものとしては、カラーとモノクロの相違があり、パフォーマンスを表す指標として、原稿副走査方向の処理速度である線速[mm/s]がある。
そして、ASIC4が複写装置1に適用された場合、上記スキャナtoメモリ転送工程Tsm、メモリtoメモリ転送工程Tmm及びメモリtoプロッタ転送工程Tmpを同時に並行して実行する場合、1ライン周期で、(スキャナtoメモリ転送工程Tsmで転送するデータサイズ)+(メモリtoメモリ転送工程Tmmで転送するデータサイズ)+(メモリtoプロッタ転送工程Tmpで転送するデータサイズ)が転送可能な帯域を、要求される線速に応じて確保する必要がある。
例えば、要求される線速が、300[mm/s]のモノクロコピー動作モードのとき、PCIe7のデータ転送レートは、次式で求めることができる。すなわち、A4原稿データ=7400[pixel]×600[line]、A4原稿副走査サイズ=25.4[mm]として、
25.4[mm]/(600[line]×300[mm/sec])
=141.1[μsec]
そして、スキャナtoメモリ転送工程Tsmでは、
7400[pixel]×2[Byte]/141.1[μsec]
=104.9[MB/s]
メモリtoメモリ転送工程Tmmのメモリ6からASIC4への転送(メモリtoASIC転送)において、
7400[pixel]×2[Byte]/141.1[μsec]
=104.9[MB/s]
メモリtoメモリ転送工程TmmのASIC4からメモリ6への転送(ASICtoメモリ転送)において、
7400[pixel]×0.25[Byte]/141.1[μsec]
=52.4[MB/s]
メモリtoプロッタ転送工程Tmpでは、
7400[pixel]×0.25[Byte]/141.1[μsec]
=52.4[MB/s]
したがって、これらの各転送モードでのデータ転送の総和Ttを求めると、以下のようになる。
Tt=104.9+104.9+52.4+52.4=317.4[MB/s]
そして、複写装置1にASIC4が適用された場合、ASIC4のPCIe I/F回路14の備えているリンク幅が×4であるとすると、1回の転送あたりの実行データサイズ(Payloadサイズ)が128Byteである場合、PCIe7の転送レートの理論値は、図7に示すようになる。
したがって、上記例の場合、確立されるリンク幅が×2であると、図7と上記算出値を比較して分かるように、複写装置1の要求パフォーマンスが満足されることとなるので、複写装置1のCPU5のPCIe I/F回路8の備えているリンク幅としては、×2が求められることになる。
そこで、モジュール分周制御部23は、上記各転送モードで要求される転送レートを確立されたリンク幅の範囲で満足させるように、各セレクタ24a〜24cから対応する機能モジュールであるスキャナ画像処理部11、編集・蓄積画像処理部12及びプロッタ画像処理部13に供給するクロック(動作クロック)を決定して、該クロックを供給させる選択信号を各セレクタ24a〜24cに出力する。
このように、本実施例の複写装置1のASIC4は、機能モジュール11〜13と該機能モジュール11〜13に供給する動作クロックを発生するSSCG21を有し、複写装置1等の各種機器に適用されて該機器の取り扱うデータの処理を、該動作クロックに応じた動作速度で動作する該機能モジュール11〜13で行うとともに、該機器のデバイスであるCPU5との間でのデータ転送のPCIe7接続のリンクを確立して、該確立したリンク幅に応じてPCIe7を利用したデータ転送を行うが、CPU5との間で確立されたリンク幅を判定し、該リンク幅に基づいてSSCG7から機能モジュール11〜13に供給する動作クロックのクロック周波数を変更させている。
したがって、リンク幅に見合った動作クロックで機能モジュール11〜13を動作させることができ、消費電力を削減することができる。
また、本実施例のASIC4は、SSCG21の発生するクロックから複数の周波数の動作クロックを生成するクロック分周器22と、複数の該動作クロックから機能モジュール11〜13に供給する動作クロックを選択するセレクタ24a〜24cと、を備え、モジュール分周制御部23が、確立されたリンク幅に基づいてセレクタ24a〜24cに機能モジュール11〜13に供給する動作クロックを選択させている。
したがって、簡単な構成で、機能モジュール11〜13に供給するクロックを適切に選択することができ、安価に消費電力を削減することができる。
さらに、本実施例のASIC4は、CPU5との間で確立したリンク幅をPCIe I/F回路14のリンク幅情報通知部14aがモジュール分周制御部23に通知している。
したがって、モジュール分周制御部23が、わざわざ確立したバス幅を反映したレジスタをソフトウェア的に読みに逝く手間を省くことができ、処理速度を向上させることができる。
また、本実施例のASIC4は、機能モジュール11〜13を複数搭載しており、モジュール分周制御部23は、CPU5との間で確立されたリンク幅に基づいて、該機能モジュール11〜13毎に動作クロックの周波数を変更させている。
したがって、適用された機器(複写装置1等)の要求する動作パフォーマンスを適切に確保しつつ、動作クロックを設定することができ、機器の動作性能の向上と省電力を図ることができる。
なお、上記説明では、バスとして、PCIeが用いられている場合について説明したが、バスとしては、PCIeに限るものではなく、ASIC等のデータ処理回路とCPU等の相手デバイスとの間で確立されるリンクのリンク幅(バス幅)でデータ転送が行われるバス一般に適用することができる。
また、上記説明では、データ処理回路として、ASIC4を例に挙げて説明したが、データ処理回路としては、ASICに限るものではなく、また、上記クロック供給部20、すなわち、クロック発生手段であるSSCG21や動作クロック制御手段であるモジュール分周制御部23、また、複数クロック生成手段であるクロック分周器22や選択手段であるセレクタ24a〜24cは、データ処理回路であるASIC4内に設けられている必要はなく、ASIC4外に設けられていてもよい。
図8から図19は、本発明のデータ処理回路、省電力方法、省電力プログラム、記録媒体及び機器の第2実施例を示す図であり、図8は、本発明のデータ処理回路、省電力方法、省電力プログラム、記録媒体及び機器の第2実施例を適用した機器としての複写装置100の要部ブロック構成図である。
図8において、複写装置100は、スキャナ部101、プロッタ部102、データ処理回路としてのASIC110、ASIC120、ASIC130、メインCPU140、エンジンCPU150及びメモリ160等を備えており、ASIC110とASIC120、ASIC120とメインCPU140及びメインCPU140とASIC130との間は、それぞれ第1PCIe I/F(インターフェイス)171、第2PCIe I/F172、第3PCIe I/F173によって接続されており、メインCPU140とメモリ160とは、DDR(Double Data Rate) I/F174によって接続されている。また、複合装置100は、図示しないが、ROM、RAM、操作表示部等を備えている。
複写装置100は、第1実施例の複写装置1と同様に、ROM、EEPROM、EPROM、フラッシュメモリ、フレキシブルディスク、CD−ROM、CD−RW、DVD、SDカード、MO等の複写装置100が読み取り可能な記録媒体に記録されている本発明の省電力方法を実行する省電力プログラムを読み込んでROMやハードディスク等に導入することで、後述するデータ処理回路の動作を自動的に省電力動作させる省電力方法を実行するデータ処理回路としてのASIC103を搭載した複写装置1として構築されている。この省電力プログラムは、アセンブラ、C、C++、C#、Java(登録商標)等のレガシープログラミング言語やオブジェクト指向ブログラミング言語等で記述されたコンピュータ実行可能なプログラムであり、上記記録媒体に格納して頒布することができる。
スキャナ部101は、第1実施例のスキャナ部2と同様の構成であり、例えば、CCDを利用したラインイメージセンサ等が用いられていて、一般にADFを備えている。スキャナ部101は、ADFから搬送されてきた原稿を走査し、原稿の画像を所定の解像度で読み取り、サンプリング処理、A/D変換処理等を行ってデジタルの画像データをASIC110に出力する。
プロッタ部102は、第1実施例のプロッタ部3と同様の構成であり、ASIC130から渡される画像データに基づいて所定の印刷方式、例えば、電子写真方式やインク噴射方式等によって画像を用紙に記録出力する。
ASIC(データ処理回路)110は、第1PCIe I/F171用のI/OであるPCIeエンドポイント(PCI Express ENDP(Endpoint))111を備えているとともに、図9〜図11に示すように、第1画像処理モジュール112を搭載しており、第1画像処理モジュール112は、PCIeエンドポイント111を介してASIC120にデータ転送を行うWDMAC113を備えている。
ASIC110は、入力される動作クロックに基づいて、スキャナ部101から送られてくる画像データに対して、第1画像処理モジュール(機能モジュール)112で、所定の画像処理、例えば、スキャナ特性の補正等の画像処理を施し、第1画像処理モジュール112で処理された画像データをWDMAC113によってPCIeエンドポイント111を通しASIC120に転送する。
ASIC110とASIC120は、第1PCIe I/F171を介してASIC110のPCIeエンドポイント111とASIC120のPCIeルートコンプレックス(PCI Express ROOT(Root Complex))121との間で確立されるリンクのリンク幅によるPCIe転送を行う。PCIeエンドポイント111とPCIeルートコンプレックス121との間で確立されるリンク幅は、PCIeエンドポイント111のサポートするリンク幅とPCIeルートコンプレックス121のサポートするリンク幅のうち狭い方のリンク幅に制限される。
ASIC(データ処理回路)120は、第1PCIe I/F171用のI/OであるPCIeルートコンプレックス121と第2PCIe I/F172用のI/OであるPCIeエンドポイント122を備えているとともに、図9に示すように、入力制御モジュール123と第2画像処理モジュール124を搭載している。入力制御モジュール123は、PCIeエンドポイント111を介してASIC110からデータ転送されてきたデータをPCIeエンドポイント122を介してメインCPU140にデータ転送を行うWDMAC125を備えている。第2画像処理モジュール124は、PCIeエンドポイント122を介してメインCPU140からデータを受け取るRDMAC(Read Direct Memory Access Controller)126を備えているとともに、第2画像処理モジュール124で処理済みの画像データを、PCIeエンドポイント122を介してメインCPU140に転送してメインCPU140によってメモリ(記憶手段)160に書き込ませるWDMAC(Write Direct Memory Access Controller)127を備えている。
ASIC120の第2画像処理モジュール124は、RDMAC126によってPCIeエンドポイント122、第2PCIe I/F172及びメインCPU140のPCIeルートコンプレックス141を通してメインCPU140にメモリ160から読み取らせ画像データに対して解像度変換、回転処理等の各種画像処理を行い、画像処理後の画像データをWDMAC127によってPCIeエンドポイント122、第2PCIe I/F172及びPCIeルートコンプレックス141を通してメインCPU140にメモリ160に書き込ませる。
メインCPU(リンク幅設定手段、データ量判定手段)140は、ROM内のプログラムに基づいて複写装置100の各部を制御して複写装置100としての基本処理を実行するとともに、後述する省電力処理を実行する。また、機器のデバイスとしてのメインCPU140は、PCIeルートコンプレックス141、142を備えており、第2PCIe I/F172を介してPCIeルートコンプレックス141とASIC120のPCIeエンドポイント122との間で確立されるリンクのリンク幅によるPCIe転送を行う。PCIeエンドポイント122とPCIeルートコンプレックス141との間で確立されるリンク幅は、PCIeエンドポイント122のサポートするリンク幅とPCIeルートコンプレックス141のサポートするリンク幅のうち狭い方のリンク幅に制限される。
ASIC(データ処理回路)130は、PCIeエンドポイント131を備えており、PCIeエンドポイント131は、メインCPU140のPCIeルートコンプレックス142と第3PCIe I/F173で接続されている。ASIC130は、図9に示すように、出力制御部モジュール132を搭載しており、出力制御部モジュール132は、PCIeエンドポイント131を介してメインCPU140から画像データを受け取ってプロッタ部102にデータ転送するRDMAC133を備えている。
メインCPU140は、第3PCIe I/F173を介してASIC130のPCIeエンドポイント131とPCIeルートコンプレックス142との間で確立されるリンクのリンク幅によるPCIe転送を行う。PCIeエンドポイント122とPCIeルートコンプレックス141との間で確立されるリンク幅は、PCIeエンドポイント122のサポートするリンク幅とPCIeルートコンプレックス141のサポートするリンク幅のうち狭い方のリンク幅に制限される。
複写装置100は、画像データのデータ転送状態(動作モード)として、図10に示すスキャナ転送状態DT1、図11に示すコピー転送状態DT2及び図12に示すプリント転送状態DT3がある。
複写装置100は、図10のスキャナ転送状態DT1では、スキャナ部101で読み取った1枚の原稿の画像データをメモリ160に転送してメモリ160に保管するスキャナtoメモリ転送工程Tsmでデータ転送を行う。すなわち、複写装置100は、スキャナtoメモリ転送工程Tsmでデータ転送を行うスキャナ転送状態DT1では、スキャナ部101で読み取られた画像データをASIC110の第1画像処理モジュール112で画像処理して、第1画像処理モジュール112のWDMAC113からASIC120の入力制御モジュール123に送り、入力制御モジュール123が、WDMAC125によってPCIeエンドポイント122、第2PCIe I/F172及びPCIeルートコンプレックス141を介してメインCPU140に送って、メインCPU140が該画像データをDDR I/F174を通してメモリ160に書き込む。
また、複写装置100は、図11のコピー転送状態DT2では、スキャナ部101で読み取った1枚の原稿の画像データをメモリ160に転送してメモリ160に保管するスキャナtoメモリ転送工程Tsm、メモリ160に保管されている1ページ分の画像データをASIC120の第2画像処理モジュール124に転送して必要な画像処理を施して再度メモリ160に書き戻すメモリtoメモリ転送工程Tmm及びメモリ160の1ページ分の画像データ2をASIC130の出力制御モジュール132に転送してプロッタ部102に転送してプロッタ部102に画像形成させるメモリtoプロッタ転送工程Tmpでデータ転送する。すなわち、複写装置100は、コピー転送状態DT2のスキャナtoメモリ転送工程Tsmでは、上記同様に、スキャナ部101で読み取られた画像データをASIC110の第1画像処理モジュール112で画像処理して、第1画像処理モジュール112のWDMAC113からASIC120の入力制御モジュール123に送り、入力制御モジュール123が、WDMAC125によってPCIeエンドポイント122、第2PCIe I/F172及びPCIeルートコンプレックス141を介してメインCPU140に送って、メインCPU140が該画像データをDDR I/F174を通してメモリ160に書き込む。そして、複写装置100は、コピー転送状態DT2のメモリtoメモリ転送工程Tmmでは、ASIC120の第2画像処理モジュール124が、RDMAC126によりPCIeエンドポイント122、第2PCIe I/F172及びメインCPU140のPCIeルートコンプレックス141を介してメモリ160から画像データを読み出して、必要な画像処理を施した後、WDMAC125により第2PCIe I/F172を通してメインCPU140に送り、メインCPU140がDDR I/F174を介してメモリ160に送って保管させる。さらに、複写装置100は、コピー転送状態DT2のメモリtoプロッタ転送工程tmpでは、ASIC130の出力制御モジュール132が、RDMAC133によりPCIeエンドポイント131、第3PCIe I/F173及びメインCPU140のPCIeルートコンプレックス142を介してメモリ160から画像データを読み出して、プロッタ部102に送り、プロッタ部102に画像形成させる。
さらに、複写装置100は、図12のプリント転送状態DT3では、上記コピー転送状態DT2でのメモリtoメモリ転送工程Tmmとメモリtoプロッタ転送工程Tmpと同じメモリtoメモリ転送工程Tmmとメモリtoプロッタ転送工程Tmpでデータ転送を行う。
また、本実施例の複写装置100は、ASIC110、ASIC120及びASIC130が、図13に示すように、第1実施例のクロック供給部20と同様のクロック供給部200を搭載しており、クロック供給部(動作クロック制御手段)200は、クロック分周器201、モジュール分周制御部202及び機能モジュールに対応した数のセレクタ203a〜203c等を備えている。なお、セレクタ203は、ASIC110、120、130が搭載している機能モジュール(ASIC110では、第1画像処理モジュール112、ASIC120では、入力制御モジュール123と第2画像処理モジュール124、ASIC130では、出力制御モジュール132)に対応する数を搭載しており、図13では、機能モジュールとして、モジュールAからモジュールCの3つのモジュールを搭載している場合について例示しているので、セレクタ203a〜203cの3つのセレクタを搭載している状態として記載されている。
クロック供給部200は、第1実施例のSSCG21と同様のクロック発生器から所定の基準クロック(動作クロック)が、クロック分周器201及び各セレクタ203a〜203cに入力され、クロック分周器201は、基準クロックを2分周及び4分周して、2分周クロックと4分周クロックを各セレクタ203a〜203cに出力する。
PCIeI/F回路210は、各ASIC110、120、130のPCIeエンドポイント111、PCIeルートコンプレックス121、PCIeエンドポイント122、PCIeエンドポイント131であり、それぞれリンク幅情報通知部211を備えている。各リンク幅情報通知部211は、第1PCIe I/F171、第2PCIe I/F172及び第3PCIe I/F173で接続される相手先のASIC120、またはメインCPU140のPCIe I/F回路との間で確立されたリンクのリンク幅を取得して、該リンク幅情報をモジュール分周制御部202に通知する。
モジュール分周制御部202は、PCIe I/F回路210のリンク幅情報通知部211から通知されるリンク幅に基づいて、各セレクタ203a〜203cに入力されている基準クロック、2分周クロック、4分周クロックのうちの1つを選択させる選択信号を出力する。
各セレクタ203a〜2034cは、モジュール分周制御部202からの選択信号に応じて、入力される基準クロック、2分周クロック、4分周クロックのうちの1つを選択して、対応する機能モジュールA〜Cに出力する。
すなわち、本実施例の複写装置100は、第1PCIe I/F171、第2PCIe I/F172及び第3PCIe I/F173を用いたデータ転送において確立されたリンク幅に応じてクロック周波数を決定するとともに、このリンク幅を複写装置100の備えている動作モードのうち、要求される動作モードに応じてリンク幅を変更し、該変更したリンク幅に応じてクロック周波数を決定する。
なお、複写装置100は、上述のように、データの転送モードとして、上記スキャナtoメモリ転送工程Tsmのデータ転送モード、メモリtoメモリ転送工程Tmm及びメモリtoプロッタ転送工程Tmpの各転送モードを有しているが、その動作モードとしては、上記スキャナ転送状態DT1、コピー転送状態DT2及びプリント転送状態DT3に限るものではなく、スキャナ部101で読み取った原稿の画像データをスキャナtoメモリ転送工程Tsmのデータ転送モードでメモリ160に格納した後、図示しない通信I/Fに接続されているLAN(Local Area Network)やインターネット等のネットワークで接続されている外部装置に転送するスキャナモード、該ネットワークで接続されて外部装置から送られてきたデータを一旦メモリ160に保管した後、必要に応じてメモリtoメモリ転送工程TmmによってASIC120の第2画像処理モジュール124に送って画像処理してメモリ160に戻した後、メモリtoプロッタ転送工程Tmpによってプロッタ部102に転送して画像形成するプリンタモード等を有していてもよい。
また、複写装置100は、このような動作モード、特に、データ転送モードを、複数同時に実行する機能を備えており、要求されている動作モードによってデータ転送に必要な転送モードを判定して、転送モードの切り換え毎に、リンク幅を変更して高効率で高速のデータ転送を行う。
そこで、複写装置100は、図14に示すように、各PCIe I/F171、172、173に対して、図10〜図12に示したデータ転送状態DM1、DM2、DM3でのモノクロデータとカラーデータのデータ種類に応じたリンク幅と待機状態TMでのリンク幅を対応付けたリンク幅テーブルをROM等の不揮発性メモリに予め格納し、CPU140が、データ転送モードDT1、DT2、DT3及び待機状態とデータ種類(モノクロ/カラー)を判断して必要なリンク幅を取得し、データ転送に必要なPCIe I/F171〜173のリンク幅を設定する。なお、リンク幅テーブルでは、待機時は、簡単な通信(レジスタアクセス等)を実行することができればよいため、リンク幅がx1となっており、データ転送モードDT1、DT2、DT3でのリンク幅については、最適なデータ転送と消費電力を考慮したリンク幅となっている。
次に、本実施例の作用を説明する。本実施例の複写装置100は、第1実施例の複写装置1と同様に、各ASIC110、ASIC120及びASIC130が、第1PCIe I/F171、第2PCIe I/F172及び第3PCIe I/F173の確立されるリンク幅に応じてその搭載する機能モジュール112、123、124、132の動作クロックを変更するとともに、要求されている複写装置100の動作モードにおいて必要な転送モードに応じてリンク幅を変更する。
すなわち、複写装置100は、第1実施例の複写装置1と同様に、その搭載するASIC110、120、13が、種々の機種や機器に適用可能な機能モジュール112、123、124、132を内蔵するASICとして開発され製造されたASICを搭載しており、その適用される機種や機器及び接続される相手ASICやCPU等のデバイスによってハードウェア構成上から要求されるリンク幅を決定して、PCIe I/F回路210のリンク幅情報通知部210からクロック供給部200のモジュール分周制御部202にリンク幅を通知する。そして、クロック供給部200が該リンク幅に応じた動作クロックを、そのASIC110、120、130の内蔵する機能モジュール112、123、124、132に出力して、ASIC110、120、130で消費される消費電力を削減させる。
ところが、リンク幅は、ハードウェア構成上から要求されるリンク幅だけでなく、複写装置100の動作モードによって決定されるデータ転送状態DM1、DM2、DM3やデータ転送モードTsm、Tmm、Tmpで適切にデータ転送を行うリンク幅が要求される。
そこで、本実施例の複写装置100は、複写装置100の動作モードによって決定されるデータ転送状態DM1、DM2、DM3に基づいて予め設定されている各PCIe I/F171、172、173のリンク幅を決定して、決定したリンク幅に基づいてクロック供給部200で動作クロックを決定する。
なお、以下の説明では、説明を明確にするために、コピー処理動作モードでのデータ転送制御処理について説明する。各DMAC113、125、126、127、133は、1ページ分のデータ転送が完了すると、メインCPU140に対して割り込みを発行し、メインCPU140は、その割り込みを検知した後、次の再開データ転送タイミングを制御する。エンジンCPU150は、スキャナ部101及びプロッタ部102の起動制御を行い、ASIC130を通してメインCPU140と通信を行う。
メインCPU140は、図15に示すように、スキャナ開始トリガが入力されると(ステップS101)、ASIC120の第2画像処理モジュール124が画像処理実行中であるかチェックし(ステップS102)、第2画像処理モジュール124が画像処理実行中であると、第2画像処理モジュール124のWDMAC127からの一時停止割り込みを待つとともに、該一時停止割り込みが入るまで、エンジンCPU150にスキャナ動作を開始するのを待たせる(ステップS103、S104)。
ステップS104で、第2画像処理モジュール1240のWDMAC127から一時停止割り込みが入ると、メインCPU140は、第2画像処理モジュール124に対しては次の転送開始命令を発行することなく、第2PCIe I/F172のリンク幅(レーン数)の変更を行う。メインCPU140は、このリンク幅の変更において、上述のように、図14に示したリンク幅テーブルを参照して行う。すなわち、いま、第2PCIe I/F172について、リンク幅を調整するため、図14のリンク幅テーブルから、現在の第2PCIe I/F172のデータ転送状態は、スキャナ動作を開始する前であって、第2画像処理モジュール124で画像処理を行っているので、メモリtoメモリ転送工程Tmmとメモリtoプロッタ転送工程Tmpのデータ転送を行っているプリント転送状態DT3であり、処理データがモノクロであっても、カラーであっても、x2である。そして、プリント転送状態DT3でスキャナ開始トリガが入力されたので、データ転送状態としてコピー転送状態DT2が要求されている状態であり、コピー転送状態DT2では、図14のリンク幅テーブルから処理データがモノクロであっても、カラーであっても、リンク幅として、×4が必要となる。そこで、メインCPU140は、1ページの画像データの転送処理が完了した時点で処理を一時停止させて、リンク幅の変更を行う(ステップS103からS105)。
メインCPU140は、リンク幅の変更を行うと、エンジンCPU150を介してスキャナ部101にスキャナ動作を開始させてスキャナtoメモリ転送工程Tsmによってスキャナ部101の読み取った1ページ分の画像データをメモリ160に転送して書き込みを行わせるとともに、第2画像処理モジュール124に停止させていたデータ転送を再開させて、メモリtoメモリ転送工程Tmm及びメモリtoプロッタ転送工程Tmpによって第2画像処理モジュール124で画像処理した画像データのプロッタ部102における画像形成を再開させる(ステップS106)。
メインCPU140は、ステップS102で、画像処理を実行中でないときには、図19に示すリンク幅設定処理を行い(ステップS107)、リンク幅設定処理を完了すると、まず、1枚の原稿のスキャナ処理を開始して、スキャナ転送状態DT1のデータ転送を開始する。
次に、複写装置100は、スキャナの一時停止のトリガが入ったときのデータ転送制御処理を、図16に示すように行う。メインCPU140は、第1画像処理モジュール112のWDMAC113または第2画像処理モジュール124のWDMAC125からスキャナ一時停止トリガが入力されると(ステップS201)、第2画像処理モジュール124が画像処理中であるかチェックし(ステップS202)、画像処理中であると、データ転送状態はコピー転送状態DT2であり、リンク幅(レーン数)は、×4であって、本実施例の場合、これ以上リンク幅を広げることができないので、そのままスキャナ転送1枚の原稿のスキャナ処理を再開させて、データ転送を再開する(ステップS203)。
ステップS202で、第2画像処理モジュール124が画像処理実行中でないときには、メインCPU140は、第2画像処理モジュール124に対する次のジョブ、すなわち、次ページのデータ処理があるかチェックし(ステップS204)、第2画像処理モジュール124に対する次のジョブがあるときには、第2PCIe I/F172のリンク幅(レーン数)が、×4であるかチェックする(ステップS205)。すなわち、第2画像処理モジュール124での画像処理が完了しているが、データ転送状態がコピー転送状態DT2となっていてリンク幅が×4のままであるかチェックするリンク幅のチェックを行う。
ステップS205で、第2PCIe I/F172のリンク幅が×4でないとき(リンク幅が×2のとき)には、メインCPU140は、コピー処理を行うために、図14のリンク幅テーブルからデータ転送状態DT2のリンク幅が必要であるため、第2PCIe I/F172のリンク幅(レーン数)を、×4に変更して(ステップS206)、エンジンCPU150を介してスキャナ部101にスキャナ動作を開始させてスキャナtoメモリ転送工程Tsmによってスキャナ部101の読み取った1ページ分の画像データをメモリ160に転送して書き込みを行わせるとともに、第2画像処理モジュール124にデータ転送を再開させて、メモリtoメモリ転送工程Tmm及びメモリtoプロッタ転送工程Tmpによって第2画像処理モジュール124で画像処理した画像データのプロッタ部102における画像形成を再開させる(ステップS207)。
ステップS205で、第2PCIe I/F172のリンク幅が×4のときには、メインCPU140は、リンク幅の変更を行う必要がないため、そのまま、スキャナ動作を開始させてスキャナtoメモリ転送工程Tsmによってスキャナ部101の読み取った1ページ分の画像データをメモリ160に転送して書き込みを行わせるとともに、第2画像処理モジュール124にデータ転送を再開させて、メモリtoメモリ転送工程Tmm及びメモリtoプロッタ転送工程Tmpによって第2画像処理モジュール124で画像処理した画像データのプロッタ部102における画像形成を再開させる(ステップS207)。
ステップS204で、第2画像処理モジュール124に対する次のジョブがないときには、メインCPU140は、第2PCIe I/F172のリンク幅が×2であるかチェックし(ステップS208)、リンク幅が×2でないときには、第2PCIe I/F172のリンク幅(レーン数)を×2に再構成してデータ転送状態をスキャナ転送状態DT1として(ステップS209)、リンクの再構成が完了すると、スキャナ動作を開始させてスキャナtoメモリ転送工程Tsmによってスキャナ部101の読み取った1ページ分の画像データをメモリ160に転送して書き込みを行わせる(ステップS210)。
ステップS208で、第2PCIe I/F172のリンク幅が×2のときには、メインCPU140は、リンク幅の変更を行う必要がないと判断して、スキャナ動作を開始させてスキャナtoメモリ転送工程Tsmによってスキャナ部101の読み取った1ページ分の画像データをメモリ160に転送して書き込みを行わせる(ステップS210)。
次に、複写装置100は、スキャナ完了トリガが入力されたときのデータ転送制御処理を、図17に示すように行う。メインCPU140は、第1画像処理モジュール112のWDMAC113または第2画像処理モジュール124のWDMAC125からスキャナ完了トリガが入力されると(ステップS301)、第2画像処理モジュール124が画像処理中であるかチェックし(ステップS302)、画像処理中であると、次のスキャナジョブがあるかチェックする(ステップS303)。この次のスキャナジョブの有無は、スキャナ部101に設けられている原稿台上の原稿の有無を検出する原稿検知センサによる検出結果を、エンジンCPU150がメインCPU140に通知し、メインCPU140がこの通知に基づいて判断する。
ステップS303で、次のスキャナジョブがあるときには、メインCPU140は、いま、データ転送状態はコピー転送状態DT2であって、リンク幅(レーン数)は、×4であり、そのままデータ転送状態DT2を維持してリンク幅×4が必要なため、そのまま処理を継続する。
ステップS303で、第2画像処理モジュール124に対する次のジョブがあるときには、メインCPU140は、第2画像処理モジュール124のWDMAC127からの一時停止割り込み(一時停止トリガ)を待ち(ステップS304、S305)、第2画像処理モジュール124からの一時停止トリガを検知すると、図14のリンク幅テーブルに基づいて第2PCIe I/F172のリンク幅(レーン数)を、プリント転送状態DT3で必要とされる×2に変更して(ステップS306)、第2画像処理モジュール124にデータ転送を再開させて、メモリtoメモリ転送工程Tmm及びメモリtoプロッタ転送工程Tmpによって第2画像処理モジュール124で画像処理した画像データのプロッタ部102における画像形成を再開させる(ステップS307)。
ステップS302で、第2画像処理モジュール124が画像処理中でないときには、メインCPU140は、次のスキャナジョブがあるかチェックし(ステップS308)、次のスキャナジョブがないときには、待機状態に遷移するため、リンク幅テーブルを参照して、全てのPCIe I/F171、172、173のリンク幅を、待機状態時のリンク幅である×1に変更して、待機状態に移行する(ステップS309)。
ステップS308で、次のスキャナジョブがあるときには、図15に示したスキャナ開始時データ転送制御処理へ移行する(ステップS310)。
次に、複写装置100は、画像処理完了トリガが入力されたときのデータ転送制御処理を、図18に示すように行う。メインCPU140は、例えば、第2画像処理モジュール124のWDMAC125から画像処理完了トリガが入力されると(ステップS401)、スキャナデータ転送処理中であるかチェックし(ステップS402)、スキャナデータ転送処理中であると、現在のデータ転送状態がコピー転送状態DT2であってリンク幅が×4に設定されていると判断して、このコピー転送状態DT2から画像処理完了によってスキャナ転送状態DT1に移行するために、スキャナ一時停止トリガが入力されるのを待つ(ステップS403、S404)。
ステップS404で、スキャナ一時停止トリガが入力されると、メインCPU140は、図16に示したスキャナ一時停止時データ転送制御処理に移行する(ステップS405)。
ステップS402で、スキャナデータの転送処理中でないときには、メインCPU140は、次のスキャナジョブがあるかチェックし(ステップS406)、次のスキャナジョブがないときには、待機状態に遷移するため、リンク幅テーブルを参照して、全てのPCIe I/F171、172、173のリンク幅を、待機状態時のリンク幅である×1に変更して、待機状態に移行する(ステップS407)。
ステップS406で、次のスキャナジョブがあるときには、メインCPU140は、図15に示したスキャナ開始時データ転送制御処理へ移行する(ステップS408)。
そして、複写装置100は、転送処理対象のデータのデータ量を判定して、判定したデータ量に応じてPCIe I/F171〜173のリンク幅(レーン数)を設定してもよい。この転送処理対象のデータ量の判定は、例えば、処理対象のデータがカラーデータであるのか、モノクロデータであるのかのデータ種類、原稿サイズ、解像度等に基づいて行う。
例えば、複写装置100は、データ種類に基づいてデータ量を判定してPCIe I/F171〜173のリンク幅を設定するリンク幅設定処理を行う場合、以下のように行う。
すなわち、複写装置100は、コピースタート時のデータ処理種別として、カラー、モノクロ、自動判定の処理モードを有しており、いずれのデータ種別でデータ処理するかを操作表示部の操作で設定することができる。メインCPU140は、操作表示部のキー操作でコピースタートが指示操作されると、図19に示すように、まず、操作表示部によるデータ処理種別をチェックして自動判定モードであるか判断する(ステップS501)。
メインCPU140は、ステップS501で、自動判定モードであると、第1画像処理モジュール112または第2画像処理モジュール124によって色判定を行うが、スキャナ部101によって原稿の1ページ目を読み取って画像処理を行うまでは色判定を行うことができないため、データがカラーであるときにも適切に対応するために、第1PCIe I/F171と第3PCIe I/F173のリンク幅(レーン数)を、×4に、第2PCIe I/F172のリンク幅(レーン数)を、×2に設定し(ステップS502)、スキャナ部101での原稿の読み取りを開始させて読み取られたスキャナデータの転送を開始する。メインCPU140は、その後、データ処理種別の自動判定を行って、判定したデータ種別(カラーであるか、モノクロであるか)によって、図14に示したリンク幅の制御を行い、スキャナデータの転送を開始する(ステップS503)。
ステップS501で、自動判定モードでないときには、メインCPU140は、設定されている設定データ処理モードがカラーモードであるか、モノクロモードであるかチェックする(ステップS504)。
ステップS504で、設定データ処理モードがカラーモードであると、第1PCIe I/F171と第3PCIe I/F173のリンク幅(レーン数)を、×4に、第2PCIe I/F172のリンク幅(レーン数)を、×2に設定し(ステップS505)、スキャナ部101での原稿の読み取りを開始させて読み取られたスキャナデータの転送を開始し、その後、カラーモードによって、図14に示したリンク幅の制御を行い、スキャナデータの転送を開始する(ステップS503)。
ステップS504で、設定データ処理モードがモノクロモードであると、全てのPCIe I/F171〜173のリンク幅(レーン数)を、×2に設定し(ステップS506)、スキャナ部101での原稿の読み取りを開始させて読み取られたスキャナデータの転送を開始し、その後、モノクロモードによって、図14に示したリンク幅の制御を行い、コピーデータ制御処理を行う(ステップS503)。
このように、本実施例の複写装置100は、データ処理回路としてのASIC110、120、130が、それぞれ機能モジュールとして、第1画像処理モジュール112、入力制御モジュール123と第2画像処理モジュール124、出力制御部モジュール132を搭載して所定の動作クロックに基づいて動作してモジュール112、123、124、132でデータ処理を行うとともに、その他のデバイスであるメインCPU140との間で、複数の動作モードに応じて、PCIeのデータ転送のバス接続のリンクを確立して、確立したリンクのリンク幅に応じてPCIe I/F171、172、173を利用したデータ転送を行う際に、動作モードに基づいてASIC110、120、130相互とメインCPU140との間で確立されるバス接続のリンクのリンク幅を設定し、設定したリンク幅に基づいて動作クロックのクロック周波数を変更している。
したがって、動作モードに基づいてバス接続のリンク幅を設定して該動作モードに応じたデータ転送を適切に行うことができるとともに、リンク幅に基づいて動作クロックのクロック周波数を変更して、消費電力を適切に削減することができる。
また、本実施例の複写装置100は、データをページ単位でバス接続のリンクを確立してデータ転送を行い、ページ単位でのリンクの確率に際してリンク幅の設定を行っている。
したがって、ページ単位でリンク幅の設定及びクロック周波数の設定を適切に行ってデータ転送してデータ処理を行うことができ、データ処理効率をより一層向上させることができるとともに、データ処理を簡略化してデータ処理に必要なコストを削減することができる。
さらに、本実施例の複写装置100は、動作モードとして、読み取られた原稿の画像データをASIC110とASIC120との間または/及びASIC120、130とメインCPU140との間で確立されるバス接続を通してメモリ160にデータ転送するスキャナ転送状態(スキャナ動作モード)DT1と、メモリ160の画像データをASIC120とメインCPU140との間で確立されるバス接続を通してASIC120に転送してASIC120の第2画像処理モジュール124でデータ処理の施されたデータをメモリ160にバス接続を通してデータ転送するコピー転送状態(画像処理動作モード)DT2と、メモリ160の画像データをASIC130とメインCPU140との間で確立されるバス接続を通してプロッタ部102に転送するテンプレート転送状態(印刷動作モード)DT3と、を備え、各動作モードの開始タイミング、一時停止タイミング、終了タイミングにおいてリンク幅を設定している。
したがって、複写装置100の各種動作モードによって要求されるデータ転送に応じたリンク幅の設定とクロック周波数の設定を適切に行ってデータ転送することができ、処理効率をより一層向上させることができるとともに、処理を簡略化してコストを削減することができる。
また、本実施例の複写装置100は、PCIe I/F171、172、173を通して転送するデータ量を判定し、判定したデータ量に基づいて確立されるバス接続のリンクのリンク幅を設定している。
したがって、実際に転送するデータ量に応じてリンク幅の設定とクロック周波数の設定を適切に行ってデータ転送することができ、処理効率をより一層向上させることができるとともに、処理を簡略化してコストを削減することができる。
さらに、本実施例の複写装置100は、データがモノクロであるか、カラーであるかのデータ種別、データ処理の解像度、原稿サイズ等のデータサイズに基づいてデータ量を判定して、確立されるバス接続のリンクのリンク幅を設定している。
したがって、実際に転送するデータ量に応じてリンク幅の設定とクロック周波数の設定を適切に行ってデータ転送することができ、処理効率をより一層向上させることができるとともに、処理を簡略化してコストを削減することができる。
以上、本発明者によってなされた発明を好適な実施例に基づき具体的に説明したが、本発明は上記実施例で説明したものに限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
本発明は、適用される機器や機種に応じて効率的に省電力を行うASIC等のデータ処理回路、省電力方法、省電力プログラム、記録媒体及び該データ処理回路を搭載する機器に利用することができる。
1 複写装置
2 スキャナ部
3 プロッタ部
4 ASIC
5 CPU
6 メモリ
7 PCIe
8 PCIe I/F回路
11 スキャナ画像処理部
12 編集・蓄積画像処理部
13 プリンタ画像処理部
14 PCIe I/F回路
14a リンク幅情報通知部
100 複写装置
101 スキャナ部
102 プロッタ部
110、120、130 ASIC
111 PCIeエンドポイント
112 第1画像処理モジュール
113 WDMAC
121 PCIeルートコンプレックス
122 PCIeエンドポイント
123 入力制御モジュール
124 第2画像処理モジュール
125 WDMAC
126 RDMAC
127 WDMAC
131 PCIeエンドポイント
132 出力制御部モジュール
133 RDMAC
140 メインCPU
141、142 PCIeルートコンプレックス
150 エンジンCPU
160 メモリ
171 第1PCIe I/F
172 第2PCIe I/F
173 第3PCIe I/F
174 DDR I/F
200 クロック供給部
201 クロック分周器
202 モジュール分周制御部
203a〜203c セレクタ
DT1 スキャナ転送状態
DT2 コピー転送状態
DT3 プリント転送状態
Tsm スキャナtoメモリ転送工程
Tmm メモリtoメモリ転送工程
Tmp メモリtoプロッタ転送工程
特開2006−303729号公報

Claims (14)

  1. 機能モジュールを搭載し、各種機器に適用されて該機器の取り扱うデータの処理を該機能モジュールで行うとともに、該機器のデバイスとの間でデータ転送のバス接続のリンクを確立して、確立したリンクのリンク幅に応じて該バスを利用したデータ転送を行うデータ処理回路において、前記機能モジュールの動作クロックを発生するクロック発生手段と、前記デバイスとの間で確立された前記リンク幅に基づいて該クロック発生手段から前記機能モジュールに供給する動作クロックのクロック周波数を変更させる動作クロック制御手段と、を備えていることを特徴とするデータ処理回路。
  2. 前記データ処理回路は、前記クロック発生手段の発生する前記動作クロックから複数の周波数の動作クロックを生成する複数クロック生成手段と、複数の該動作クロックから前記機能モジュールに供給する動作クロックを選択する選択手段と、を備え、前記動作クロック制御手段は、前記確立されたリンク幅に基づいて該選択手段に前記機能モジュールに供給する動作クロックを選択させることを特徴とする請求項1記載のデータ処理回路。
  3. 前記データ処理回路は、前記デバイスとの間で確立した前記リンク幅を前記動作クロック制御手段に通知する通知手段を備えていることを特徴とする請求項1または請求項2記載のデータ処理回路。
  4. 前記データ処理回路は、前記機能モジュールを複数搭載し、前記動作クロック制御手段は、該機能モジュール毎に前記動作クロックの周波数を変更させることを特徴とする請求項1から請求項3のいずれかに記載のデータ処理回路。
  5. 機能モジュールと該機能モジュールに供給する動作クロックを発生するクロック発生手段を有し、各種機器に適用されて該機器の取り扱うデータの処理を、該動作クロックに応じた動作速度で動作する該機能モジュールで行うとともに、該機器のデバイスとの間でデータ転送のバス接続のリンクを確立して、該確立したリンク幅に応じて該バスを利用したデータ転送を行うデータ処理回路における省電力方法であって、前記デバイスとの間で確立された前記リンク幅を判定するリンク幅判定処理ステップと、該リンク幅に基づいて該クロック発生手段から前記機能モジュールに供給する動作クロックのクロック周波数を変更させる動作クロック制御処理ステップと、を有していることを特徴とする省電力方法。
  6. 前記省電力方法は、前記クロック発生手段の発生する前記動作クロックから複数の周波数の動作クロックを生成する複数クロック生成処理ステップと、複数の該動作クロックから前記機能モジュールに供給する動作クロックを選択する選択処理ステップと、を備え、前記動作クロック制御処理ステップは、前記確立されたリンク幅に基づいて該選択処理ステップで前記機能モジュールに供給する動作クロックを選択させることを特徴とする請求項5記載の省電力方法。
  7. 前記動作クロック制御処理ステップは、前記データ処理回路が搭載している複数の前記機能モジュール毎に動作クロックの周波数を変更させることを特徴とする請求項5または請求項6記載の省電力方法。
  8. コンピュータに、機能モジュールと該機能モジュールに供給する動作クロックを発生するクロック発生手段を有し、各種機器に適用されて該機器の取り扱うデータの処理を、該動作クロックに応じた動作速度で動作する該機能モジュールで行うとともに、該機器のデバイスとの間でデータ転送のバス接続のリンクを確立して、該確立したリンク幅に応じて該バスを利用したデータ転送を行うデータ処理回路において実行させる省電力プログラムであって、前記デバイスとの間で確立された前記リンク幅を判定するリンク幅判定処理と、該リンク幅に基づいて該クロック発生手段から前記機能モジュールに供給する動作クロックのクロック周波数を変更させる動作クロック制御処理と、を実行させることを特徴とする省電力プログラム。
  9. 請求項8記載の省電力プログラムを記録したことを特徴とするコンピュータが読み取り可能な記録媒体。
  10. 機能モジュールを搭載して所定の動作クロックに基づいて動作して該機能モジュールでデータ処理を行うデータ処理回路及びその他のデバイスを備え、複数の動作モードを有して、該動作モードに応じて、該データ処理回路と該データ処理回路または/及び該データ処理回路と該デバイスとの間でデータ転送のバス接続のリンクを確立して、確立したリンクのリンク幅に応じて該バスを利用したデータ転送を行う機器であって、前記動作モードに基づいて前記データ処理回路と前記データ処理回路との間または/及び前記データ処理回路と前記デバイスとの間で確立される前記バス接続のリンクのリンク幅を設定するリンク幅設定手段と、前記リンク幅設定手段によって設定されたリンク幅に基づいて前記動作クロックのクロック周波数を変更する動作クロック制御手段と、
    を備えていることを特徴とする機器。
  11. 前記機器は、前記データをページ単位で前記バス接続のリンクを確立してデータ転送を行い、前記リンク幅設定手段は、前記ページ単位での該リンクの確率において前記リンク幅の設定を行うことを特徴とする請求項10記載の機器。
  12. 前記機器は、前記動作モードとして、読み取られた原稿の画像データを前記データ処理回路と前記データ処理回路との間または/及び前記データ処理回路と前記デバイスとの間で確立されるバス接続を通して記憶手段にデータ転送するスキャナ動作モードと、前記記憶手段の画像データを前記データ処理回路と前記データ処理回路との間または/及び前記データ処理回路と前記デバイスとの間で確立されるバス接続を通して前記データ処理回路に転送して該データ処理回路の前記機能モジュールでデータ処理の施されたデータを前記記憶手段に該バス接続を通してデータ転送する画像処理動作モードと、前記記憶手段の画像データを前記データ処理回路と前記データ処理回路との間または/及び前記データ処理回路と前記デバイスとの間で確立されるバス接続を通して印刷手段に転送する印刷動作モードと、を備え、前記リンク幅設定手段は、前記各動作モードの開始タイミング、一時停止タイミング、終了タイミングにおいて前記リンク幅を設定することを特徴とする請求項10または請求項11記載の機器。
  13. 前記機器は、前記バスを通して転送するデータ量を判定するデータ量判定手段を備え、前記リンク幅設定手段は、前記データ量判定手段の判定したデータ量に基づいて前記リンク幅を設定することを特徴とする請求項10から請求項12のいずれかに記載の機器。
  14. 前記データ量判定手段は、前記データがモノクロであるかカラーであるかのデータ種別、前記データ処理の解像度、前記データのデータサイズに基づいて前記データ量を判定することを特徴とする請求項13記載の機器。
JP2009017960A 2008-03-18 2009-01-29 データ処理回路、省電力方法、省電力プログラム、記録媒体及び機器 Expired - Fee Related JP5287297B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009017960A JP5287297B2 (ja) 2008-03-18 2009-01-29 データ処理回路、省電力方法、省電力プログラム、記録媒体及び機器

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008068857 2008-03-18
JP2008068857 2008-03-18
JP2009017960A JP5287297B2 (ja) 2008-03-18 2009-01-29 データ処理回路、省電力方法、省電力プログラム、記録媒体及び機器

Publications (2)

Publication Number Publication Date
JP2009259217A JP2009259217A (ja) 2009-11-05
JP5287297B2 true JP5287297B2 (ja) 2013-09-11

Family

ID=41386506

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009017960A Expired - Fee Related JP5287297B2 (ja) 2008-03-18 2009-01-29 データ処理回路、省電力方法、省電力プログラム、記録媒体及び機器

Country Status (1)

Country Link
JP (1) JP5287297B2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8190944B2 (en) * 2009-12-11 2012-05-29 Ati Technologies Ulc Device configured to switch a clock speed for multiple links running at different clock speeds and method for switching the clock speed
JP5434643B2 (ja) * 2010-02-08 2014-03-05 富士ゼロックス株式会社 データ転送装置、データ送受信装置及び画像形成装置
JP5402726B2 (ja) * 2010-03-03 2014-01-29 株式会社リコー データ通信装置、情報処理装置、データ通信方法、データ通信プログラム及び記録媒体
JP2011186894A (ja) * 2010-03-10 2011-09-22 Ricoh Co Ltd データ転送装置、画像処理装置、データ転送方法、データ転送プログラム及び記録媒体
JP5691260B2 (ja) * 2010-06-23 2015-04-01 株式会社リコー 画像形成装置、方法およびプログラム
JP5724463B2 (ja) * 2011-03-03 2015-05-27 株式会社リコー 信号処理回路と画像読取装置および画像形成装置
JP6083243B2 (ja) * 2013-01-31 2017-02-22 株式会社リコー 画像形成装置
US9324030B2 (en) 2014-01-06 2016-04-26 International Business Machines Corporation System interconnect dynamic scaling by predicting I/O requirements
US9524013B2 (en) 2014-04-16 2016-12-20 International Business Machines Corporation System interconnect dynamic scaling by lane width and operating frequency balancing
US9558139B2 (en) 2014-08-18 2017-01-31 International Business Machines Corporation System interconnect dynamic scaling handshake using spare bit-lane
JP5971363B2 (ja) * 2015-02-05 2016-08-17 株式会社リコー 画像処理装置および画像形成装置、方法、プログラム
US10901936B2 (en) 2016-07-21 2021-01-26 International Business Machines Corporation Staged power on/off sequence at the I/O phy level in an interchip interface
US10241536B2 (en) * 2016-12-01 2019-03-26 Intel Corporation Method, apparatus and system for dynamic clock frequency control on a bus
JP7324637B2 (ja) * 2019-07-23 2023-08-10 株式会社Pfu コンピュータ装置及び再起動方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7844767B2 (en) * 2004-05-21 2010-11-30 Intel Corporation Method for identifying bad lanes and exchanging width capabilities of two CSI agents connected across a link
JP2006338380A (ja) * 2005-06-02 2006-12-14 Toshiba Corp 情報処理装置およびその制御方法
US7447824B2 (en) * 2005-10-26 2008-11-04 Hewlett-Packard Development Company, L.P. Dynamic lane management system and method
JP2007226494A (ja) * 2006-02-23 2007-09-06 Ricoh Co Ltd データ転送システム
JP4328334B2 (ja) * 2006-03-13 2009-09-09 パナソニック株式会社 半導体集積回路装置

Also Published As

Publication number Publication date
JP2009259217A (ja) 2009-11-05

Similar Documents

Publication Publication Date Title
JP5287297B2 (ja) データ処理回路、省電力方法、省電力プログラム、記録媒体及び機器
US7334146B2 (en) Method for controlling an image processing apparatus based on a power supply status
JP4445532B2 (ja) 複合システム及び複合装置
US20090083559A1 (en) Electronic device and method of controlling power thereof
US8659782B2 (en) Image forming apparatus using option controller for printing
JP2010074256A (ja) 画像形成装置
JP2007025882A (ja) 省電力モードからの高速復帰手段
WO2023279798A1 (zh) 图像形成装置及其成像控制方法、存储介质
JP5233694B2 (ja) コントローラユニットおよびその制御方法
JP5233608B2 (ja) 画像形成装置、画像データ転送方法、及びプログラム
JP4405871B2 (ja) 取り外し可能な外部メモリを備えた画像形成装置およびその制御方法
US20180213103A1 (en) Image processing apparatus, method of controlling the same, and storage medium
JP6833491B2 (ja) 情報処理装置
JP5195325B2 (ja) ファクシミリ装置
JP3964341B2 (ja) 画像再生装置
JP2020110926A (ja) 画像形成装置、画像形成装置の制御方法、画像形成システム、及びプログラム
JP2001022690A (ja) 装置間のデータ通信方法及びそのシステム
JP2001159964A (ja) 画像形成システム並びに画像形成システムの制御方法および記憶媒体
JP2012143991A (ja) 画像形成装置
JP4901705B2 (ja) 画像形成装置、出力画像処理方法及びプログラム
JP6163937B2 (ja) データ出力装置、画像形成装置、コンピュータープログラムおよびストレージ制御方法
JP7180463B2 (ja) 画像形成装置
JP2009027328A (ja) 画像形成装置
JP2006195888A (ja) プリントシステム
JPH11136496A (ja) 画像形成装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111226

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120106

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120106

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120706

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130520

R151 Written notification of patent or utility model registration

Ref document number: 5287297

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees