JP2011186894A - データ転送装置、画像処理装置、データ転送方法、データ転送プログラム及び記録媒体 - Google Patents

Abstract

【課題】本発明は、複数の伝送路で通信するシリアルインターフェイスを備えたデータ転送装置、画像処理装置、データ転送方法、データ転送プログラム及び記録媒体に関する。
【解決手段】ＡＳＩＣ３は、ＤＭＡＣ２１ａ〜２４ａ毎にリクエスト状況とリンク幅及び動作周波数を対応させた設定伝送路条件が予めソフトウェアによってＤＭＡＣモニタ回路２６に設定され、ＤＭＡＣモニタ回路２６が、ＤＭＡＣ２１ａ〜２４ａからＰＣＩｅ Ｉ／Ｆ回路２９へのリクエストを監視して、設定伝送路条件に設定されているリクエスト状況と同じリクエスト状況が発生すると、該設定伝送路条件に登録されているリンク幅及び動作周波数に切り換えるようにＰＣＩｅ Ｉ／Ｆ回路２９にリンク条件制御信号出力して、ＰＣＩｅ Ｉ／Ｆ回路２９に該Ｌｉｎｋ幅及び動作周波数に切り換えさせる。
【選択図】 図１

Description

本発明は、データ転送装置、画像処理装置、データ転送方法、データ転送プログラム及び記録媒体に関し、詳細には、複数の伝送路で通信するシリアルインターフェイスを備えたデータ転送装置、画像処理装置、データ転送方法、データ転送プログラム及び記録媒体に関する。

複写装置、ファクシミリ装置、プリンタ装置、複合装置等の画像形成装置においては、画像形成部から送られてくるライン同期信号の期間内に主走査ライン分の画像データを画像処理部から画像形成部に転送する必要があり、画像データの転送が間に合わないときには、形成画像が異常画像となる。

そして、近年、画像形成装置においては、データ処理を行うのに複数の機能モジュールを搭載したＡＳＩＣ（Application Specific Integrated Circuit）等の半導体集積回路を搭載してＣＰＵ（Central Processing Unit ）の制御下で各種データ処理を行っているとともに、半導体集積回路間のデータの伝送路として、要求と応答が分離されていて応答を待たずに次の要求を発行できる高速スプリットトランザクションのバスであるＰＣＩ Express（Peripheral Component Interconnect Express）が用いられている。

このＰＣＩ Expressにおいては、そのＬｉｎｋの幅やData Rate（２．５ＧＴ／ｓ、５．０ＧＴ／ｓの２通りある。）は、想定されるデータ転送ケースのなかで最も帯域を必要とするケースにおいてもデータ転送が破綻しないように設計される。

また、ＰＣＩ Expressにおいては、Ｇｅｎ２と呼ばれる第二世代の規格になってから、該規格で定められたConfigurationレジスタの設定により、伝送路の動作周波数（Data rate）を２．５ＧＴ／ｓと５．０ＧＴ／ｓを選択したり、リンクアップ後に、リンク幅（Link幅）を変更することができる。この規格では、リンク幅として、ｘ１、ｘ２、ｘ４、ｘ８、ｘ１２、ｘ１６、ｘ３２の構成が許されている。

そして、ＰＣＩ Expressによってポイント・ツー・ポイント接続される伝送路は、ソフトウェアが介在することなく、データリンク層以下のプロトコル階層の責務によって、ＰＣＩ Expressの両端のデバイスが、対応しているリンク幅のうち、最大のリンク幅で接続が確立される。

ところが、このように、ＰＣＩ Expressを用いた伝送路においては、常に、実装されているリンク幅及び動作周波数で動作するため、最も帯域が必要とされるケース以外では、冗長なリンク幅、動作周波数で動作することとなり、無駄な消費電力が発生する。特に、ＰＣＩ ExpressのＰＨＹ部分は、ＡＳＩＣ内部の動作周波数（１００ＭＨｚ程度）に比較して、非常に高速（２．５ＧＨｚ／５ＧＨｚ）で動作しており、消費電力は周波数に比例するため、その動作状態が消費電力に大きく影響する。

例えば、リンク幅＝ｘ４、動作周波数＝５ＧＴ／ｓで実装されていると、データ転送ケースが、単なるレジスタアクセスなどのように全く帯域を必要としないケース、例えば、リンク幅＝ｘ１、動作周波数＝２．５ＧＴ／ｓで充分なデータ転送ケースであっても、常に、リンク幅＝ｘ４、動作周波数＝５ＧＴ／ｓで動作する。

このように、画像形成装置の高速化に伴い、レーン数の増加、動作周波数の高速化は不可避であるため、ＰＣＩ Expressに関わる回路での消費電力の削減は、画像形成装置全体の消費電力を削減する上で、重要な課題となっている。

そこで、従来、読み取り部での読み取り指示操作があるまでは、読み取り部との間のインターフェイスを省電力状態に移行させて省電力を図った技術が提案されている（特許文献１参照）。すなわち、この従来技術は、ＰＣＩ Express等に適用した場合、データ転送の発生しないアイドル状態においては、省電力を図ることができる。

しかしながら、上記公報記載の従来技術にあっては、データ転送のないアイドル状態に省電力状態に移行させているだけであり、リンク幅や動作周波数については考慮されていないため、データ転送の発生している状態では、リンク幅の狭い状態で十分データ転送が可能なデータ転送状態であっても、ＰＣＩ Expressの両端のデバイスが、対応しているリンク幅のうち、最大のリンク幅であって、最大の動作周波数で接続が確立されることとなり、省電力を図る上で、改良の必要があった。

また、ＰＣＩ Expressにおいては、第２世代の規格になって、Configurationレジスタの設定により、伝送路のData rateを２．５ＧＴ／ｓと５．０ＧＴ／ｓを選択したり、リンクアップ後に、リンク幅を変更することはできるが、このレジスタの設定をソフトウェアの制御によって行うと、Configurationレジスタの制御にかかるソフトウェアの処理時間が、ハードウェアの動作時間に比較して著しく大きく、リアルタイム性に欠けるため、データの転送に支障をきたすおそれがある。

そこで、本発明は、データ転送中においても、伝送路のリンク幅及び動作周波数をデータ転送要求状況に適したリンク幅及び動作周波数に速やかに調整するデータ転送装置、画像処理装置、データ転送方法、データ転送プログラム及び記録媒体を提供することを目的としている。

本発明は、上記目的を達成するために、複数の伝送路を有し複数の動作周波数でデータ転送動作を行うシリアルインターフェイスに対するデータ転送要求の複数の要求状況をそれぞれ切り換えデータ転送要求状況として、該切り換えデータ転送要求状況毎に対応付けて該シリアルインターフェイスの伝送路数及び／または動作周波数を設定伝送路条件として設定して、該シリアルインターフェイスへのデータ転送要求を監視し、監視結果の該データ転送要求状況を該切り換えデータ転送要求状況と比較して、該データ転送要求状況に対応する該切り換えデータ転送要求状況があると、該切り換えデータ転送要求状況に対応する該設定伝送路条件を利用伝送路条件として決定して、該利用伝送路条件に該シリアルインターフェイスの伝送路及び／または動作周波数を切り換えることを特徴としている。

また、本発明は、前記利用伝送路条件を決定してから、前記シリアルインターフェイスの伝送路及び／または動作周波数の切り換えが完了するまで、前記シリアルインターフェイスへのデータ転送要求を保留することを特徴としてもよい。

さらに、本発明は、前記シリアルインターフェイスが、受け取った前記データ転送要求にかかるデータの転送が完了すると転送完了通知を発行し、監視結果の前記データ転送要求状況に対応する前記切り換えデータ転送要求状況があると、該シリアルインターフェイスが既に受け取った前記データ転送要求にかかる前記データ完了通知が発行するのを待って、前記利用伝送路条件の切り換えを行うことを特徴してもよい。

本発明によれば、データ転送中においても、伝送路のリンク幅及び動作周波数をデータ転送要求状況に適したリンク幅及び動作周波数に速やかに調整することができる。

本発明の一実施例を適用した画像形成装置の要部ブロック構成図。 ＡＳＩＣのブロック構成図。 ＤＭＡＣモニタ回路の構成図。 ＤＭＡＣモニタ回路のレジスタを示す図。 リンク条件・クロック周波数制御処理を示すフローチャート。

以下、本発明の好適な実施例を添付図面に基づいて詳細に説明する。なお、以下に述べる実施例は、本発明の好適な実施例であるので、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明によって不当に限定されるものではなく、また、本実施の形態で説明される構成の全てが本発明の必須の構成要件ではない。

図１〜図５は、本発明のデータ通信装置、情報処理装置、データ通信方法、データ通信プログラム及び記録媒体の一実施例を示す図であり、図１は、本発明のデータ通信装置、情報処理装置、データ通信方法、データ通信プログラム及び記録媒体の一実施例を適用した画像形成装置１の要部ブロック構成図である。

図１において、画像形成装置（画像処理装置）１は、プリンタ２、ＡＳＩＣ（Application Specific Integrated Circuit）３、ＭＣＨ（Memory Controller Hub）４、ＣＰＵ（Central Processing Unit ）５、メモリ６、ＩＣＨ（I/O Controller Hub）７及び図示しないＩ／Ｏ ＡＳＩＣ、ハードディスク、操作表示部等を備えている。

ＡＳＩＣ（データ転送装置）３は、ＭＣＨ４を介してＣＰＵ５、メモリ６及びＩＣＨ７と接続されており、ＣＰＵ５、メモリ６及びＩＣＨ７との間での画像データの転送制御を行うとともに、ＣＰＵ５の制御下で、プリンタ２の駆動制御を行う。

メモリ６は、ＭＣＨ４を介してＣＰＵ５に接続されており、ＲＡＭ（Random Access Memory）等で構成されている。メモリ６は、ＣＰＵ５の制御下で、処理対象の画像データ等のデータ、プログラム及びディスクリプタ等を格納し、このプログラムとしては、画像形成装置１としての基本プログラム及び本発明のＰＣＩ Expressによるデータ転送を効率的に行うデータ通信方法を実行するデータ通信プログラムを格納する。なお、このプログラムは、メモリ６に格納されている場合に限るものではなく、ハードディスク等に格納されていてもよい。

ＣＰＵ５は、メモリ６または図示しないＲＯＭ（Read Only Memory）に格納されている画像形成装置１としてのプログラムやデータ通信プログラムに基づいて、画像形成装置１の各部を制御して画像形成装置１としての基本処理を実行するとともに、本発明のデータ通信方法を実行する。

ＩＣＨ７は、ＭＣＨ４に接続されているとともに、ネットワークＮＷを介してホスト装置ＨＳに接続され、ＭＣＨ４とネットワークを介してホスト装置ＨＳとの接続を行う。

また、ＩＣＨ７には、図示しない操作表示部が接続されており、操作表示部は、テンキーやスタートキー等の各種操作キーを備えるとともに、ディスプレイ（例えば、液晶ディスプレイ）を備え、操作キーからは、プリント操作等の各種命令操作が行われ、ディスプレイには、操作キーから入力された命令内容や画像形成装置１からユーザに通知する各種情報が表示される。

ＭＣＨ４は、ＡＳＩＣ３、ＣＰＵ５、メモリ６及びＩＣＨ７に接続されており、これら各部の間のデータや信号の交換を行う。

特に、ＭＣＨ４とＡＳＩＣ３は、ＰＣＩ Express１０で接続されており、高速のデータ転送を行う。

ＡＳＩＣ３は、受信した画像データに対して必要な画像処理を施した後、一旦、メモリ６に格納し、メモリ６に格納した画像データを、所定タイミングで読み出して、必要な画像処理を施して、プリンタ２に転送して、プリンタ２で用紙に画像出力させる。

プリンタ２は、ネットワークＮＷを介して接続されているホスト装置ＨＳから送られてきた画像データ（印刷データ）をＡＳＩＣ３から受け取って、電子写真方式、インク噴射方式等の所定の画像形成方式で、該画像データに基づいて画像を用紙に印刷出力する。

画像形成装置１は、プリンタ動作時には、ホスト装置ＨＳからネットワークＮＷ経由で受信したＰＤＬ（ページ記述言語）の画像データ（印刷データ）を、ＣＰＵ５で描画して、メモリ６に画像データを格納した後、ＡＳＩＣ３内のＤＭＡＣにより、メモリ６から読み出して、プリンタ２に送り、プリンタ２で画像データに基づいて用紙に画像を印刷出力する。

なお、画像形成装置１は、ＲＯＭ、ＥＥＰＲＯＭ（Electrically Erasable and Programmable Read Only Memory ）、ＥＰＲＯＭ、フラッシュメモリ、フレキシブルディスク、ＣＤ−ＲＯＭ（Compact Disc Read Only Memory ）、ＣＤ−ＲＷ（Compact Disc Rewritable ）、ＤＶＤ（Digital Versatile Disk）、ＳＤ（Secure Digital）カード、ＭＯ（Magneto-Optical Disc）等のコンピュータが読み取り可能な記録媒体に記録されている本発明のデータ通信方法を実行するデータ通信プログラムを読み込んでメモリ６やハードディスク６に導入することで、後述するＰＣＩ Expressでのデータ転送のリンク幅や動作周波数をデータ通信時においても制御して効率的にかつ省電力を図ったデータ転送を行うデータ通信方法を実行する情報処理装置として構築されている。このデータ通信プログラムは、アセンブラ、Ｃ、Ｃ＋＋、Ｃ＃、Ｊａｖａ（登録商標）等のレガシープログラミング言語やオブジェクト指向ブログラミング言語等で記述されたコンピュータ実行可能なプログラムであり、上記記録媒体に格納して頒布することができる。

そして、ＡＳＩＣ３は、図２に示すように、複数の機能ブロックであるプロッタＩ／Ｆ回路２１、圧縮・伸長回路２２、２３、画像回転回路２４、アービタ２５、ＤＭＡＣ（Direct Memory Access Controller）モニタ回路２６、リクエストマスク回路２７、クロック生成回路２８、ＰＣＩｅＩ／Ｆ回路２９等を搭載している。

プロッタＩ／Ｆ回路２１は、ＤＭＡＣ２１ａを搭載しており、ＤＭＡＣ２１ａが、アービタ２５にリードリクエストを発行して、ＣＰＵ５によってメモリ６上に登録されているディスクリプタに基づいて、メモリ６上の画像データを読み出して、所定のタイミングに、プリンタ２に転送する。

圧縮・伸長回路２２及び圧縮伸長回路２３は、それぞれＤＭＡＣ２２ａ、２３ａを搭載しており、それぞれのＤＭＡＣ２２ａ、２３ａが、アービタ２５にリードリクエストを発行して、ＣＰＵ５によってメモリ６上に登録されているディスクリプタに基づいて、メモリ６上の画像データを読み出す。圧縮・伸長回路２２、２３は、メモリ６から読み出した画像データに対して、メモリ６の容量を削減するために、所定の圧縮方式で圧縮した後、ＤＭＡＣ２２ａ、２３ａが、アービタ２５にライトリクエストを発行して、ディスクリプタの指定するメモリ６上に圧縮後の画像データを書き戻す。また、圧縮・伸長回路２２、２３は、ＤＭＡＣ２２ａ、２３ａが、アービタ２５にリードリクエストを発行して、ＣＰＵ５によってメモリ６上に登録されているディスクリプタに基づいて、メモリ６上の圧縮画像データを読み出す。圧縮・伸長回路２２、２３は、メモリ６から読み出した圧縮画像データを伸長し、ＤＭＡＣ２２ａ、２３ａが、アービタ２５にライトリクエストを発行して、ディスクリプタの指定するメモリ６上に伸長後の画像データを書き戻す。

画像回転回路２４は、ＤＭＡＣ２４ａを搭載しており、ＤＭＡＣ２４ａが、アービタ２５にリードリクエストを発行して、ＣＰＵ５によってメモリ６上に登録されているディスクリプタに基づいて、メモリ６上の画像データを読み出す。画像回転回路２４は、メモリ６から読み出した画像データを、ＣＰＵ５によって指定された角度だけ回転させて、回転させた画像データを、ＤＭＡＣ２４ａが、アービタ２５にライトリクエストを発行して、ディスクリプタの指定するメモリ６上に回転後の画像データを書き戻す。

アービタ２５は、プロッタＩ／Ｆ回路２１のＤＭＡＣ２１ａ、圧縮・伸長回路２２、２３のＤＭＡＣ２２ａ、２３ａ及び画像回転回路２４のＤＭＡＣ２４ａからのリクエストを所定の優先順位に従って調停し、調停したリクエストをリクエストマスク回路２７を通してＰＣＩｅ Ｉ／Ｆ回路２９に出力する。アービタ２５は、プリンタ２でのが像形成に異常画像が発生しないように、プロッタＩ／Ｆ回路２１のＤＭＡＣ２１ａからのリクエストに対して最優先で処理するようにリクエスト調停の優先順位が設定されている。

リクエストマスク回路（保留手段）２７は、後述するＤＭＡＣモニタ回路２６からのマスク信号Ｓｍの状態によって、ＰＣＩｅ Ｉ／Ｆ回路２９からアービタ２５に出力しているリクエスト受付信号のマスク／マスク解除を行い、アービタ２５からＰＣＩｅ Ｉ／Ｆ回路２９へのリクエストを新たに受け付かないようにしたり、受付を開始させたりする。

クロック生成回路（クロック生成手段）２８は、ＡＳＩＣ３内の各回路に変換クロックを供給する。また、クロック制御回路２８の内部レジスタ（周波数変更条件設定手段）には、ソフトウェアによって、内部クロックを通常クロック周波数と通常クロック周波数よりも低い低クロック周波数（例えば、通常クロック周波数が、１００ＭＨｚ、低クロック周波数が、５０ＭＨｚ）に切り換える変更リンク幅がクロック周波数変更条件として設定され、クロック制御回路２８には、ＰＣＩｅ Ｉ／Ｆ回路２９からリンク幅情報が入力される。そして、クロック制御回路２８は、ＰＣＩｅ Ｉ／Ｆ回路２９からのリンク幅情報をクロック周波数変更条件と比較して、クロック幅情報がクロック周波数変更条件の変更リンク幅であると、外部クロックの分周比を変えることで、外部クロックをＰＣＩｅ１０のリンク幅に対応したクロック周波数（低クロック周波数）に変換して、変換クロックとしてＡＳＩＣ３の各部に供給する。

ＰＣＩｅ Ｉ／Ｆ回路（転送完了通知手段、切り換え手段））２９は、Ｌｉｎｋ層２９ａ及びＰＨＹ２９ｂ等を有し、Ｌｉｎｋ層２９ａは、送信パケットを格納するパケットをRetry Buffer２９ｃを備えている。

ＰＨＹ２９ｂは、ドライバ、入力バッファ、パラレル−シリアル／シリアル−パラレル変換器、ＰＬＬ（Phase Locked Loop ）、インピーダンス整合回路等のインターフェイス動作に必要な回路を含んでおり、論理的な機能として、インターフェイスの初期化、保守機能を有している。

Ｌｉｎｋ層２９ａは、エラー検出／訂正（再送）により、ＰＣＩｅにおけるリード／ライト、各種イベント等のトランザクションの伝達に用いられるＴＬＰ（トランザクションレイヤパケット）のデータ完全性を保証し、また、リンク管理を行う。Ｌｉｎｋ層２９ａは、アービタ２５を介して受け取ったパケットをＰＣＩｅ１０を介して受信側のＭＣＨ４に送信する場合、Retry Buffer２９ｃに該パケットを格納するとともに、順次パケットをＰＣＩｅ１０を介して受信側のＭＣＨ４に送り出し、ＭＣＨ４から正常に受け取った旨のACK(正常受信)が送られてくると、Retry Buffer２９ｃをフラッシュして終了であるが、例えば、最初の３パケットだけが正常で、続く２つのパケットが異常だった場合、受信側のＭＣＨ４から異常があったパケットを指定してNAK(異常受信)が伝達されるため、Retry Buffer２９ｃから該当するパケットを取り出して、受信側に再送する。

そして、ＰＣＩｅ Ｉ／Ｆ回路２９は、リンク層２９ａのRetry Buffer２９ｃの空き状況を空き状況信号（転送完了通知）としてＤＭＡＣモニタ回路２６に出力する。

ＤＭＡＣモニタ回路２６は、図３に示すように、リンク条件要求回路３１、リンク条件切り換え要求回路３２及び切り換えEnableレジスタ３３等を搭載している。

リンク条件要求回路（監視手段、利用伝送路条件決定手段）３１は、ＡＳＩＣ３の搭載しているＤＭＡＣ２１ａ、２２ａ、２３ａ、２４ａの数（図２では、４つ）だけ設けられ、各リンク条件要求回路３１は、リンク幅を変更する条件の格納されるレジスタＲ＿１〜Ｒ＿４（ＤＭＡＣが４つの場合）と判定回路Ｈｋを備えている。各リンク条件要求回路３１の判定回路Ｈｋには、ＤＭＡＣ２１ａ〜２４ａのうち、対応するＤＭＡＣ２１ａ〜２４ａからＤＭＡＣ起動状況信号が入力されるとともに、レジスタＲ＿１〜Ｒ＿４からレジスタ値が入力され、このＤＭＡＣ起動状況信号は、各ＤＭＡＣ２１ａ〜２４ａがその起動時に必要とするリンク幅を示す信号である。

各リンク条件要求回路３１の判定回路Ｈｋは、例えば、３つのアンド回路で構成され、ＤＭＡＣ起動状況信号とレジスタＲ＿１〜Ｒ＿４のレジスタ値に基づいてリンク条件制御信号をリンク条件切り換え要求回路３２に出力する。

切り換えEnableレジスタ（有効／無効設定手段）３３には、ソフトウェア（プログラム）によりＰＣＩ Express１０のデータ通信中のリンク幅と動作周波数の切り換えを許可（Enable）するか、禁止（Disable）するかの切り換えEnable設定値が設定され、切り換えEnableレジスタ３３は、切り換えEnable設定値に応じて切り換え可否信号をリンク条件切り換え要求回路３２に出力する。

リンク条件切り換え要求回路３２は、切り換えEnableレジスタ３３から切り換えを許可するEnableの切り換え可否信号が入力されていると、ＰＣＩｅ Ｉ／Ｆ回路２９からの空き状況信号を確認して、空き状況信号がRetry Buffer２９ｃの内容に対応するリクエストがクリアされたことを確認すると、リンク条件要求回路３１からのリンク幅（Link幅）と動作周波数（Data Rate）を指定するリンク幅・動作周波数制御信号をＰＣＩｅ Ｉ／Ｆ回路２９に出力する。

各レジスタ（条件設定手段）Ｒ＿１〜Ｒ＿４には、ＰＣＩ Express１０が起動した後に、ソフトウェアからレジスタ値（切り換えデータ転送要求状況毎の伝送路数及び／または動作周波数からなる設定伝送路条件）が変更リンク条件として設定され、各レジスタＲ＿１〜Ｒ４は、設定されたレジスタ値を判定回路Ｈｋに出力する。

すなわち、上記レジスタＲ＿１〜レジスタＲ＿４は、図４に示すように、各ＤＭＡＣ２１ａ〜２４ａ毎に、ＤＭＡＣ２１ａ〜２４ａからＰＣＩｅ Ｉ／Ｆ回路２９への複数のリクエスト状況を変更リクエスト状況（切り換えデータ転送要求条件）として該変更リクエスト状況毎に該リクエスト状況で利用するＰＣＩｅ Ｉ／Ｆ回路２０のリンク幅をｘ１、ｘ２、ｘ４（ＰＣＩ Express１０が４レーンの場合）の各リンク幅で接続するとともにその動作周波数の条件を設定する値（以下、変更リンク条件）が、ソフトウェアにより設定され、図４では、変更リンク条件として、レジスタＲ＿１が、リンク幅ｘ４、レジスタＲ＿２とレジスタＲ３が、リンク幅×２、レジスタＲ＿４が、リンク幅ｘ１で接続する条件欄に「１」が設定されている。

また、図４には、上記切り換えEnableレジスタ３３に、リンク切り換えを許可する「１」が設定されている状態が示されている。

各リンク条件要求回路３１の判定回路Ｈｋには、そのレジスタＲ＿１〜Ｒ＿４から変更リンク条件と、対応するＤＭＡＣ２１ａ〜２４ａからＤＭＡＣ起動状況信号（リクエスト状況）と、ＰＣＩｅ Ｉ／Ｆ回路２９からのRetry Buffer２９ｃの空き状況信号が入力され、判定回路Ｈｋは、変更リンク条件とＤＭＡＣ起動状況信号からリンク幅を設定して、ｘ１、ｘ２、ｘ４のうち要求するリンク幅と動作周波数を利用リンク条件（利用伝送路条件）として決定して、空き状況信号がRetry Buffer２９ｃの空き状態を示していると、リンク条件切り換え要求回路３２に利用リンク条件を示すリンク条件制御信号を出力するとともに、図２に示すように、マスク信号Ｓｍをリクエストマスク回路２７に出力する。リクエストマスク回路２７は、ＰＣＩｅ Ｉ／Ｆ回路２９がアービタ２５に出力しているリクエスト受付信号をマスクし、ＰＣＩｅ Ｉ／Ｆ回路２９が新たなリクエストを受け付けないようにする。

ＰＣＩｅ Ｉ／Ｆ回路２９は、ＤＭＡＣモニタ回路２６からリンク条件制御信号が入力されると、該リンク条件制御信号に応じたリンク幅にＰＣＩ Express１０のリンク幅と必要な動作周波数を切り換えるとともに、該リンク幅をクロック生成回路２８に出力する。

クロック生成回路２８は、図示しない外部端子を介して外部から供給されるクロックを、ＰＣＩｅ Ｉ／Ｆ回路２９から入力されるリンク幅に応じて、内部レジスタにソフトウェアによって設定されているクロック周波数変更条件に基づいて、クロック周波数を変換して、ＡＳＩＣ３内の各回路に変換クロックを供給する。すなわち、ＰＣＩ Express１０のリンク幅が減少すると、ＡＳＩＣ３内部のＤＭＡＣ２１ａ〜２４ａの転送性能に対して、ＰＣＩ Express１０の帯域の方が小さくなる場合があり、このような状態においては、ＡＳＩＣ３の内部の動作周波数を落としても、性能的に問題無く動作する。

そこで、本実施例のＡＳＩＣ３では、クロック生成回路２８の内蔵レジスタに、リンク幅とクロック周波数を対応させたクロック周波数変更条件をソフトウェアによって設定し、クロック生成回路２８が、ＰＣＩｅ Ｉ／Ｆ回路２９から現在のリンク幅情報が渡されると、レジスタを参照して、該リンク幅が低周波数に切り換えるリンク幅であると、クロック生成回路２９内で外部からのクロックを分周する分周比を変えて、低い動作周波数の動作クロックを生成して、消費電力を低減させる。

次に、本実施例の作用を説明する。本実施例の画像形成装置１は、ＰＣＩ Express１０の通信中においても、ＤＭＡＣ２１ａ〜２４ａの起動状況に応じて、適宜、ＰＣＩ Express１０のリンク幅及び動作周波数を調整する。

すなわち、画像形成装置１は、図５に示すように、起動後にＰＣＩ Express１０のリンク幅と動作周波数及びＡＳＩＣ３のクロック周波数を調整するリンク幅・クロック周波数制御処理を行う。画像形成装置１においては、図５に示すように、画像形成装置１の電源が投入されると、ＡＳＩＣ３とＭＣＨ４を接続するＰＣＩ Express１０は、ソフトウェアが介在することなく、物理的に接続されたリンク幅（Link幅）と最大動作周波数で接続される（ステップＳ１０１）。すなわち、ＡＳＩＣ３とＭＣＨ４が×４（４Lane）で接続されている場合、ｘ４でリンクアップする。なお、リンクアップとは、ＰＣＩ Express１０のLink Trainingが完了し、リンクが使える状態にあることを意味する。

電源投入後、ＡＳＩＣ３は、ソフトウェアにより初期化され、このとき、ソフトウェア（特に、ＡＳＩＣ３の初期化を行うソフトウェア）が、ＤＭＡＣモニタ回路２６内のレジスタ３３に、ＰＣＩ Express１０のデータ通信中のリンク幅切り換えを許可（Enable）するか、禁止（Disable）するかの切り換えEnable設定値を設定し、また、レジスタＲ＿１〜Ｒ＿４に、変更リンク条件を設定する（ステップＳ１０２）。この変更リンク条件は、例えば、ＤＭＡＣ２１ａ〜２４ａが起動していないときは、リンク幅を、×１、プリンタ２への画像出力データ転送で、ＰＣＩ Express１０の帯域が要求される場合は、リンク幅を、×４、さらに、並行で複数のＤＭＡＣ２１ａ〜２４ａが起動されて、より広い帯域が必要な場合は、動作周波数を２．５ＧＴ／ｓから５．０ＧＴ／ｓに上げるといった条件が設定される。これらの変更リンク条件は、ＡＳＩＣ３が搭載される画像形成装置１の機種により、要求されるパフォーマンスが異なるため、機種毎に、ソフトウェアにより所望の設定を行う。

このとき、リンク幅の変更に必要な時間が画像データの転送に影響を与えてしまう場合、例えば、一定の期間内に１ライン分のデータを転送しないと異常画像になる等の場合には、特定のＤＭＡＣ２１ａ〜２４ａが起動している間は、リンク幅の変更要求をマスク（保留）するという動作制約もリンク条件に含ませてもよい。

次に、ユーザが画像形成装置１にプリント指示を与えると、ソフトウェア（特に、ＡＳＩＣ３の動作制御を行うソフトウェア）は、指示内容に応じて必要な機能である回路２１〜２４のＤＭＡＣ２１ａ〜２４ａを起動し（ステップＳ１０３）、ＤＭＡＣモニタ回路２６は、各ＤＭＡＣ２１ａ〜２４ａからの起動状況信号を監視して、該起動状況信号に変化があると、レジスタＲ＿１〜Ｒ＿４に設定されている変更リンク条件と比較して、変更リンク条件に一致するか否か判定する（ステップＳ１０４）。

ＤＭＡＣモニタ回路２６は、ステップＳ１０４で、ＤＭＡＣ２１ａ〜２４ａからの起動状況信号がリンク条件に一致しないときには、所定タイミング毎に、ＤＭＡＣ２１ａ〜２４ａからの起動状況信号が変更リンク条件に一致するか否かのチェックを同様に行う。

ＤＭＡＣモニタ回路２６は、ステップＳ１０４で、ＤＭＡＣ２１ａ〜２４ａからの起動状況信号が変更リンク条件に一致すると、変更リンク条件に応じたリンク幅（Link幅）とその動作周波数（Data Rate）を利用リンク条件として該利用リンク条件で接続するようにリンク条件制御信号をＰＣＩｅ Ｉ／Ｆ回路２９のＬｉｎｋ層２９ａに出力する（ステップＳ１０５）。ＤＭＡＣモニタ回路２６は、リンク条件制御信号をＰＣＩｅ Ｉ／Ｆ回路２９に出す際には、マスク信号Ｓｍをリクエストマスク回路２７に出力し、リクエストマスク回路２７は、マスク信号Ｓｍが入力されると、ＰＣＩｅ Ｉ／Ｆ回路２９がアービタ２５に出力しているリクエスト受付信号をマスクして、ＰＣＩｅ Ｉ／Ｆ回路２９が新たなリクエストを受け付けないようにする。そして、ＤＭＡＣモニタ回路２６は、ＰＣＩｅ Ｉ／Ｆ回路２９から入力される空き状況信号を監視して、空き状況情報が、Retry Buffer２９ｃがクリアされていることを示すと、ＰＣＩｅ Ｉ／Ｆ回路２９に対してリンク条件制御信号を渡して、上記変更リンク条件の利用リンク条件のリンク幅と動作周波数によるリンクで接続するようにリンク条件の変更を要求する（ステップＳ１０５）。

すなわち、リクエストマスク回路２７によって、アービタ２５から後続のリクエストをＰＣＩｅ Ｉ／Ｆ回路２９で受け付けないようにすることで、ＰＣＩｅ Ｉ／Ｆ回路２９が速やかに帯域の切り換え動作に入ることができる。また、Retry Buffer２９ｃの空き状況を監視して、ＡＳＩＣ３が発行したリクエストをＭＣＨ４が全て受信したこと（すなわち、ＭＣＨ４から受信したことを示すACK DLLPパケットを受け取り、Retry Buffer２９ｃ内部の対応するリクエストがクリアされていること）、発行済みのリードリクエストに対するCompletion（ＭＣＨ４からの応答パケット）の受信を確認することで、発行済みのリクエストについても、全ての転送が完了したことを確認してから切り換え動作に入るため、切り換え動作中にアクセスできない時間（数μs）があっても、Completion待ちによって機能モジュールであるプロッタＩ／Ｆ回路２１、圧縮・伸長回路２２、２３、画像回転回路２４が停止してしまう等の機能的な不具合を回避することができる。

次に、ＰＣＩｅ Ｉ／Ｆ回路２９は、リンク条件の変更要求であるリンク条件制御信号を受け取ると、ＰＣＩ Expressの規格で定義されている手順に従って、リンク条件制御信号で指定されている利用リンク条件のリンク幅やData Rateへのリンク条件の変更手続きを行い（ステップＳ１０６）、所望のリンク条件（リンク幅、動作周波数）でリンクアップする（ステップＳ１０７）。

ＰＣＩｅ Ｉ／Ｆ回路２９は、変更後のリンク幅情報をクロック生成回路２８に出力し、クロック生成回路２８は、変更後のリンク幅がレジスタに設定された所定リンク幅（例えば、リンク幅×１）であるかチェックする（ステップＳ１０８）。

ステップＳ１０８で、リンク幅が所定リンク幅でないときには、クロック生成回路２８は、ＡＳＩＣ３の内部クロックとして通常のクロック周波数のクロック、例えば、１００ＭＨｚのクロックに切り換えて供給し（ステップＳ１０９）、ステップＳ１０４に戻って、ＤＭＡＣ起動状況信号の監視から上記同様に処理する（ステップＳ１０４〜Ｓ１０９）。ステップＳ１０８で、リンク幅が所定のリンク幅であると、ＡＳＩＣ３のクロック周波数を下げても問題ないと判断して、通常のクロック周波数よりも低い低クロック周波数のクロックに切り換えてＡＳＩＣ３に供給し（ステップＳ１１０）、ステップＳ１０４に戻って、ＤＭＡＣ起動状況信号の監視から上記同様に処理する（ステップＳ１０４〜Ｓ１０９）。すなわち、ＰＣＩ Express１０のリンク幅が減少すると、ＡＳＩＣ３内部のＤＭＡＣ２１ａ〜２４ａの転送性能に対してＰＣＩ Express１０の帯域の方が小さくなる場合があり、このような状態に、ＡＳＩＣ３の性能に支障のきたさない範囲で、ＡＳＩＣ３の内部のクロックの周波数を落として消費電力を削減する。

なお、上記説明では、ＰＣＩｅ Ｉ／Ｆ回路２９のリンク幅と動作周波数の双方を調整しているが、いずれか一方のみを行ってもよい。

このように、本実施例の画像形成装置１のＡＳＩＣ３は、複数の伝送路を有し複数の動作周波数でデータ転送動作を行うシリアルインターフェイスであるＰＣＩｅ Ｉ／Ｆ回路２９に対するＤＭＡＣ２１ａ〜２４ａからのリクエスト（データ転送要求）の複数のリクエスト状況（要求状況）をそれぞれ変更リクエスト状況（切り換えデータ転送要求状況）として該変更リクエスト状況毎に対応付けてＰＣＩｅ Ｉ／Ｆ回路２９のリンク幅（伝送路数）及び／または動作周波数を変更リンク条件（設定伝送路条件）としてＤＭＡＣモニタ回路２６のレジスタＲ＿１〜Ｒ＿４に設定して、ＤＭＡＣモニタ回路２６が、ＤＭＡＣ２１ａ〜２４によるＰＣＩｅ Ｉ／Ｆ回路２９へのリクエストを監視し、監視結果のリクエスト状況をレジスタＲ＿１〜Ｒ＿４の該変更リクエスト状況と比較して、該変更リクエスト状況に対応するリクエスト状況があると、該変更リクエスト状況に対応する変更リンク条件を利用リンク条件として決定して、ＰＣＩｅ Ｉ／Ｆ回路２９が、該利用リンク条件にＰＣＩｅ Ｉ／Ｆ回路２９のリンク幅及び／または動作周波数を切り換えている。

したがって、ソフトウェアが介在することなく、ＡＳＩＣ３内の各回路２１〜２４の動作状況に応じてハード的に、ＰＣＩｅ Ｉ／Ｆ回路２９のリンク幅及び動作周波数を制御するので、データ転送中においても、伝送路のリンク幅及び動作周波数をリクエスト状況に適したリンク幅及び動作周波数に速やかに調整することができる。

また、本実施例の画像形成装置１のＡＳＩＣ３は、ＤＭＡＣモニタ回路２６が利用リンク条件を決定してから、ＰＣＩｅ Ｉ／Ｆ回路２９でのリンク幅及び動作周波数の切り換えが完了するまで、リクエストマスク回路２７によってＤＭＡＣ２１ａ〜２４ａからＰＣＩｅ Ｉ／Ｆ回路２９へのリクエストを保留させている。

したがって、ＰＣＩｅ Ｉ／Ｆ回路２９でのリンク幅及び動作周波数の切り換えを適切に行うことができるとともに、切り換え後に速やかにデータ転送を開始でき、消費電力を削減させつつ、利用性を向上させることができる。

さらに、本実施例の画像形成装置１のＡＳＩＣ３は、ＰＣＩｅ Ｉ／Ｆ回路２９のＬｉｎｋ層２９ａが、ＤＭＡＣ２１ａ〜２４ａから受け取ったリクエストにかかるデータの転送が完了すると空き状況信号（転送完了通知）を発行し、ＤＭＡＣモニタ回路２６が、ＤＭＡＣ２１ａ〜２４ａのリクエスト状況に対応する切り換えリクエスト状況がレジスタＲ＿１〜Ｒ＿４に設定されていると、ＰＣＩｅ Ｉ／Ｆ回路２９が既にＤＭＡＣ２１ａ〜２４ａから受け取ったリクエストにかかる空き状況信号をリンク層２９ｃが発行するのを待って、リンク条件制御信号をＰＣＩｅ Ｉ／Ｆ回路２９に出力している。

したがって、ＰＣＩｅ Ｉ／Ｆ回路２９の処理中のリクエストが完了すると、速やかにリンク幅及び動作周波数の切り換えを開始することができ、細やかに消費電力状態に遷移させて、より一層消費電力を削減することができる。

また、本実施例の画像形成装置１のＡＳＩＣ３は、クロック生成回路２９が外部クロックからＡＳＩＣ３内で使用するクロックを生成するとともに、該クロックの周波数をＰＣＩｅ Ｉ／Ｆ回路２９からのリンク幅情報に基づいて変更している。

したがって、ＰＣＩ Express１０のリンク幅が減少して、ＡＳＩＣ３内部のＤＭＡＣ２１ａ〜２４ａの転送性能に対してＰＣＩ Express１０の帯域の方が小さくなって、ＡＳＩＣ３の内部の動作周波数を落としても、性能的に問題無い場合に、ＡＳＩＣ３内部の動作周波数を落とすことにより、ＡＳＩＣ３の動作を適切な状態に維持しつつ、消費電力をより一層削減することができる。

さらに、本実施例の画像形成装置１のＡＳＩＣ３は、クロック生成回路２８が、リンク幅とクロックの周波数を対応させたクロック周波数変更条件が設定されるレジスタ（周波数変更条件設定手段）を備え、該レジスタのクロック周波数変更条件とＰＣＩｅ Ｉ／Ｆ回路２９から入力されるリンク幅を比較してクロックの周波数を決定している。

したがって、半導体集積回路３の適用され得る画像形成装置１等の画像処理装置の機種、性能等に応じて適切なクロック周波数を生成することができ、より一層利用性と消費電力の削減を図ることができる。

また、本実施例の画像形成装置１のＡＳＩＣ３は、ＤＭＡＣモニタ回路２６が、ＰＣＩ Express１０のデータ通信中のリンク幅及び動作周波数の切り換えを許可（Enable）するか、禁止（Disable）するかの切り換えEnable設定値の設定される切り換えEnableレジスタ３３を備えている。

したがって、ＡＳＩＣ３の適用される画像形成装置１等の画像処理装置の性能や利用目的等に応じてＰＣＩｅ Ｉ／Ｆ回路２９のリンク幅及び動作周波数の変更を行うか否か選択することができ、利用性を向上させることができるとともに、消費電力の削減を図ることができる。

さらに、本実施例の画像形成装置１のＡＳＩＣ３は、シリアルインターフェイスとして、ＰＣＩｅ Ｉ／Ｆ回路２９を備えている。

したがって、ＰＣＩ Express２０を用いた高速データ通信を行うことができるとともに、消費電力の大きいＰＣＩ Express１０のＰＣＩ Express Ｉ／Ｆ回路２９におけるインターフェイス接続において、データ通信中においても、必要最低限のリンク幅と動作周波数で動作させることができ、ＰＣＩ Expressにおける消費電力を削減することができる。

以上、本発明者によってなされた発明を好適な実施例に基づき具体的に説明したが、本発明は上記実施例で説明したものに限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

本発明は、ＰＣＩ Express等の複数のリンク幅と動作周波数で接続されるシリアルインターフェイスを備えた半導体集積回路等のデータ通信装置、該データ通信装置を搭載する画像処理装置、データ通信方法、データ通信プログラム及び記録媒体に利用することができる。

１ 画像形成装置
２ プリンタ
３ ＡＳＩＣ
４ ＭＣＨ
５ ＣＰＵ
６ メモリ
７ ＩＣＨ
ＨＳ ホスト装置
１０ ＰＣＩ Express
２１ プロッタＩ／Ｆ回路
２１ａ〜２４ａ ＤＭＡＣ
２２、２３ 圧縮・伸長回路
２４ 画像回転回路
２５ アービタ
２６ ＤＭＡＣモニタ回路
２７ リクエストマスク回路
２８ クロック生成回路
２９ ＰＣＩｅＩ／Ｆ回路
２９ａ Ｌｉｎｋ層
２９ｂ ＰＨＹ
２９ｃ Retry Buffer
３１ リンク条件要求回路
３２ リンク条件切り換え要求回路
３３ 切り換えEnableレジスタ
Ｒ＿１〜Ｒ＿４ レジスタ
Ｈｋ 判定回路

特開２００９−１７６２９４号公報

Claims (11)

1. 複数の伝送路を有し複数の動作周波数でデータ転送動作を行うシリアルインターフェイスと、
   前記シリアルインターフェイスにデータ転送要求を行う所定数の転送要求手段と、
   前記転送要求手段から前記シリアルインターフェイスへのデータ転送要求を監視する要求監視手段と、
   前記転送要求手段による前記データ転送要求の複数の要求状況をそれぞれ切り換えデータ転送要求状況として該切り換えデータ転送要求状況毎に該データ転送要求の状況で利用する前記シリアルインターフェイスの伝送路数及び／または動作周波数を設定伝送路条件として設定する条件設定手段と、
   前記要求監視手段による監視結果の前記データ転送要求状況を前記条件設定手段の前記切り換えデータ転送要求状況と比較して、該データ転送要求状況に対応する該切り換えデータ転送要求状況があると、前記切り換えデータ転送要求状況に対応する前記設定伝送路条件を利用伝送路条件として決定する利用伝送路条件決定手段と、
   前記利用伝送路条件決定手段の決定した前記利用伝送路条件に前記シリアルインターフェイスの伝送路及び／または動作周波数を切り換える切り換え手段と、
   を備えていることを特徴とするデータ通信装置。
2. 前記データ転送装置は、
   前記利用伝送路条件決定手段が前記利用伝送路条件を決定してから、前記切り換え手段による前記シリアルインターフェイスの伝送路及び／または動作周波数の切り換えが完了するまで、前記転送要求手段から前記シリアルインターフェイスへのデータ転送要求を保留させる保留手段を備えていることを特徴とする請求項１記載のデータ転送装置。
3. 前記シリアルインターフェイスは、
   前記転送要求手段から受け取った前記データ転送要求にかかるデータの転送が完了すると転送完了通知を発行する転送完了通知手段を備え、
   前記利用伝送路条件決定手段は、前記要求監視手段による監視結果の前記データ転送要求状況に対応する前記切り換えデータ転送要求状況があると、前記シリアルインターフェイスが既に受け取った前記データ転送要求にかかる前記データ完了通知を前記転送状況通知手段が発行するのを待って、前記切り換え手段へ前記利用伝送路条件を渡すことを特徴とする請求項１または請求項２記載のデータ転送装置。
4. 前記データ転送装置は、内部動作のクロックを生成するとともに、該クロックの周波数を前記利用伝送路条件決定手段の決定した前記利用伝送路数に基づいて変更するクロック生成手段を備えていることを特徴とする請求項１から請求項３のいずれかに記載のデータ転送装置。
5. 前記クロック生成手段は、前記利用伝送路数と前記クロックの周波数を対応させたクロック周波数変更条件が設定される周波数変更条件設定手段を備え、該周波数変更条件設定手段の該クロック周波数変更条件と前記利用伝送路条件決定手段の決定した前記利用伝送路数に基づいて前記クロックの周波数を決定することを特徴とする請求項４記載のデータ転送装置。
6. 前記データ転送装置は、前記シリアルインターフェイスの伝送路及び／または動作周波数を切り換える切り換え処理の有効／無効を設定する有効／無効設定手段を備えていることを特徴とする請求項１から請求項３のいずれかに記載のデータ転送装置。
7. 前記シリアルインターフェイスは、ＰＣＩ Expressのインターフェイスであることを特徴とする請求項１から請求項６のいずれかに記載のデータ転送装置。
8. 複数の伝送路を有し複数の動作周波数でデータ転送するシリアルインターフェイスを備えたデータ通信部を備え、該データ通信部によって転送する画像データに対して画像処理を実行する画像処理装置において、前記データ通信部として、請求項１から請求項７のいずれかに記載のデータ通信装置を搭載していることを特徴とする画像処理装置。
9. 複数の伝送路を有し複数の動作周波数でデータ転送動作を行うシリアルインターフェイスにデータ転送要求を行う所定数の転送要求処理ステップと、
   前記転送要求処理ステップによる前記シリアルインターフェイスへのデータ転送要求を監視する要求監視処理ステップと、
   前記転送要求処理ステップによる前記データ転送要求の複数の要求状況をそれぞれ切り換えデータ転送要求状況として該切り換えデータ転送要求状況毎に該データ転送要求の状況で利用する前記シリアルインターフェイスの伝送路数及び／または動作周波数を設定伝送路条件として設定する条件設定処理ステップと、
   前記要求監視処理ステップによる監視結果の前記データ転送要求状況を前記条件設定処理ステップでの前記切り換えデータ転送要求状況と比較して、該データ転送要求状況に対応する該切り換えデータ転送要求状況があると、前記切り換えデータ転送要求状況に対応する前記設定伝送路条件を利用伝送路条件として決定する利用伝送路条件決定処理ステップと、
   前記利用伝送路条件決定処理ステップで決定された前記利用伝送路条件に前記シリアルインターフェイスの伝送路及び／または動作周波数を切り換える切り換え処理ステップと、
   を有していることを特徴とするデータ通信方法。
10. コンピュータに、
    複数の伝送路を有し複数の動作周波数でデータ転送動作を行うシリアルインターフェイスにデータ転送要求を行う所定数の転送要求処理と、
    前記転送要求処理による前記シリアルインターフェイスへのデータ転送要求を監視する要求監視処理と、
    前記転送要求処理による前記データ転送要求の複数の要求状況をそれぞれ切り換えデータ転送要求状況として該切り換えデータ転送要求状況毎に該データ転送要求の状況で利用する前記シリアルインターフェイスの伝送路数及び／または動作周波数を設定伝送路条件として設定する条件設定処理と、
    前記要求監視処理による監視結果の前記データ転送要求状況を前記条件設定処理での前記切り換えデータ転送要求状況と比較して、該データ転送要求状況に対応する該切り換えデータ転送要求状況があると、前記切り換えデータ転送要求状況に対応する前記設定伝送路条件を利用伝送路条件として決定する利用伝送路条件決定処理と、
    前記利用伝送路条件決定処理で決定された前記利用伝送路条件に前記シリアルインターフェイスの伝送路及び／または動作周波数を切り換える切り換え処理と、
    を実行させることを特徴とするデータ通信プログラム。
11. 請求項１０記載のデータ通信プログラムを記録したことを特徴とするコンピュータが読み取り可能な記録媒体。

Images