JP2010039767A - 組込みシステム - Google Patents
組込みシステム Download PDFInfo
- Publication number
- JP2010039767A JP2010039767A JP2008202073A JP2008202073A JP2010039767A JP 2010039767 A JP2010039767 A JP 2010039767A JP 2008202073 A JP2008202073 A JP 2008202073A JP 2008202073 A JP2008202073 A JP 2008202073A JP 2010039767 A JP2010039767 A JP 2010039767A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- masters
- bandwidth
- transfer
- master
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【解決手段】複数のバスマスタは各々、少なくとも2つの動作状態に移行可能であり、バスアービタは、前記複数のバスマスタの前記動作状態を検知し、前記動作状態に応じて前記複数のバスマスタの各々に割当てるべきバス帯域をバス帯域割当て情報として保持しており、検知された動作状態に応じて、バス帯域割当て情報を動的に切り替え、前記バス帯域割当て情報に基づいて前記複数のマスタに対し前記バススレーブに対するアクセスを許可するシステムを構成する。
【選択図】図1
Description
図6において、110は組み込みシステム基板であり、システムLSI100、メモリ101、各種IOインターフェースが実装されている。
図7において、プロセッサ201内には最大でインストラクション、データそれぞれ16Kバイトの計32Kバイトのキャッシュメモリ、FPU(浮動小数点演算ユニット)を内蔵することが可能である。さらに、MMU(メモリ管理ユニット)、ユーザが定義可能なコプロセッサなどを内蔵することが可能である。また、PCIバスインターフェース232を有しているので、PCIバススロットを有するコンピュータシステムと共に用いることができる。
以下、本発明の実施形態について、図面を参照しながら詳細に説明する。
図1は、本実施形態の組み込みシステムの全体構成例を示すブロック図である。
図1において、300はシステムバスであり、第1のバスマスタ310〜第7のバスマスタ316と、第1のバススレーブ320〜第3のバススレーブ322とを接続する。301はバスアービタであり、第1のバスマスタ310〜第7のバスマスタ316のバスアクセスの競合を調停する。
図4において、上段の複数の矩形はバスマスタ毎に転送要求がどのタイミングで生じるかを示している。例えば、第5のバスマスタ314は時刻t1からt3までの間、バス転送を要求している。また、例えば、第1のバスマスタ310は時刻t0からt4の間でのバス転送を要求している。
平均バス帯域幅割合 = 75000(Byte)/500(us) / 500M(B/s) = 30(%)
となる。
図2の帯域割当てテーブルの一例においては、コンテキストとして第1のバスマスタ〜第4のバスマスタ313の動作状態を用い、各々のコンテキストにおけるリアルタイムマスタに割当てるべき帯域幅が保持されている。
図3において、701はTDMA方式を採るバス調停部であり、公知技術に基づいて構成されるため詳細な説明は省略する。第1のバス要求信号711〜第7のバス要求信号717、第1のバス許可信号721〜第7のバス許可信号727はそれぞれ、図1の第1のバスマスタ310〜第7のバスマスタ316のバス要求信号、バス許可信号に対応する。
図5は、図4と同様の内容を示しているが、リアルタイムバスマスタの転送要求を表す矩形内の数値(%)は、前述の動作コンテキストに応じてバスアービタ301により割当てられるバス帯域幅を示している。
前述した本発明の実施形態における組込みシステムを構成する各手段、並びに組込み方法の各工程は、コンピュータのRAMやROMなどに記憶されたプログラムが動作することによって実現できる。このプログラム及び前記プログラムを記録したコンピュータ読み取り可能な記録媒体は本発明に含まれる。
301 バスアービタ
310 第1のバスマスタ
311 第2のバスマスタ
312 第3のバスマスタ
313 第4のバスマスタ
314 第5のバスマスタ
315 第6のバスマスタ
316 第7のバスマスタ
320 第1のバススレーブ
321 第2のバススレーブ
322 第3のバススレーブ
701 バス調停部
702 帯域割当てテーブル格納部
Claims (4)
- 複数のバスマスタと、バススレーブと、前記複数のバスマスタが前記複数のバスマスタと前記バススレーブとを接続するシステムバスを介して前記バススレーブにアクセスする際にアクセスを許可するバスアービタとを備える組み込みシステムであって、
前記複数のバスマスタは各々、
少なくとも2つの動作状態に移行可能であり、
前記バスアービタは、
前記複数のバスマスタの前記動作状態を検知する検知手段と、
前記動作状態に応じて前記複数のバスマスタの各々に割当てるべきバス帯域をバス帯域割当て情報として保持する保持手段とを備え、
前記検知手段によって検知された動作状態に応じて、前記バス帯域割当て情報を動的に切り替え、前記バス帯域割当て情報に基づいて前記複数のバスマスタに対し前記バススレーブに対するアクセスを許可することを特徴とする組込みシステム。 - 前記複数のバスマスタが移行可能な動作状態は、少なくとも動作中を表す状態と停止中を表す状態との2種類であることを特徴とする請求項1に記載の組込みシステム。
- 前記少なくとも2つの動作状態のうち、少なくとも1つの動作状態においては、全てのリアルタイム性の必要なバスマスタの総要求帯域幅が、システムの供給し得る帯域幅を超えている状態であることを特徴とする請求項1又は2に記載の組込みシステム。
- 前記バスアービタは、TDMA方式で前記複数のバスマスタに対して前記バススレーブに対するアクセスを許可することを特徴とする請求項1〜3の何れか1項に記載の組込みシステム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008202073A JP2010039767A (ja) | 2008-08-05 | 2008-08-05 | 組込みシステム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008202073A JP2010039767A (ja) | 2008-08-05 | 2008-08-05 | 組込みシステム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010039767A true JP2010039767A (ja) | 2010-02-18 |
Family
ID=42012248
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008202073A Pending JP2010039767A (ja) | 2008-08-05 | 2008-08-05 | 組込みシステム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010039767A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011016168A1 (ja) * | 2009-08-05 | 2011-02-10 | パナソニック株式会社 | メモリアクセス装置、及び映像処理システム |
JP2011186894A (ja) * | 2010-03-10 | 2011-09-22 | Ricoh Co Ltd | データ転送装置、画像処理装置、データ転送方法、データ転送プログラム及び記録媒体 |
JP2012226457A (ja) * | 2011-04-18 | 2012-11-15 | Sharp Corp | インターフェイス装置、配線基板、及び情報処理装置 |
JP2012226407A (ja) * | 2011-04-15 | 2012-11-15 | Sharp Corp | インターフェイス装置、配線基板、及び情報処理装置 |
JP2017045089A (ja) * | 2015-08-24 | 2017-03-02 | 富士通株式会社 | 帯域制御回路、演算処理装置、および装置の帯域制御方法 |
KR101817437B1 (ko) * | 2016-03-14 | 2018-02-21 | 베이징 바이두 넷컴 사이언스 앤 테크놀로지 코., 엘티디. | 데이터 전송의 제어 방법 및 장치 |
JP2018120490A (ja) * | 2017-01-26 | 2018-08-02 | キヤノン株式会社 | メモリアクセスシステム、その制御方法、プログラム、及び画像形成装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61267158A (ja) * | 1985-05-21 | 1986-11-26 | Nec Corp | 時分割共通バスのタイムスロツト割当て方式 |
JPH11184807A (ja) * | 1997-12-19 | 1999-07-09 | Sony Corp | 情報処理方法及び装置 |
-
2008
- 2008-08-05 JP JP2008202073A patent/JP2010039767A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61267158A (ja) * | 1985-05-21 | 1986-11-26 | Nec Corp | 時分割共通バスのタイムスロツト割当て方式 |
JPH11184807A (ja) * | 1997-12-19 | 1999-07-09 | Sony Corp | 情報処理方法及び装置 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011016168A1 (ja) * | 2009-08-05 | 2011-02-10 | パナソニック株式会社 | メモリアクセス装置、及び映像処理システム |
JP2011186894A (ja) * | 2010-03-10 | 2011-09-22 | Ricoh Co Ltd | データ転送装置、画像処理装置、データ転送方法、データ転送プログラム及び記録媒体 |
JP2012226407A (ja) * | 2011-04-15 | 2012-11-15 | Sharp Corp | インターフェイス装置、配線基板、及び情報処理装置 |
JP2012226457A (ja) * | 2011-04-18 | 2012-11-15 | Sharp Corp | インターフェイス装置、配線基板、及び情報処理装置 |
KR101347016B1 (ko) * | 2011-04-18 | 2014-01-02 | 샤프 가부시키가이샤 | 인터페이스 장치 및 배선 기판 |
JP2017045089A (ja) * | 2015-08-24 | 2017-03-02 | 富士通株式会社 | 帯域制御回路、演算処理装置、および装置の帯域制御方法 |
KR101817437B1 (ko) * | 2016-03-14 | 2018-02-21 | 베이징 바이두 넷컴 사이언스 앤 테크놀로지 코., 엘티디. | 데이터 전송의 제어 방법 및 장치 |
US10291694B2 (en) | 2016-03-14 | 2019-05-14 | Beijing Baidu Netcom Science And Technology Co., Ltd. | Method and apparatus for controlling data transmission |
JP2018120490A (ja) * | 2017-01-26 | 2018-08-02 | キヤノン株式会社 | メモリアクセスシステム、その制御方法、プログラム、及び画像形成装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2010039767A (ja) | 組込みシステム | |
JP2007199841A (ja) | 電子機器のコントローラ、バス制御装置 | |
JP5411530B2 (ja) | 並列処理プロセッサシステム | |
JP6886301B2 (ja) | メモリアクセスシステム、その制御方法、プログラム、及び画像形成装置 | |
JP5108578B2 (ja) | 画像処理コントローラ及び画像形成装置 | |
JP2011186898A (ja) | 電子機器 | |
US20130073773A1 (en) | Access control apparatus, image forming apparatus, and access control method | |
JP4928497B2 (ja) | 画像処理装置、画像処理方法、画像処理プログラム及び記憶媒体 | |
JP2011039849A (ja) | 情報処理装置及びその制御方法、並びにプログラム | |
JP2006004284A (ja) | 制御装置、情報処理装置、制御方法、省電力制御プログラムおよび記録媒体 | |
JP2005092764A (ja) | 画像形成装置、インタフェースボード、インタフェース用チップ及び情報処理装置 | |
JP7468112B2 (ja) | インタフェース回路およびインタフェース回路の制御方法 | |
US8582153B2 (en) | Image forming apparatus and method | |
JP4328032B2 (ja) | 画像処理装置 | |
US11036668B2 (en) | Electronic apparatus including device configured to be shifted to power saving state and connected to PCI device, and control method thereof | |
JP5414305B2 (ja) | 情報処理装置、仮想記憶管理方法及びプログラム | |
JP4332308B2 (ja) | 画像処理装置、プログラム、プログラムが書き込まれた記録媒体および画像形成装置 | |
JP2018118477A (ja) | 画像処理装置とその制御方法、及びプログラム | |
JP2010098426A (ja) | 制御装置、画像形成装置、およびプログラム | |
JP2009038776A (ja) | 画像処理装置及び画像処理方法 | |
JPH11203059A (ja) | 画像入出力処理装置および画像入出力処理装置のメモリアクセス方法およびコンピュータが読み出し可能なプログラムを格納した記憶媒体 | |
US20070088866A1 (en) | Destructive DMA lists | |
JP2000148576A (ja) | ファイル管理システム | |
JP2020104337A (ja) | 画像処理装置、画像処理装置の制御方法、およびプログラム | |
JP2007048274A (ja) | メモリ制御装置および方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110805 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120713 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120731 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120927 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130212 |