JPS61267158A - 時分割共通バスのタイムスロツト割当て方式 - Google Patents
時分割共通バスのタイムスロツト割当て方式Info
- Publication number
- JPS61267158A JPS61267158A JP10873985A JP10873985A JPS61267158A JP S61267158 A JPS61267158 A JP S61267158A JP 10873985 A JP10873985 A JP 10873985A JP 10873985 A JP10873985 A JP 10873985A JP S61267158 A JPS61267158 A JP S61267158A
- Authority
- JP
- Japan
- Prior art keywords
- time slot
- processing device
- common bus
- time
- transmission request
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、時分割共通バスに複数の処理が接続されたシ
ステムに関し、特にそのタイムスロットの割当て方式に
関する。
ステムに関し、特にそのタイムスロットの割当て方式に
関する。
（従来の技術）
従来、この種のシステムでは各処理装置に順次、タイム
スロットを割当て、処理装置がタイムスロットを捕捉し
た後に該当処理装置の送信要求の有無をタイムスロット
割当て装置が判断し、次のタイムスロット割当てに移行
していた。したがって、送信要求のない処理装置に対し
ても、いったんタイムスロットを割当てる必要があった
。
スロットを割当て、処理装置がタイムスロットを捕捉し
た後に該当処理装置の送信要求の有無をタイムスロット
割当て装置が判断し、次のタイムスロット割当てに移行
していた。したがって、送信要求のない処理装置に対し
ても、いったんタイムスロットを割当てる必要があった
。
（発明が解決しようとする問題点）
上述した従来のタイムスロット割当て方式では、送信要
求のない処理装置に対しても、いったんタイムスロット
を割当てる必要があり、次の送信要求のある処理装置へ
のタイムスロット割当てが遅くなるという欠点があった
。
求のない処理装置に対しても、いったんタイムスロット
を割当てる必要があり、次の送信要求のある処理装置へ
のタイムスロット割当てが遅くなるという欠点があった
。
本発明の目的は、タイムスロット割当て装置に割当て制
御手段を設け、次のタイムスロットの処理装置からの送
信要求を事前にチェックすることによって上記欠点を除
去し、タイムスロットの割当てを迅速に実施することが
できるように構成した時分割共通バスのタイムスロット
割当て方式を提供することにある。
御手段を設け、次のタイムスロットの処理装置からの送
信要求を事前にチェックすることによって上記欠点を除
去し、タイムスロットの割当てを迅速に実施することが
できるように構成した時分割共通バスのタイムスロット
割当て方式を提供することにある。
（問題点を解決するための手段）
本発明による時分割共通バスのタイムスロット割当て方
式は共通バスと、複数の処理装置と、タイムスロット割
当て装置とを具備して構成したものである。
式は共通バスと、複数の処理装置と、タイムスロット割
当て装置とを具備して構成したものである。
共通バスは時分割して使用されるバスでｓｂ、複数の処
理装置は共通バスに接続されたものである。
理装置は共通バスに接続されたものである。
タイムスロット割当て装置は割当て制御手段を有し、次
のタイムスロットの処理装置からの送信要求を事前にチ
ェックして送信要求のない処理装置にはタイムスロット
を与えないように制御するためのものでおる。
のタイムスロットの処理装置からの送信要求を事前にチ
ェックして送信要求のない処理装置にはタイムスロット
を与えないように制御するためのものでおる。
（実施例）
次に、本発明について図面を参照して説明する。
第１図は、本発明による時分割共通バスのタイムスロッ
ト割当て方式の一実施例を示すブロック図である。第１
図において、１０は共通バス、１１は共通バス１０のタ
イムスロット割当て装置、１２１〜１２ｎはそれぞれ共
通バス１ｏを介して接続される複数の処理装置である。
ト割当て方式の一実施例を示すブロック図である。第１
図において、１０は共通バス、１１は共通バス１０のタ
イムスロット割当て装置、１２１〜１２ｎはそれぞれ共
通バス１ｏを介して接続される複数の処理装置である。
第１図において、タイムスロットは、例えば処理装置１
２１から１２ｉを介して１２ｎｌで順次割当てられる。
２１から１２ｉを介して１２ｎｌで順次割当てられる。
いま、処理装置１２（１１）がタイムスロットを捕捉し
て、他の処理装置へデータを送信中の場合に、タイムス
ロット割当て装置１１は次のタイムスロットを与えるべ
き処理装置１２ｉの送信要求を送信要求通知信号線１ｉ
を介して事前にチェックし、送信要求がない場合には処
理装置１２（ｉ−ｓ）の送信が終了してタイムスロット
が開放された時点で、処理装置１２ｉにタイムスロット
を割当てずに処理装置１２（１＋１）Ｋタイムスロット
を割当てる。
て、他の処理装置へデータを送信中の場合に、タイムス
ロット割当て装置１１は次のタイムスロットを与えるべ
き処理装置１２ｉの送信要求を送信要求通知信号線１ｉ
を介して事前にチェックし、送信要求がない場合には処
理装置１２（ｉ−ｓ）の送信が終了してタイムスロット
が開放された時点で、処理装置１２ｉにタイムスロット
を割当てずに処理装置１２（１＋１）Ｋタイムスロット
を割当てる。
第１図に示すタイムスロット割当て装置１１の割当て制
御手段は、例えば第２図に示すように構成できる。第２
図において、２１〜２ＳはそれぞれＡＮＤゲート、２４
は電子回路式スイッチ、２５はスキャナ、２６は判定回
路である。いま、１ｉＫ送信要求があって、この送信要
求が処理されていると仮定する。次に、１ （ｉ＋ｔ
）Ｋ送信要求があるとＡＮＤゲート２２から論理積％
ＩＩが得られる。スキャナ２５は１１の送信要求を指示
しているので、スイッチ２４の＃、轟位置２４ｉが閉じ
ていて、ＡＮＤゲート２２の出力は判定回路２６に入力
され、判定回路２６ではｌｉ＋ｘの送信要求を事前に知
る。もし、ＡＮＤゲート２２から％Ｏ１が出力されれば
、判定回路２６ではｌ（ｉ＋１ ）の送信要求がないこ
とを知り、スキャナ２５を一つ飛ばして前に進める。
御手段は、例えば第２図に示すように構成できる。第２
図において、２１〜２ＳはそれぞれＡＮＤゲート、２４
は電子回路式スイッチ、２５はスキャナ、２６は判定回
路である。いま、１ｉＫ送信要求があって、この送信要
求が処理されていると仮定する。次に、１ （ｉ＋ｔ
）Ｋ送信要求があるとＡＮＤゲート２２から論理積％
ＩＩが得られる。スキャナ２５は１１の送信要求を指示
しているので、スイッチ２４の＃、轟位置２４ｉが閉じ
ていて、ＡＮＤゲート２２の出力は判定回路２６に入力
され、判定回路２６ではｌｉ＋ｘの送信要求を事前に知
る。もし、ＡＮＤゲート２２から％Ｏ１が出力されれば
、判定回路２６ではｌ（ｉ＋１ ）の送信要求がないこ
とを知り、スキャナ２５を一つ飛ばして前に進める。
（発明の効果）
以上説明したように本発明では、タイムスロット割当て
装置に割当て制御手段を設け、各処理装置の送信要求を
事前にチェックすることにより、送信要求のない処理装
置へはタイムスロットを与えずに次の送信要求のある処
理装置へ迅速にタイムスロットを与えることができると
いう効果がある。
装置に割当て制御手段を設け、各処理装置の送信要求を
事前にチェックすることにより、送信要求のない処理装
置へはタイムスロットを与えずに次の送信要求のある処
理装置へ迅速にタイムスロットを与えることができると
いう効果がある。
第１図は、本発明による時分割共通バスのタイムスロッ
ト割当て方式の一実施例を示すブロック図である。 第２図は、第１図のタイムスロット割当て装置において
使用される割当て制御手段の一実施例を示すブロック図
である。 １０・・−共通バス １１・・−割当て装置 １２１〜１２ｎ・・・処理装置 ２１〜２３・・・ＡＮＤゲート ２４・・・スイッチ ２６・・ｅスキャナ ２Ｓ・・・判定回路 ” ”（ｉ−１）−１ｉ、１（ｉ＋１）＋ｌＨ＊ａ・・
・・・信号線
ト割当て方式の一実施例を示すブロック図である。 第２図は、第１図のタイムスロット割当て装置において
使用される割当て制御手段の一実施例を示すブロック図
である。 １０・・−共通バス １１・・−割当て装置 １２１〜１２ｎ・・・処理装置 ２１〜２３・・・ＡＮＤゲート ２４・・・スイッチ ２６・・ｅスキャナ ２Ｓ・・・判定回路 ” ”（ｉ−１）−１ｉ、１（ｉ＋１）＋ｌＨ＊ａ・・
・・・信号線
Claims (1)
- 時分割して使用される共通バスと、前記共通バスに接続
された複数の処理装置と、割当制御手段を有し、次のタ
イムスロットの処理装置からの送信要求を事前にチェッ
クして送信要求のない処理装置にはタイムスロットを与
えないように制御するためのタイムスロット割当て装置
とを具備して構成したことを特徴とする時分割共通バス
のタイムスロット割当て方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10873985A JPS61267158A (ja) | 1985-05-21 | 1985-05-21 | 時分割共通バスのタイムスロツト割当て方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10873985A JPS61267158A (ja) | 1985-05-21 | 1985-05-21 | 時分割共通バスのタイムスロツト割当て方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61267158A true JPS61267158A (ja) | 1986-11-26 |
Family
ID=14492295
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10873985A Pending JPS61267158A (ja) | 1985-05-21 | 1985-05-21 | 時分割共通バスのタイムスロツト割当て方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61267158A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01166685A (ja) * | 1987-11-20 | 1989-06-30 | General Instr Corp | 遠隔地で生成されたデータの自動報告装置 |
| JPH02242462A (ja) * | 1989-02-13 | 1990-09-26 | Internatl Business Mach Corp <Ibm> | データ・バスへのアクセスを制御する装置 |
| JPH04369066A (ja) * | 1991-06-17 | 1992-12-21 | Dainippon Screen Mfg Co Ltd | データの時分割転送装置 |
| JP2005316866A (ja) * | 2004-04-30 | 2005-11-10 | Mitsubishi Electric Corp | バス装置 |
| JP2010039767A (ja) * | 2008-08-05 | 2010-02-18 | Canon Inc | 組込みシステム |
-
1985
- 1985-05-21 JP JP10873985A patent/JPS61267158A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01166685A (ja) * | 1987-11-20 | 1989-06-30 | General Instr Corp | 遠隔地で生成されたデータの自動報告装置 |
| JPH0666799B2 (ja) * | 1987-11-20 | 1994-08-24 | ジェネラル・インストルメント・コーポレーション | 遠隔地で生成されたデータの自動報告装置 |
| JPH02242462A (ja) * | 1989-02-13 | 1990-09-26 | Internatl Business Mach Corp <Ibm> | データ・バスへのアクセスを制御する装置 |
| JPH04369066A (ja) * | 1991-06-17 | 1992-12-21 | Dainippon Screen Mfg Co Ltd | データの時分割転送装置 |
| JP2005316866A (ja) * | 2004-04-30 | 2005-11-10 | Mitsubishi Electric Corp | バス装置 |
| JP2010039767A (ja) * | 2008-08-05 | 2010-02-18 | Canon Inc | 組込みシステム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4374413A (en) | Arbitration controller providing for access of a common resource by a plurality of central processing units | |
| JPS61267158A (ja) | 時分割共通バスのタイムスロツト割当て方式 | |
| US3706974A (en) | Interface multiplexer | |
| US5107257A (en) | Bus relay apparatus for multi-data communication processing system | |
| US3665398A (en) | Input/output multiplex control system | |
| JP2737179B2 (ja) | バスシステム | |
| EP0781433B1 (en) | Bus assignment system for dsp processors | |
| JPS62296261A (ja) | デ−タ転送システム | |
| SU497576A1 (ru) | Устройство управлени блоками ввода-вывода вычислительной системы | |
| JPS5960622A (ja) | 複数装置の接続制御方式 | |
| SU842812A1 (ru) | Многоканальное устройство приоритета | |
| JPH04140876A (ja) | データ処理システム | |
| JP3226527B2 (ja) | 交換機の制御情報送受信方式 | |
| JPS63312740A (ja) | 選択的同報通信方式 | |
| JPH0381855A (ja) | データ転送装置 | |
| MXPA97001974A (en) | Common bar assignment system for processors | |
| JPS5986942A (ja) | デ−タ通信端末機制御方式 | |
| JPS6158069A (ja) | デ−タ処理装置 | |
| JPH0341542A (ja) | 周辺制御装置 | |
| JPH01296828A (ja) | 状態信号伝送方式 | |
| JPS6221342A (ja) | 情報伝送処理装置 | |
| JPS59111444A (ja) | 通信制御方式 | |
| JPS59703A (ja) | シ−ケンス制御方式 | |
| JPS61246860A (ja) | 割込制御方式 | |
| JPH03136426A (ja) | 描画通信システムの伝送制御方法 |