JPS6158069A - デ−タ処理装置 - Google Patents
デ−タ処理装置Info
- Publication number
- JPS6158069A JPS6158069A JP16525584A JP16525584A JPS6158069A JP S6158069 A JPS6158069 A JP S6158069A JP 16525584 A JP16525584 A JP 16525584A JP 16525584 A JP16525584 A JP 16525584A JP S6158069 A JPS6158069 A JP S6158069A
- Authority
- JP
- Japan
- Prior art keywords
- data transfer
- channel
- transfer request
- circuit
- bidirectional bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/122—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
・ 本発明は、データ処理装置に係り、特に複数台の
データ転送要求装置を、双方向バスを介して接続してい
るデータ処理装置におけるデータ転送方式に関する。
データ転送要求装置を、双方向バスを介して接続してい
るデータ処理装置におけるデータ転送方式に関する。
最近のデータ処理システムの大型化に伴って、データ処
理装置（例えば、チャネル制御装置）に接続されるデー
タ転送要求装置（例えば、チャネル装置）の台数が増加
し、該チャネル装置が接続されるデータバス（双方向バ
ス）のデータ転送能力が向上する動向にある。
理装置（例えば、チャネル制御装置）に接続されるデー
タ転送要求装置（例えば、チャネル装置）の台数が増加
し、該チャネル装置が接続されるデータバス（双方向バ
ス）のデータ転送能力が向上する動向にある。
然して、上記チャネル制御装置とチャネル装置との間の
データ転送動作規約の制約により、１部の優先順位の高
いチャネル装置の転送能力は、上記データバスの転送能
力に従って向上するが、優先順位の低いチャネル装置の
データ転送能力は余り向上できない問題があり、該チャ
ネル制御装置に接続されでいる総てのチャネル装置に対
して、データ転送能力を平均化できるデータ転送方式が
要望されていた。
データ転送動作規約の制約により、１部の優先順位の高
いチャネル装置の転送能力は、上記データバスの転送能
力に従って向上するが、優先順位の低いチャネル装置の
データ転送能力は余り向上できない問題があり、該チャ
ネル制御装置に接続されでいる総てのチャネル装置に対
して、データ転送能力を平均化できるデータ転送方式が
要望されていた。
複数個のデータ転送要求装置〔例えば、チャネル装置（
ＣＨｉ））が双方向バスでデータ処理装置〔例えば、チ
ャネル制御装置（ＣＨＰ）、 ）に接続され、チャネル
装置（Ｃ１１）のデータ転送要求が時分割に送出される
データ処理システムの構成例を第３図に示す。
ＣＨｉ））が双方向バスでデータ処理装置〔例えば、チ
ャネル制御装置（ＣＨＰ）、 ）に接続され、チャネル
装置（Ｃ１１）のデータ転送要求が時分割に送出される
データ処理システムの構成例を第３図に示す。
第３図において、１はチャネル制御装置（ＣＨＰ） 。
２はチャネル装置（ＣＨＯ〜ＣＨｎ）、 １１は優先順
位回路。
位回路。
１２は処理回路、１３は応答回路、２１は優先回路（Ｐ
）。
）。
３は双方向バスである。
かかるシステムにおいては、チャネル制御装置（ＣＨＰ
） １が高い処理能力を持っている為、同時に複数台の
チャネル装置（ＣＨＯ”ＣＨｎ）２の処理を行うことが
できる。
） １が高い処理能力を持っている為、同時に複数台の
チャネル装置（ＣＨＯ”ＣＨｎ）２の処理を行うことが
できる。
そして、チャネル制御装置（ＣＨＰ） １がチャネル装
置（Ｃ）Ｉ）２が要求しているデータを、上記双方向バ
ス３を介して送出する時、チャネル装置（Ｃｌｌｉ）２
でのオーバランを防ぐ為、及び転送能力を高める為に、
該チャネル制御装置（ＣＨＰ） １は該双方向バス３の
第１優先順位を持つように構成される。
置（Ｃ）Ｉ）２が要求しているデータを、上記双方向バ
ス３を介して送出する時、チャネル装置（Ｃｌｌｉ）２
でのオーバランを防ぐ為、及び転送能力を高める為に、
該チャネル制御装置（ＣＨＰ） １は該双方向バス３の
第１優先順位を持つように構成される。
以下、第４図のデータ転送のタイムチャートを参照しな
がら、従来方式のデータ転送方式を説明する。
がら、従来方式のデータ転送方式を説明する。
先ず、各チャネル装置（ＣＩＩＯ〜ＣＨｎ） ２におい
ては、データ転送要求■が発生した時、優先回路（Ｐ）
２１において、他のチャネル装置（Ｃ１ｌｉ）２の双方
向バス３の使用状況をみて、該双方向バス３が空いてい
るサイクルを認識すると、そのサイクルにおいて、デー
タ転送要求（コマンド／アドレス等）ＣＩＩＯ〜Ｃｌ１
ｎ■を双方向バス３に送出する。
ては、データ転送要求■が発生した時、優先回路（Ｐ）
２１において、他のチャネル装置（Ｃ１ｌｉ）２の双方
向バス３の使用状況をみて、該双方向バス３が空いてい
るサイクルを認識すると、そのサイクルにおいて、デー
タ転送要求（コマンド／アドレス等）ＣＩＩＯ〜Ｃｌ１
ｎ■を双方向バス３に送出する。
チャネル制御装置（ＣＨＰ） １においては、該各チャ
ネル装置（ＣＨ） ２からの上記データ転送要求（コマ
ンド／アドレス等＞ ＣＨＯ〜ＣＨｎ■を優先順位回路
１１で受信すると、前取て受け付けているデータ転送要
求■で決まる優先順位に従って、該データ転送要求■に
対する処理要求を処理回路１２に送出する。
ネル装置（ＣＨ） ２からの上記データ転送要求（コマ
ンド／アドレス等＞ ＣＨＯ〜ＣＨｎ■を優先順位回路
１１で受信すると、前取て受け付けているデータ転送要
求■で決まる優先順位に従って、該データ転送要求■に
対する処理要求を処理回路１２に送出する。
処理回路１２においては、優先順位回路１１から送出さ
れてくる処理要求に従って、順次、処理（例えば、メモ
リフェッチ、ストア等）■を実行し、当該処理が完了す
る毎に、応答回路１３に通知する。
れてくる処理要求に従って、順次、処理（例えば、メモ
リフェッチ、ストア等）■を実行し、当該処理が完了す
る毎に、応答回路１３に通知する。
応答回路１３においては、優先順位回路１１を起動して
、上記処理結果（フェッチテ：−タ、ストア完了通知等
）を図示していないルートで、第１優先順位でＣＨＰ要
求（ＣＩＩＰ （ＣＨｉ） ）■を、チャネル制御装置
（ＣＨＰ） １から双方向バス３に■として送出するよ
うに機能する。
、上記処理結果（フェッチテ：−タ、ストア完了通知等
）を図示していないルートで、第１優先順位でＣＨＰ要
求（ＣＩＩＰ （ＣＨｉ） ）■を、チャネル制御装置
（ＣＨＰ） １から双方向バス３に■として送出するよ
うに機能する。
チャネル装置（ＣＨＯ〜Ｃｔｌｎ）２においては、双方
向バス３から上記要求データ■を受信すると、自装置内
において、入出力装置との間で入出力処理■を行い、該
入出力処理■が完了すると、次のデータ転送要求■を送
出するように動作する。
向バス３から上記要求データ■を受信すると、自装置内
において、入出力装置との間で入出力処理■を行い、該
入出力処理■が完了すると、次のデータ転送要求■を送
出するように動作する。
従来方式においては、チャネル制御装置（ＣＩＩＰ）
１に高い転送能力を持つチャネル装置（ＣＨＯ−Ｃｔｌ
ｎ） ２（例えば、１６台）が双方向バス３を介して接
続されており、第４図のタイムチャートから明らかなよ
うに、チャネル装置（ＣＨｉ）２が１回のデータ転送要
求を双方向バス３に１τの時間で要求し、チャネル制御
装置（ＣＨＰ） １が該要求されたデータを双方向バス
（例えば、８バイ゛ト幅）を４τ時間（従って、合計３
２バイト）使用して送出する。
１に高い転送能力を持つチャネル装置（ＣＨＯ−Ｃｔｌ
ｎ） ２（例えば、１６台）が双方向バス３を介して接
続されており、第４図のタイムチャートから明らかなよ
うに、チャネル装置（ＣＨｉ）２が１回のデータ転送要
求を双方向バス３に１τの時間で要求し、チャネル制御
装置（ＣＨＰ） １が該要求されたデータを双方向バス
（例えば、８バイ゛ト幅）を４τ時間（従って、合計３
２バイト）使用して送出する。
チャネル装置（Ｃ）Ｉｉ） ２は、該送出されたデータ
を受け取った後、次のデータ転送要求を出す迄、一定時
間必要である６例え、次のデータが早急に必要でも、今
受け取ったデータを処理（例えば、入出力装置に格納す
る等）しなければ、次の要求が出せない。第４図のタイ
ムチャートでは、該処理が１５τで示されている。
を受け取った後、次のデータ転送要求を出す迄、一定時
間必要である６例え、次のデータが早急に必要でも、今
受け取ったデータを処理（例えば、入出力装置に格納す
る等）しなければ、次の要求が出せない。第４図のタイ
ムチャートでは、該処理が１５τで示されている。
ここで、チャネル装置（Ｃ１ｌｉ） ２の１回のデータ
転送要求■が双方向バス３を１τ使用し、チャネル制御
装置（Ｃ）ＩＰ） １の応答■が双方向バス３を４τ使
用する時、チャネル制御装置（ＣＩＩＰ） １の双方向
バス３の優先順位が第１番目であると、一部のチャネル
装置（ＣＨｔ） ２からのデータ転送要求が受け付けら
れると、直ぐチャネル制御装置（ＣＩＩＰ） １が応答
する為、チャネル装置（ＣＩｌ（１〜Ｃｌ１ｎ） ２間
での優先順位の低い物は動作できなくなる。
転送要求■が双方向バス３を１τ使用し、チャネル制御
装置（Ｃ）ＩＰ） １の応答■が双方向バス３を４τ使
用する時、チャネル制御装置（ＣＩＩＰ） １の双方向
バス３の優先順位が第１番目であると、一部のチャネル
装置（ＣＨｔ） ２からのデータ転送要求が受け付けら
れると、直ぐチャネル制御装置（ＣＩＩＰ） １が応答
する為、チャネル装置（ＣＩｌ（１〜Ｃｌ１ｎ） ２間
での優先順位の低い物は動作できなくなる。
又、チャネル制御装置（ＣＩＩＰ） １が応答を返して
いる間は、新しい要求が受け付けられないので、該チャ
ネル制御装置（ＣＩＩＰ） １の処理能力に空きが 。
いる間は、新しい要求が受け付けられないので、該チャ
ネル制御装置（ＣＩＩＰ） １の処理能力に空きが 。
生じることになり、一部のチャネル装置（Ｃ１ｌｉ）
２のみが高い転送能力を持つが、他のチャネル装置（Ｃ
Ｈｊ） ２はチャネル制御装置（ＣＨＰ） １．及び双
方向バス３に余力があるにもかかわらず、該転送能力を
充分使用することができない問題があった。
２のみが高い転送能力を持つが、他のチャネル装置（Ｃ
Ｈｊ） ２はチャネル制御装置（ＣＨＰ） １．及び双
方向バス３に余力があるにもかかわらず、該転送能力を
充分使用することができない問題があった。
第４図のタイムチャートでは、ＣＨＩ〜ＣＨ４迄が続い
てデータ転送要求■を出した時、次の１，１１５の要求
をチャネル制御装置（Ｃ）ＩＰ） １が受け付けるタイ
ミングは、該チャネル制御装置（ＣＨＰ） １が該要求
に対する応答（ＣＨＰ （ＣＩＯ）〜ＣＨＰ （ＣＨ４
） ）を返送した後（■で示す）となる為、総てのチャ
ネルが平均的に動作できていないことが分かる。
てデータ転送要求■を出した時、次の１，１１５の要求
をチャネル制御装置（Ｃ）ＩＰ） １が受け付けるタイ
ミングは、該チャネル制御装置（ＣＨＰ） １が該要求
に対する応答（ＣＨＰ （ＣＩＯ）〜ＣＨＰ （ＣＨ４
） ）を返送した後（■で示す）となる為、総てのチャ
ネルが平均的に動作できていないことが分かる。
又、１つのチャネル装置（ＣＨｉ） ２の転送能力から
、該装置に接続される入出力装置のアクセス速度が決ま
っており、当該チャネル装置（ＣＨｉ） ２から一度デ
ータ転送要求を送出して、次のデータ転送要求を出す迄
の期間に限界値があり、上記のようにして、データ転送
要求の双方向バス３に対する送出が遅れると、上記入出
力装置はオーバランを起こす危険が出てくることになる
。
、該装置に接続される入出力装置のアクセス速度が決ま
っており、当該チャネル装置（ＣＨｉ） ２から一度デ
ータ転送要求を送出して、次のデータ転送要求を出す迄
の期間に限界値があり、上記のようにして、データ転送
要求の双方向バス３に対する送出が遅れると、上記入出
力装置はオーバランを起こす危険が出てくることになる
。
第４図のタイムチャートにおいては、このチャネル装置
（ＣＨｉ） ２がデータ転送要求■を出す平均値として
、３５τを想定している。
（ＣＨｉ） ２がデータ転送要求■を出す平均値として
、３５τを想定している。
従って、チャネル装置（（：Ｉ３〜Ｃ１１５”）につい
て見ると、上記繰り返し期間を３５τとすると、次のデ
ータ転送要求は、・−・で示したタイミングとなり、実
際のデータ転送要求タイミング■との間に大きな差が生
じている。
て見ると、上記繰り返し期間を３５τとすると、次のデ
ータ転送要求は、・−・で示したタイミングとなり、実
際のデータ転送要求タイミング■との間に大きな差が生
じている。
本発明は上記従来の欠点に鑑み、総てのチャネル装置（
ＣＨＯ〜ＣＨｎ）が平均的に動作でき、データ処理装置
（ＣＨＰ）の処理能力、双方向バスの転送能力に空きが
生じないようにする方法を提供することを目的とするも
のである。
ＣＨＯ〜ＣＨｎ）が平均的に動作でき、データ処理装置
（ＣＨＰ）の処理能力、双方向バスの転送能力に空きが
生じないようにする方法を提供することを目的とするも
のである。
この目的は、双方向バスの第１優先順位回路を有する上
記データ処理装置に、優先順位制御回路を設け、該優先
順位制御回路の指示に基づいて、上記データ転送要求を
受け付けたデータ転送要求装置に対してデータを送出す
る毎に、上記双方向バスに対して空きサイクルを生成し
、他のデータ転送要求装置からのデータ転送要求信号を
受け付けることができるようにした本発明のデータ処理
装置によって達成される。
記データ処理装置に、優先順位制御回路を設け、該優先
順位制御回路の指示に基づいて、上記データ転送要求を
受け付けたデータ転送要求装置に対してデータを送出す
る毎に、上記双方向バスに対して空きサイクルを生成し
、他のデータ転送要求装置からのデータ転送要求信号を
受け付けることができるようにした本発明のデータ処理
装置によって達成される。
即ち、本発明によれば、チャネル制御装置（ＣＯＰ）の
双方向バスに対する優先順位回路に、チャネル装置（Ｃ
旧）に対して連続して応答できる時に、該チャネル装置
（ＣＨｉ）からのデータ転送要求信号を検出する回路を
設け、該回路で新たなデータ転送要求を検出した時、該
双方向バスに対して連続して応答しないで、例えば１τ
だけ双方向バスを空けてやり、該サイクルにおいてチャ
ネル装置（ＣＨｉ） ２から新らたなデータ転送要求（
コマンド／アドレス等）を双方向バスに送出できるよう
にし、その後他のチャネル装置（ＣＨｉ）に対して次の
応答を行うようにしたものであるので、総てのチャネル
装置（ＣＨＯ−Ｃ１ｌｎ）が平均的に動作でき、チャネ
ル制御装置（ＣＨＰ）の処理能力、双方向バスの転送能
力に空きを少なくして、高いデータ転送能力が得“ ら
れる効果がある。
双方向バスに対する優先順位回路に、チャネル装置（Ｃ
旧）に対して連続して応答できる時に、該チャネル装置
（ＣＨｉ）からのデータ転送要求信号を検出する回路を
設け、該回路で新たなデータ転送要求を検出した時、該
双方向バスに対して連続して応答しないで、例えば１τ
だけ双方向バスを空けてやり、該サイクルにおいてチャ
ネル装置（ＣＨｉ） ２から新らたなデータ転送要求（
コマンド／アドレス等）を双方向バスに送出できるよう
にし、その後他のチャネル装置（ＣＨｉ）に対して次の
応答を行うようにしたものであるので、総てのチャネル
装置（ＣＨＯ−Ｃ１ｌｎ）が平均的に動作でき、チャネ
ル制御装置（ＣＨＰ）の処理能力、双方向バスの転送能
力に空きを少なくして、高いデータ転送能力が得“ ら
れる効果がある。
以下本発明の実施例を図面によって詳述する。
第１図は本発明の一実施例をブロック図で示したもので
あり、第２図は本発明を実施してデータ転送を行う場合
の動作をタイムチャートで示したものである。。
あり、第２図は本発明を実施してデータ転送を行う場合
の動作をタイムチャートで示したものである。。
第１図、第２図において、第３図、第４図と同じ記号は
同じ対象物、及び動作を示している。そして、１１’
、 １４が本発明を実施するのに必要な機能ブロックで
、１１′ は第３図の優先順位回路１１に対応する回路
であるが、双方向バス３に対して連続して応答しないで
、後述する優先順位制御回路からのデータ転送要求信号
に基づいて、１τ空ける機能を有し、１４が上記優先順
位制御回路であって、チャネル装置（ＣＩＩＯ〜ＣＩｎ
）２からのデータ転送要求■を受信して、応答回路１３
からの応答指示信号に基づいて、該応答後に新しいデー
タ転送要求の受け付けを行う為に、優先順位回路１１”
に対して、双方向バス３に、例えば１τのサイクルを空
ける指示を行う機能を存する。
同じ対象物、及び動作を示している。そして、１１’
、 １４が本発明を実施するのに必要な機能ブロックで
、１１′ は第３図の優先順位回路１１に対応する回路
であるが、双方向バス３に対して連続して応答しないで
、後述する優先順位制御回路からのデータ転送要求信号
に基づいて、１τ空ける機能を有し、１４が上記優先順
位制御回路であって、チャネル装置（ＣＩＩＯ〜ＣＩｎ
）２からのデータ転送要求■を受信して、応答回路１３
からの応答指示信号に基づいて、該応答後に新しいデー
タ転送要求の受け付けを行う為に、優先順位回路１１”
に対して、双方向バス３に、例えば１τのサイクルを空
ける指示を行う機能を存する。
各チャネル装置（ＣＩＯ〜ＣＨｎ） ２からのデータ転
送要求Ｃ１１０〜Ｃｔ（ｎに対するチャネル制御装置（
ＣＩＩＰ） １の応答の基本的な動作は従来方式と同じ
であるので、ここでは本発明の主眼となる動作、即ち双
方向バスに対して応答を連続させないで、１応答毎に、
各チャネル装置（ＣＩＩＯ〜ＣＩＩｎ）２から、新たな
データ転送要求（コマンド／アドレス等）を双方向バス
３に送出することのできるデータ転送制御方式を中心に
して説明する。
送要求Ｃ１１０〜Ｃｔ（ｎに対するチャネル制御装置（
ＣＩＩＰ） １の応答の基本的な動作は従来方式と同じ
であるので、ここでは本発明の主眼となる動作、即ち双
方向バスに対して応答を連続させないで、１応答毎に、
各チャネル装置（ＣＩＩＯ〜ＣＩＩｎ）２から、新たな
データ転送要求（コマンド／アドレス等）を双方向バス
３に送出することのできるデータ転送制御方式を中心に
して説明する。
本発明においては、各チャネル装置（ＣＨＯ”（ｌＨｎ
）２からのデータ転送要求Ｃ１１０〜ＣＨｎ■は、常時
優先順位制御回路１４で受け付けており、応答回路１３
から応答準備完了信号ＲＥを受け付けると、上記データ
転送要求Ｃｌｌ０”−Ｃ）Ｉｎ■について優先制御を行
い、その時点での新たなデータ転送要求■の内、最優先
のデータ転送要求（例えば、Ｃｌ５）を優先順位回路Ｉ
Ｐ に送出する。
）２からのデータ転送要求Ｃ１１０〜ＣＨｎ■は、常時
優先順位制御回路１４で受け付けており、応答回路１３
から応答準備完了信号ＲＥを受け付けると、上記データ
転送要求Ｃｌｌ０”−Ｃ）Ｉｎ■について優先制御を行
い、その時点での新たなデータ転送要求■の内、最優先
のデータ転送要求（例えば、Ｃｌ５）を優先順位回路Ｉ
Ｐ に送出する。
応答回路１３からは、優先順位回路１１゛ に対して、
上記優先順位制御回路１４に対する応答準備完了信号Ｒ
Ｅと並列に、双方向バス３に対する応答信号送出要求Ｒ
ＥＱを送出しているので、優先順位回路１１゛において
は、上記優先順位制御回路１４からの新たなデータ転送
要求ＣＨ５を検出すると、既に受け付けているデータ転
送要求（コマンド／アドレス等＞Ｃｌｌ０−Ｃｌ４■に
対する最初の応答ＣＩＩＰ（ＣＨＯ）■を双方向バス３
に送出すると、１τの空きサイクル■を設けるように動
作し、双方向バスに対して、従来方式のように連続して
応答信号を送出しないように機能する。
上記優先順位制御回路１４に対する応答準備完了信号Ｒ
Ｅと並列に、双方向バス３に対する応答信号送出要求Ｒ
ＥＱを送出しているので、優先順位回路１１゛において
は、上記優先順位制御回路１４からの新たなデータ転送
要求ＣＨ５を検出すると、既に受け付けているデータ転
送要求（コマンド／アドレス等＞Ｃｌｌ０−Ｃｌ４■に
対する最初の応答ＣＩＩＰ（ＣＨＯ）■を双方向バス３
に送出すると、１τの空きサイクル■を設けるように動
作し、双方向バスに対して、従来方式のように連続して
応答信号を送出しないように機能する。
その結果、チャネル装置（ＣＨＯ＝ＣＨｎ） ２の内、
その時点において優先順位の高いチャネル装置（Ｃｌ１
５）から、双方向バス３に対して、上記■のサイクルで
データ転送要求（コマンド／アドレス等）Ｃ）１５を送
出することができるようになる。
その時点において優先順位の高いチャネル装置（Ｃｌ１
５）から、双方向バス３に対して、上記■のサイクルで
データ転送要求（コマンド／アドレス等）Ｃ）１５を送
出することができるようになる。
従って、従来方式においては、ある時点で、Ｃｌ１Ｏ〜
ＣＨｄ迄のデータ転送要求を受け付けると、その次に優
先順位の高いデータ転送要求（コマンド／アドレス等）
Ｃｌ５は、当該要求に対するチャネル制御装置（ＣＩＩ
Ｐ） １からの応答Ｃ１１Ｐ（ＣＨＯ）〜Ｃ）ＩＰＣＣ
Ｉ＋４）を、双方向バス３に送出した後の空きサイクル
でないと、チャネル装置（ＣＨ３）は該データ転送要求
ＣＨ５を双方向バス３に送出できなかったものが、本発
明を実施することにより、チャネル装置（ＣＨＩ）に対
する応答ＣＨＰ （ＣＨＩ）を双方向バス３に送出した
時点で、双方向バス３に空きができるので、直ぐチャネ
ル装置（ＣＨ３）は該データ転送要求（コマンド／アド
レス等） Ｃｌ５■を双方向バス３に送出し、チャネル
制御装置（ＣＯＰ）１で当該要求に対する処理■を実行
させることができる。
ＣＨｄ迄のデータ転送要求を受け付けると、その次に優
先順位の高いデータ転送要求（コマンド／アドレス等）
Ｃｌ５は、当該要求に対するチャネル制御装置（ＣＩＩ
Ｐ） １からの応答Ｃ１１Ｐ（ＣＨＯ）〜Ｃ）ＩＰＣＣ
Ｉ＋４）を、双方向バス３に送出した後の空きサイクル
でないと、チャネル装置（ＣＨ３）は該データ転送要求
ＣＨ５を双方向バス３に送出できなかったものが、本発
明を実施することにより、チャネル装置（ＣＨＩ）に対
する応答ＣＨＰ （ＣＨＩ）を双方向バス３に送出した
時点で、双方向バス３に空きができるので、直ぐチャネ
ル装置（ＣＨ３）は該データ転送要求（コマンド／アド
レス等） Ｃｌ５■を双方向バス３に送出し、チャネル
制御装置（ＣＯＰ）１で当該要求に対する処理■を実行
させることができる。
尚、本実施例においては、チャネル制御装置（ＣＩＩＰ
） １から応答信号を双方向バス３に送出後、チャネル
装置（ＣＨｉ）がデータ転送要求を送出できるようにす
る為の空きサイクルとして、１τを設ける例で説明した
が、本発明の主旨から考えて、１τに限定する必要はな
く、一般にｎτ（ｎ≧１）で良いことは云う迄もないこ
とである。
） １から応答信号を双方向バス３に送出後、チャネル
装置（ＣＨｉ）がデータ転送要求を送出できるようにす
る為の空きサイクルとして、１τを設ける例で説明した
が、本発明の主旨から考えて、１τに限定する必要はな
く、一般にｎτ（ｎ≧１）で良いことは云う迄もないこ
とである。
以上、詳細に説明したように、本発明のデータ処理装置
は、チャネル制御装置（ＣＩＩＰ）の双方向バスに対す
る優先順位回路に、チャネル装置（ＣＨｉ）に対して連
続して応答できる時に、該チャネル装置（ＣＨｉ）から
のデータ転送要求信号を検出する回路を設け、該回路で
新たなデータ転送要求を検出した時、該双方向バスに対
して連続して応答しないで、例えば１τだけ双方向バス
を空けてやり、該サイクルにおいてチャネル装置（ＣＩ
ｌｉ） ２から新らたなデータ転送要求を双方向バスに
送出できるようにし、その後他のチャネル装置（Ｃｌｌ
ｉ）に対して次の応答を行うようにしたものであるので
、総てのチャネル装置（Ｃｌ（Ｏ〜ＣＩＩ ｎ ）が平
均的に動作でき、チャネル制御装置（ＣＯＰ）の処理能
力、双方向バスの転送能力に空きを少なくして、高いデ
ータ転送能力が得られる効果がある。
は、チャネル制御装置（ＣＩＩＰ）の双方向バスに対す
る優先順位回路に、チャネル装置（ＣＨｉ）に対して連
続して応答できる時に、該チャネル装置（ＣＨｉ）から
のデータ転送要求信号を検出する回路を設け、該回路で
新たなデータ転送要求を検出した時、該双方向バスに対
して連続して応答しないで、例えば１τだけ双方向バス
を空けてやり、該サイクルにおいてチャネル装置（ＣＩ
ｌｉ） ２から新らたなデータ転送要求を双方向バスに
送出できるようにし、その後他のチャネル装置（Ｃｌｌ
ｉ）に対して次の応答を行うようにしたものであるので
、総てのチャネル装置（Ｃｌ（Ｏ〜ＣＩＩ ｎ ）が平
均的に動作でき、チャネル制御装置（ＣＯＰ）の処理能
力、双方向バスの転送能力に空きを少なくして、高いデ
ータ転送能力が得られる効果がある。
第１図は本発明の一実施例をブロック図で示した図。
第２図は本発明を実施して、チャネル装置（Ｃ１ｌｉ）
からのデータ転送要求を処理する（す１作をタイムチャ
ートで示した図。 第３図は、複数個のデータ転送要求装置〔例えば、チャ
ネル装置（ＣＩ））が双方向バスでデータ処理装置〔例
えば、チャネル制御装置（ＣＩＩＰ） ）に接続され、
チャネル装置１（ＣＩ＋）のデータ転送要求が時分割に
送出されるデータ処理システムの従来方式の構成例を示
す図。 第４図は従来方式によって、データ処理装置（ＣＩＩＰ
）がチャネル装置（ＣＨＯ〜ＣＩＩｎ）からのデータ転
送要求を処理する動作をタイムチャートで示した図。 である。 図面において、 １はチャネル制御装置（ＣＩＩＰ）。 １１．１１″は優先順位回路、１２は処□理回路。 １３は応答回路、１４は優先順位制御回路。 ２はチャネル装置（ＣＨＯ〜ＣＨｎ） 。 ２１は優先回路（Ｐ）、 ３は双方向バス。 ■〜■は動作タイミング信号。 ＣＨＯ〜ＣＨｎはデータ転送要求（個別、共通バス）。 ＣＨＰ（ＣＩＩＯ）〜ＣＨＰ （ＣＨ３）は応答信号。 をそれぞれ示す。
からのデータ転送要求を処理する（す１作をタイムチャ
ートで示した図。 第３図は、複数個のデータ転送要求装置〔例えば、チャ
ネル装置（ＣＩ））が双方向バスでデータ処理装置〔例
えば、チャネル制御装置（ＣＩＩＰ） ）に接続され、
チャネル装置１（ＣＩ＋）のデータ転送要求が時分割に
送出されるデータ処理システムの従来方式の構成例を示
す図。 第４図は従来方式によって、データ処理装置（ＣＩＩＰ
）がチャネル装置（ＣＨＯ〜ＣＩＩｎ）からのデータ転
送要求を処理する動作をタイムチャートで示した図。 である。 図面において、 １はチャネル制御装置（ＣＩＩＰ）。 １１．１１″は優先順位回路、１２は処□理回路。 １３は応答回路、１４は優先順位制御回路。 ２はチャネル装置（ＣＨＯ〜ＣＨｎ） 。 ２１は優先回路（Ｐ）、 ３は双方向バス。 ■〜■は動作タイミング信号。 ＣＨＯ〜ＣＨｎはデータ転送要求（個別、共通バス）。 ＣＨＰ（ＣＩＩＯ）〜ＣＨＰ （ＣＨ３）は応答信号。 をそれぞれ示す。
Claims (1)
- 複数台のデータ転送要求装置を、双方向バスを介して接
続しているデータ処理装置であって、該データ転送要求
装置より、時分割的に双方向バスを介してデータ転送要
求信号が送出され、上記データ処理装置が該要求のデー
タを上記双方向バスを介して送出するシステムにおいて
、上記双方向バスの第１優先順位回路を有する上記デー
タ処理装置に、優先順位制御回路を設け、該優先順位制
御回路の指示に基づいて、上記データ転送要求を受け付
けたデータ転送要求装置に対してデータを送出する毎に
、上記双方向バスに対して空きサイクルを生成し、他の
データ転送要求装置からのデータ転送要求信号を受け付
けることができるようにしたことを特徴とするデータ処
理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16525584A JPS6158069A (ja) | 1984-08-07 | 1984-08-07 | デ−タ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16525584A JPS6158069A (ja) | 1984-08-07 | 1984-08-07 | デ−タ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6158069A true JPS6158069A (ja) | 1986-03-25 |
Family
ID=15808839
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16525584A Pending JPS6158069A (ja) | 1984-08-07 | 1984-08-07 | デ−タ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6158069A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05298229A (ja) * | 1992-04-15 | 1993-11-12 | Nec Ibaraki Ltd | チャネルシステム |
-
1984
- 1984-08-07 JP JP16525584A patent/JPS6158069A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05298229A (ja) * | 1992-04-15 | 1993-11-12 | Nec Ibaraki Ltd | チャネルシステム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4245301A (en) | Information processing system | |
| KR870004365A (ko) | 직렬 전송선을 갖춘 채널용 데이터 전송장치 및 그 전송방법 | |
| JPS60112164A (ja) | ダイナミツクに変更可能な割込み優先回路 | |
| JPH04312160A (ja) | マルチプロセッサシステムおよびそのメッセージ送受信制御装置 | |
| JPS63172359A (ja) | 直接メモリアクセスシステム | |
| JPH02230455A (ja) | 外部記憶装置の割込み制御方式 | |
| US5404137A (en) | High speed transition signalling communication system | |
| JPS6158069A (ja) | デ−タ処理装置 | |
| JP2734246B2 (ja) | パイプラインバス | |
| JPS6184710A (ja) | 群管理システムにおけるｎｃデ−タ転送方法 | |
| KR950008395B1 (ko) | 호스트 컴퓨터에서 mimd프로세서로의 데이타 전송장치 | |
| JPH0373039A (ja) | 処理装置およびマルチプロセッサシステム | |
| JP3505540B2 (ja) | データ転送装置 | |
| JPS598845B2 (ja) | チヤンネル制御方式 | |
| JPS5816337A (ja) | プラント情報伝送システム | |
| JPS63280364A (ja) | デ−タ転送制御方式 | |
| KR830001847B1 (ko) | 복수의 마이크로세서를 제어하는 시스템 | |
| JP2617601B2 (ja) | バス制御装置 | |
| JPS6266360A (ja) | 優先度制御方式 | |
| JPH01296828A (ja) | 状態信号伝送方式 | |
| JPS5998232A (ja) | デ−タバスの優先度制御方式 | |
| JPS61264829A (ja) | ネツトワ−ク制御装置の割込み制御方式 | |
| JPH0573509A (ja) | プロセツサ間通信方式 | |
| JPH0136740B2 (ja) | ||
| JPS60207944A (ja) | デ−タ転送制御方式 |