KR830001847B1 - 복수의 마이크로세서를 제어하는 시스템 - Google Patents

Abstract

내용 없음.

Description

복수의 마이크로세서를 제어하는 시스템

제1도는 종래의 복수의 마이크로 프로세서를 제어하는 시스템의 다이아그램.

제2도는 본발명 실시예에 따른 복수의 마이크로 프로세서를 제어하는 시스템의 다이아그램.

본발명은 산업기계 설비의 컴퓨터화 제어에 사용되는, 복수의 마이크로 프로세서를 제어하는 시스템에 관한 것이다.

일반적으로, 데이타는 데이타 모선에 접속되므로써 복수의 마이크로프 로세서 사이에서 비교적 고속으로 전달된다. 그렇지만, 직접 메모리억세스 전달(DMA Transfer: direct memory access transfer)이 시행되는 경우에는 슬레이브측의 마이크로프로세서를 제거할 필요가 있게 된다. 그러나, 이와 같은 마이크로프로세서의 제거로 인한 개입중단(interruption)은 전체 제어 시스템의 처리능력이 감소되기 때문에 단점이 된다.

제1도는 종래의 복수의 마이크로프로세서를 제어하는 시스템을 나타낸다. 복수의 마이크로프로세서(1, 2)는 제각기 모선(3, 4)에 접속된다.

마이크로프로세서(1)를 마스터(master)로 사용하고 마이크로프로세서(2)를 슬레이브(slale)로 사용한다고 가정하자. 정보를 모선(3)쪽에 있는 기억장치(22)에서 모선(4)쪽에 있는 기억장치(25)로 DMA전달 방식에 따라 전달할 필요가 있는 경우에는 기억장치(22)에 축적된 정보는 접속모선(30)과 통로 "a"를 통하여 기억장치(25)로 전달되어야만 한다. 이 경우에는, 모선(4)의 일부가 정보를 전달하는 통로 "a"로 사용되고 슬레이브측의 마이크로프로세서(2)의 동작은 제한된다. 즉, 모선(4)를 통하여 프로그램축적장치(24)와 입력 출력장치(26) 사이의 정보전달이 방해를 받게 된다.

그렇기 때문에, 모선(4)은 접속점(4¹)에서 마이크로프로세서(2)와 분리되어야 한다. 따라서, 그러한 종래의 시스템은 마이크로프로세서(2)가 모선(4)를 독점 사용하는 정보가 감소되기 때문에 단점이 있으며, 따라서 전체제어 시스템의 처리능력이 감소된다.

상기한 문제점이 종래의 시스템에서의 단점으로 지적되고 있는 점에서 본발명의 주목적은 데이타가 수신측에 있는 마이크로프로세서의 동작에 영향을 주지않고 전달될 수 있고, 데이타가 각각의 마이크로프로세서의 순환시간에 적합한 속도로 차등순환 시간을 갖는 마이크로프로세서 사이에서 전달될 수 있으며, DMA전달이 마이크로프로세서가 모선을 독점 사용하는 정도를 감소시키는 일없이 수행될 수 있도록 공통 기억장치가 선모에 선택적으로 접속되는 원리에 기초를 둔 제어시스템을 제공하려는데 있다.

그렇게 때문에, 본 발명에 따르면 복수의 마이크로프로세서, 이 복수의 마이크로프로세서에 제각기 접속되는 복수의 전용 모선 및 이 전용 모선들 사이에 있는 적어도 하나의 접속모선을 구비하고 각각의 상기 복수의 마이크로프로세서가 독립적으로 작동할 수 있는 복수의 마이크로프로 세서를 제어하는 시스템에 있어서, 이 시스템이 더우기 상기한 전용 모선에 선택적으로 접속될 수 있는 공통 기억장치와 상기 마이크로프로세서의 번지 우선순위를 결정하는 선우순위 제어회로(priority control circuit)를 구

제2도에서는 마이크로프로세서(1, 2)가 제각기 전용모선(3, 4)에 접속된다. 데이타가 마이크로프로세서(1, 2) 사이에서 전달되야 하는 경우에, 송신측에 있는 마이크로 프로세서(1)의 데이타가 공통기억장치(5)에 축적되고 개입중단회로는 수신축에 있는 마이크로프로세서(2)가 그 데이타를 받도록 한다. 공통기억 장치(5)내에 마이크로프로세서(1)의 데이타를 기억시킬 경우에 스위치(6, 9)는 모선분지(bus branch)(10, 11)에 접속되고, 번지신호는 모선분지(10)를 통하여 수신되며 데이타는 모선분지(11)를 통하

데이타 수신의 개입중단 요청을 받을때 수신측에 있는 마이크로프로세서(2)는 공통기억장치의 내용을 수신측에 있는전용기억 장치(25)로 전달한다. 공통기억장치의 내용을 수신측에 있는 전용기억장치(25)로 전달할 경우에는 스위치(6, 9)는 모선분지(12, 13)에 접속되고, 번지신호는 모선분지(12)를 통해 수신되고 데이타는 모선분지(13)를 통하여 수신측에 있는 전용기억장치(25)로 전달된다.

마이크로프로세서(2)는 공통 기억장치의 내용을 수신측에 있는 전용기 억장치로 전달할 필요는 없지만 데이타를 처리하기 위해 공통기억 장치의 내용을 직접 억세스(access) 할 수는 있다.

실행된 결과를 보고하기 위해서, 실행결과가 공통기억장치에 축적되며 데이타 수신요청은 상기한 경우와 반대방향으로 개입중단회로에 의해 발생된다.

마이크로프로세서(1, 2)가 동시에 공통기억장치를 억세스 하는 경우에는, 우선순위 제어회로(14)는 마이크로 프로세서(1, 2)가 공통 기억장치 회로를 사용하는 우선순위를 결정한다.

우선순위 제어회로는 마이크로프로세서의 우선순위를 결정하도록 동작하여, 먼저 공통기억 장치를 억세스할 마이크로프로세서가 우선순위를 얻도록 하고 나중에 공통 기억장치를 억세스할 마이크로프로세서는 우선순위를 얻은 마이크로프로세서가 동작을 완료할 때까지 대기상태로 유지하도록 한다. 따라서, 공통 기억장치는 시간분할 방식으로 사용된다.

나중에 억세스하는 마이크로프로세서가 모선을 전용 사용하는 정도는 마이크로프로세서(1, 2)가 공통 기억장치를 동시에 엑세스하는 경우에 감소되므로 기억장치로 동시에 억세스하는 현상을 방지하기 위해 개입중단회로(19, 20)가 갖추어져서 마이크로프로세서가 서로 정보를 교환할 수 있으며 또한 공통기억 장치를 억세스하도록 준비된다.

우선순위 제어회로(14)는 데이타의 독출 및 기입명령에 따라 모선(3, 4)으로부터 번지 선별신호(17, 18)를 받는다. 우선순위 제어회로(14)는 또한 대기신호(15, 16)를 마이크로프로세서(1, 2)로 보낸다.

공통 기억장치가 모선에 선택적으로 접속되는 본발명시스템에 따르면, 수신측에 있는 마이크로프로세서의 동작에 영향을 주지않고 데이타가 전달되며, 차등 순환시간을 갖는 마이크로프로세서 사이의 데이타 전달을 각각의 마이크로프로세서의 순환시간에 적용되는 속도로 수행되고 마이크로프로세서가 모선을 전용 사용하는 정도는 DMA 전달이 행하여지는 경우에는 감소되지 않는다. 따라서, 향상된 수행능력을 갖는 복수의 마이크로프로세서를 제어하는 시스템이 본 발명에 따라 얻어진다.

Claims (1)

1. 복수의 마이크로프로세서, 상기 복수의 마이크로프로세서에 제각기 접속되는 복수의 전용 모선 및 상기 전용모선 사이에 있는 적어도 한개의 접속 모선을 구비하고 상기한 마이크로프로세서 각각은 독립적으로 작동할 수 있는 복수의 마이크로프로세서를 제어하는 시스템에 있어서, 상기 시스템은 또한 선택적으로 상기 전용 모선에 접속될 수 있는 공통 기억장치와 상기한 마이크로프로세서의 번지 우선순위를 결정하는 우선순위 제어회로를 구비하므로써 상기한 마이크로프로세서의 우선 순위제어가 달성되는 것을 특징으로 하는 복수의 마이크로프로세서를 제어하는 시스템.

Images