SU748433A1 - Система обработки данных - Google Patents

Description

1

Изобретение относитс  к вычислительной технике и может быть использовано при проектировании мyлЬtипpбцессорных вычислительных систем.

Известна система обработки .данных,5 содержаща  модули центральных процессоров ,. модули ввода-вывода, адресные выходы И- информационные входы и выходы которых подключены к входам и вы- . ходам общего пол  оперативной пам - 10 тиСП.

Недостатком такой системы обработки данных вл етс  то, что при работе с общей оперативной .пам тью за каждым модулем ввода-вывода и цент- |5 рального процессора закрепленжёсФ кий приоритет обслуживани  его запросов на пам ть независимо от вида запроса и, следовательно, при большой загрузке модулей ввода-вывода 20 возможно переполнение одного из ме нее приоритетных модулей ввода-вывода .

Наиболее близким техническим ре .шением к предлагаемой системе  вл ет-25 с  система обработки данных, содержаща  первый и второй процессоры, первые вхоДы и выходы которых подключены к первым и вторым входам и вы ,хода1 1 блока распределител  сигналов, 30

третьи, и четвёртые вхбДы и выхбды

которого подключены к первым вхрдам и выходампе 5ЁЬгои втбрс)гд1йдул  ввода-вывода, вторые входы и выходы которых подключены ко вторым и третьим входам и. выходам первого и второго процессоров, ап тые входы и выходы блока распределител  сигналов подключены к входам и выходам общего блока оперативной пам ти 2j .

Недостатком Такой системы обработки данных  вл етс  сравнительно невысока  надежность системы ввоДавывода при.большой загрузке системы ввода-вывода, так как приоритет прй одноврёмениом обращении к одному блоку оперативной пам ти присвоен по жесткому принципу: первому модулю ввода-вывода - самый высокий далее второму модулю ввода-вывода,

первомуцентральному процессору,

второму центральному процессору, так как каждый мсздуль ввода-вывода содержит два селекторных и мультиплексный канал, причем к первому селекторному каналу подклк1чены высокоскоростные внешние устройства типа накопител  на магнитнйх дисказс,, му селекторному каналу накопител  ,на магнитных лентах, а к мультиплёксому каналу сравнительно медленнодей твующ е внешние устройства, то ольша  загрузка вводом-выводом меее скоростных второго селекторного и мультиплексного каналов первоо модул  ввода-вывода может вызвать ереполнение селекторных каналов второго модул  ввода-вывода, следовательно , надежность системы вводаывода данной системы обработки дан-ных недостаточно высока.

Цель изобретени  - увеличение обей пропускной способности и надежности обработки системы данных.

Поставленна  цель достигаетс  тем, что в систему обработки данных, содержащую два процессора, блок пам ти , распределитель сигналов, два устройства ввода-вывода, каждое из которых содержит два селекторных канала, один мультиплексный канал, блок управлени , блок св зи с процессором , блок св зи с пам тью, при этом входы-выходы распределител  сигналов подключены к соответствующим выходам-входам блока пам ти, первый и второй вход-выход распределител  сигналов соединен с первыми выходами-входами блоков св зи с пам тью соответственно первого и второго устройств ввода-вывода, а третий и четвертый входы-выходы распределител  сигналов соединены с первыми выходами-входами соответственно первого и второго процессоров , первые входы-выходы обоих процессоров подключены к первому выходу-входу блока св зи с процессором первого устройства ввода-вывода, вторые входывыходы обоих процессоров соединены с первым выходом-входом блока св зи с процессором второго устройства ввода-вывода, вторые входы-выходы блоковсв зи с процессором каждого устройства ввода-вывода соединены с первыми выходами-входами двух селекторного и одного мультиплексного каналов соответствующего устройства ввода-вывода, вторые входы-выходы двух селекторных и одного мультиплексного каналов каждого устройства ввода-вывода подключены к выходу-входу блока управлени  соответствующего устройства ввода-вывода, третьи входы-выходы двух селекторных и одного мультиплексного каналов каждого устройства ввода-вывода соединены со вторым выходом-входом блока Ьв зи с пам ти соответствующего устройства ввода-вывода, выход блока сравнени  каждого из устройств ввода-вывода соединен со входом блока св зи с процессором и первым входом блока св зи с пам тью соответствующих устройств ввода-вывода, введены блок сравнени , три элемента И и элемент ИЛИ, при этом выходы блоков управлени  первого И второго устройств ввода-вывода подключены

748433

соответственно к первым и вторым входам трех элементов И, выходы которых подключены ко входам элемента ИЛИ, выход которого соединен со вторым входом блока св зи с пам тью первого устройства ввода-вывода, третьи входы трех элементов И соединены с выходом блока св зи с пам тью первого устройства ввода-вывода , а четвертые входы трех элементов И подключены к выходу блока сравнени , первый и второй входы которого подключены,, ко вторым выходамвходам блоков св зи с пам тью соответственно первого и второго устройства ввода,-вывода.

На черте)йе представлена структура системы обработки данных, содержаща  первый процессор 1, второй процессор 2, распределитель 3 сигналов , блок 4 пам ти, содержащую модули ,5, первое устройство б вводавывода , второе устройство 7 ввода-вывода , блок 8 сравнени  устройств, элементы И 9, 10, 11, ИЛИ 12.

Каждый Из устройств 6, 7 вводавывода содержит блок 13 св зи с процессором , блок 14 св зи с оперативной пам тью, блок 15 управлени , первый селекторный 16, второй селекторный 17 и мультиплексный 18 канала ввода-вывода.

Операци  ввода-вывода в канале 16 (17, 18) осуществл етс  под управлением текущего управл ющего слова канала, расположенного непосредственно в канале и содержащего всю необходимую инфррмацию дл  передачи данных: код выполн емой команды, адрес данных, счетчик количества передаваемых байтов и специальные флажки.

Р д управл ющих слов канала составл ют канальную программу, котрра  первоначально хранитс  в блоi e 4 пам ти. Первое управл ющее слово канала извлекаетс  из блока 4 пам ти по специальной инструкции процессора 1 (2), котора  задает адрес устройства 6 (7) ввода-вывода, адрес канала 16 (17, 18) и внешнего устройства (последние на чертеже не показаны) . Инструкци  процессора поступает в устройство 6(7) ввода-вывода через шины 19 (20) процесЬора, блок 13 св зи с процессором . Получив инструкцию, устройства ввода-вывода освобождают процессор 1 (2) дл  выполнени  дальнейших инструкций и выбирают из блока 4 пам ти управл ющее слово канала через распределитель 3 сигналов, шины.21 (22) пам ти, блок 14 св зи с пам тью, после чего выбирают внешнее устройство (на чертеже, не показано ) и запускают операцию ввода-вывода .

После запуска операции ввода-выге вода, устройство ввода-вывода настрс.

;иваетс  на передачу данных, т.е. при необходимости каналу 16 (17, 18) прин ть или передать байт (группу байтов) данных он устанавливает запрос на пам ть, поступающий в блок 15 управлени . Этот блок устанавли- 5 вает приоритет в работе, каналов 16 (17, 18), причем при одновременном поступлении запросов на пам ть из каналов устанавливаетс  следующий приоритет: первый селекторный канал; tn второй селекторный канал, мультиплексный канал.

Сигнал запроса на пам ть выбранного канала 16 (17, 18) поступает через запросные шины 23 (24) пам ти , в блок 14 св зи с пам тью и на элементы И 9, 10, 11. Одновременно с сигналомзапроса на пам ть, выбранный канал передает на адресные шины 25 (26) пам ти адрес блока пам ти, поступающие в блок 14 св - 20 зи с пам тью и блок 8 сравнени . Если оба устройства б (7) вводавывода пытаютс  обратитьс  к одному узлу 5 блока пам ти, т.е. адреса данных равны, то на выходе блока 8 25 сравнени  возбуждаетс  сигнал 27 сравнени , поступающий на элементы И 9, 10, 11. Элементы И 9, 10, 11 срабатывают в случае, если

адреса сравнились,первое устройст- 30 во 6 установило запрос от второго селекторного 17 канала,второе устройство 7 установило запрос первого селекторного канала и в данный момент времени первое устройство 6 не рабо- 35 тает с блоком пам ти (элемент И 9);

адреса сравнились,первое устройство б установило запрос от мультиплексного 18 канала, второе устройство 7 установило запрос второго селектор- л ного канала и в данный момент времени первое устройство б не работает с блоком пам ти (элемент И 10)

адреса сравнились,первое устройство

6установило запрос-от мультиплексно- . го 18 канала, второе устройство установило запрос от первого селекторного канала и в данный момент времени первое устройство б не работает с блоком пам ти (элемент И 11).

Если обращаетс  менее приоритетнь й канал 17 (18) первого устройства 6 ввода-вывода и более приоритетный канал 16 (17) второго устройства

7ввода-вывода к одному узлу 5 блока 55 4 пам ти, то срабатывает один из элементов И 9, 10, 11, выходы которых через элемент ИЛИ 12 поступают на шину 28 блокировки запроса на пам ть первого устройства, по которому блок 60 14 св зи с пам тью запрещает формирование сигнала запроса на пам ть первого устройства 6 ввода-вывода. Таким образом распределитель 3 сигналов получает только запрос на пам ть от $5

второго уст ройства 7 ввода-вывода и первым его обслужит.

Если же устройства б (7) вводавывода обращаютс  к разным узлам 5 блока пам ти 4, то блок 8 сравнени  не срабатывает и сигнал 28 блокировки запроса на пам ть первого устройства ввода-вывода отсутствует, так как распределитель 3 сигналов обслуживает одновременно два процессора 1,2 и два устройства б, 7 вводавывода , работающих с разными узлами 5 блока 4 пам ти.

Claims (1)

1. Формула изобретени 

   Система обработки данных, содержща  два процессора, блок пам ти, рапределитель сигналов, два устройств ввода-вывода, каждое из которых содержит два селекторных канала, один мультиплексный канал, блок управлени , блок св зи с процессоро блок св зи с пам тью, при этом входы-выходы распределител  сигналов подключены к соответствующим выходавходам блока пам ти, первый и второ вход-выход распределител  сигналов соединен с первыми выходами-входами блоков св зи с пам тью соответственно первого и второго устройства ввода-вывода, а третий и четвертый входы-выходы распределител  сигналов соединены с первыми выходами-вхдами соответственно первого и второго процессоров, первые входы-выходы обоих процессоров подключены к первому выходу-входу блока св зи с процессором первого устройства ввода-вывода, вторые входы-выходы обоих процессоров соединены с первым выходом- входом блока св зи с процессором второго устройства ввода-вывода , вторые входы-выходы блоков св зи с- процессором каждого устройства ввода-вывода соединены с первыми выходами-входами двух селекторного и одного т гультиплексного .каналов соответствующего устройства ввода-вывода, вторые входывыходы двух селекторных и одного мультиплексного каналов каждого устройства ввода-вывода подключены к выходу-входу блока управлени  соответствующего устройства вводавывода , третьи входы-выходы двух селекторных и одного мультиплекс,ного каналов каждого устройства ввода-вывода соединены со вторым выходом-входом блока св зи с пам ти сот отвётствующего устройства вводавывода , выход блока сравнени  каж-. дого из устройств ввода-вывода соединен со входом блока св зи с процессором и первым входом блока св зи с пам тью соответствующих устройств ввода-вывода, отличаю