SU822168A1 - Устройство дл сопр жени каналовВВОдА-ВыВОдА C уСТРОйСТВОМ упРАВлЕНи ОпЕРАТиВНОй пАМ Тью МНОгОпРОцЕССОР-НОй ВычиСлиТЕльНОй МАшиНы - Google Patents

Description

тивной пам ти и имеет большое быстродействие 2 .

Недостатком этого устройства  вл етс  низка  пропускна  способность так как оно не устран ет конфликты по выходным информационным шинам, и большие затраты оборудовани .

Цель изобретени  - повьлшение пропускной способности путем ликвидации конфликтов по выходным информационным шинам, обеспечение возможности считывани  и записи информации в сверхоперативную буферную Пам ть, более полного использовани  расслоени  оперативной пам ти, кроме того, уменьшение аппаратурных затрат на его реализацию без сокращени  его функциональных возможностей,

Поставленна  цель достигаетс  тем., что в устройство, содержащее блок приоритета, выход которого  вл етс  выходом приоритета устройства , информационные входы - выходами запросов устройства, а управл ющий вход - управл к цим входом устройства , блок управлени , вход приоритета буфернойпам ти которого подключен к управл ющему входу устройства, вход приоритета оперативной пам ти  вл етс  входом приоритета оперативной пам ти устройства, селектор адреса пам ти, выход которого подключен к адресному входу блока пам ти, информационный вход которого соединен с информационным выходом регистра входной информации, а выход - со входом регистра считанной информации выход которого  вл етс  информационным выходом устройства, введены .селектор маркеров, группа элементов И, селектор запросной информации, коммутатор данных, селектор данных,блок формировани  запросов, форг мрователь адреса записи, формирователь адреса чтени , коммутатор сопровождающей информации, селектор управл ющих слов, блок регистров управл ющих слов и селектор входной информации, причем информационные входы селектора входной информации  вл ютс  соответствующими информационными входами устройства, управл ющий вход соединен с выходом приоритета блока приоритета , а выход - со входсм регистра входной информации, управл ющий Ш:1ход которого подключен ко входу кода операции формировател  адреса записи, к первому адресному входу селектора запросной информагу и и к информационному входу блока регистров управл ющих слов, выход номера канала которого соединен со входом номера канала блока формировани  за просев и со входом номера канала коммутатора сопровождающей информации , выход адреса блока регистров управл ющих слов соединен с адресным .входом блока формировани  запросов, а группа выходов управл ющих слов с соответствующими информационными входами селектора управл гадах. слов, выходы маркеров которого подключены к соответствующим входам селектора маркеров и злементов И группы, выход кода операции селектора управл ющих слов подключен ко входу кода операции формировател  адреса чтени , а адресный выход - ко второму адресному входу селектора запросной информации , выход которого  вл етс  выходом обращени  в буферную пам ть устройству , а управл ющи.й вход соединен с выходом приоритета блока приоритета, со входом приоритета блока формировани  запроса, с управл ющим входом формировател  адреса записи и со входом приоритета канала блока управлени , выход номера зоны которого подключён ко входу номера зоны блока пам ти и к управл вощёму входу блока регистров управл ющих слов, выход зан тости - ко второму управл ющему входу блока приоритета, выход наличи  данных.- ко входу наличи  данных блока формировани  запросов, выход ожидани  обслуживани  - к управл ющему входу блока формировани  запросов, а выход запросов обслуживани  - к управл клдему входу коммутатора сопровождающей информации и ко входу коммутатора данных, выход которого соединен с первым входом селектора данных, второй и третий входы которого  вл ютс  информационными входами устройства , а выход - информационным выходом устройства, выход формировател  адреса записи подключен ко входу записи селектора адреса пам ти,вход чтени  которого соединен со входом адреса селектора маркеров и с выходом формировател  адреса чтени , управл ющий вход которого подключен ко ВХОДУ приоритета оперативной пам ти устройства, выходы запросов оперативной пам ти и выход запросов буферной пам ти блока формировани  запросов  вл ютс  соответственно выходом запросов оперативной пам ти и выходом запросов буферной пам ти устройства, выход кода операции селектора управл ющих слов, адресный выход селектора управл ющих слов, выходы элементов И группы и селектора марюеров  вл ютс  соответствующими выходами обращени  в оперативную пам ть устройства , выход коммутатора сопровождающей информации  вл етс  управл ющим выходом устройства, а также тем, что блок управлени  содержит триггер записи, вход которого соединен с выхсдом первого элемента И, а выход со входами триггеров приема запроса и признака зан тости, выходом подключенного к первым входам второго и третьего элементов И и через первый элемент НЕ к первому входу первого элемента И, второй вход которого  вл етс  входом приоритета канала блока , выход и второй вход третьего эле .мента И соединены соответственно с выходом наличи  данных блока и через второй элемент НЕ с выходом триггеру наличи  данных в буферной пам ти, вход которого подключен ко входу приоритета буферной пам ти блока и первым входам первого и второго элементов ИЛИ, вторые входы которых соединены с входом приоритета оперативной пам ти блока, а выходы - соответственно со входами триггеров признака обслуживани  и признака выдачи сопровождени  информации, выходы которых подключены соответственно через третий и четвертый элементы НЕ ко входам четвертого элемента И, выход которого  вл етс  выходом ожидани  обслуживани  блока, выход триггера приема запроса и входы второго и третьего элементов НЕ подключены к соответствующим входам третьего и четвертого элементов ИЛИ,выход которого через п тый элемент НЕ соединен с первым входом п того элемента ИЛИ, выходом соединенного с выходом зан тости блока , а Bxo/..OJvi - через шестой элемент НЕ С выходом второго элемента и, вход четвертого элемента НЕ  вл етс  выходом запросов обслуживани  блока, и тем, что блок формировани  запросов содержит триггер запроса буферной пам ти , выход которого  вл етс  выходом запроса буферной пам ти блока, а вход подключен к выходу первого элемента ИЛИ, входы которого подсоединены соответственно ко входу приоритета блока и выходу первого элемента И, первым входом соединенного с выходом второго элемента ИЛИ, а вторым входом - через элемент НЕ с выходом третьего элемента ИЛИ, регистры адреса и номера приоритета, информационные входы которых  вл ютс  соответственно адресным входом и входом номера приоритета блока, управл кЕдие входы соединены с выходом триггера запроса оперативной пам ти, а выходы  вл ютс  соответствующими шинами выхода запроса оперативной пам ти блока, вход триггера запроса оперативной пам ти подключен к выходу второго элемента И, входы которого соединены соответственно с управл ющим входом блока и входом наличи  данных блока и соответствующими входами третьего элемента И и элементов И группы,, выходы которых подключены к соответствующим входам второго элемента ИЛИ.

На фиг. 1 представлена блок-схема устройства; на фиг, 2 - схема приема конкретной реализации блока управлени ; на фиг. 3 - пример блок-схемы блока формировани  запросов; на фиг, 4 - пример блок-схемы селекторов.

Устройство дл  сопр жени  (фиг.1) содержит блок 1 приоритета, блок 2 управлени , селектор 3 входной информации , регистр 4 входной информации.

блок 5 пам ти записываемых данных, регистр 6 считанной информации, фор иирователь 7 адреса чтени , формирователь ь адреса записи, коммутатор Э сопровождающей информации, Злок 10 регистров управл ющих слов, селз; -тор 11 адреса пам ти, блок 12 формировани  запросов, селектор 13 управл ющих слов, коммутатора 14 данных, сэлектор 15 запросной информации, элементы И 16 группы, селектор 17 марке0 ров, селектор 18 данных, входы 19 запросов устройства, информационные входы 20 устройства, управл ющий вход 21 устройства, вход 22 приоритет. оперативной пам ти (ОП) ЭВМ устройства, информационные входы 23 и 24 (данных)

5 устройства, выход 25 наличи  данных, информационный выход 26, выход -27 обращени  в буферную пам ть устройства управлени  пам тью, выход 28 запросов оперативной пам ти ЭВМ, выход 29 зап0 росов (сверхоперативной) буферной пам ти (СБП) ЭВМ, управл ющий выход 30, выходы 31-34 обращени  в ОП ЭВМ, . информационный выход 35 (данных)устройства , вход 36 приоритета, выход 37

5 запросов обслуживани  блока 2 управлени , выход 38 номера зоны, выход 39 зан тости, выход 40 ожидани  обслуживани , выход 41 приоритета.

0

Блок 2 управлени  предназначен дл  обслуживани  одного запроса от канала ввода-вывода и содержит триггер 42 записи, элементы ИЛИ 43 и 44, триггер 45 приема запроса, триггер 46 призна5 ка зан тости, триггер 47 признака наличи  данных в сверхоперативной буферной пам ти ЭВМ, триггер 48 признака обслуживани  запроса, триггер 49 признака выдачи сопровождакхцей информации , элементы НЕ 50, третий элемент

0 И 51, шифратор 52, второй и четвертый элементы И 53 и 54, третий, четвертый и п тый элемент ИЛИ 55 и 56, входы 57-59 соединены соответственно с выходами триггеров 45-47 аналогичных схем.

5

Блок 12 формировани  запросов (фиг. 3) содержит элементы И 60 группы , элементы ИЛИ 61, элемент НЕ 62, регистры 63 адреса и номера приоритета , триггеры 64 и 65 запросов ОП и

0 СБП соответственно, причем входы 66 элементов И соединены с выходами соответствукадих элементов И 60 д ругих групп.

5

Селекторы 3, 11, 13, 17 и 18(фиг. 4) содержат элемент НЕ 67, элемент И 68, элемент ИЛИ 69.

Устройство работает следующим образом.

Данное устройство обеспечивает вы0 полнение следующих видов операций при обращении каналов ,ввода-вывода в оперативную пам ть:

чтение блока информащии (четыре 5 слова, каждое из которых содержит 64

азр да и 8 контрольных pf Ур дов по етности дл  каждого байта);

чтение слова;

э.пись блока информации;

запись слова;

запись неполного (в соответатвии с маркерами записи) блокаинформации; запись неполного слова. Три вида операций ..(чтение блока, запись блока, запись неполного блока) не выполн ютс  известным устройством. Введение этих операций позвол ет максимально использовать расслоение оперативной пам ти.

Выполнение любой из названных операций начинаетс  с обработки запросов и приема информации от каналов. ввода-вывода. Принимаема  информаци  состоит из управл ющего слова и данных (дл  операции записи).

Из каналов ввода-вывода на входы 19 запросов устройства поступают запросы . Запрос состоит из сигнала сопровождени , номера приоритета обращени  канала в пам ть и признака срочности , сигнализирующего об угрозе переполнени  внутренней буферной пам ти канала. При наличии хот  бы одного запроса и разрешени , поступающего по второму управл ющему входу, блок 1 устанавливает предварительный приоритет одному из каналов. Этот предварительный приоритет управл ет приемом управл ющего слова через входы 20, селектор 3 входной информации на 72-х разр дный (разр ды 0/63 и 8 контрольных разр дов по четности) регистр 4 входной информации. Управл ющее слово содержит код операции (0/3 разр ды), код защиты пам ти (4/7 разр ды ) , адрес обращение в оперативную пам ть (8/31 разр ды) и маркеры записи (32/63 разр ды). Одновременно с Приемом управл ющего слова блок 12 вырабатывает и направл ет по выходу 29 запрос в блок приоритета сверхоперативной буферной пам ти. Реакци  на этот запрос поступает по входу 21. В случае, если запросу не присвоен приоритет, канал ввода-вывода инфоркируетс  об этом по выходу 41, что побуждает его повтор ть свой запрос. Если приоритет присвоен, то, получив об этом сигнал по выходу 41, канал ввода-вывода должен перейти (дл  операции записи в оперативную пам ть) к передаче данных, а дл  операции чтени  процедура 11рие ма заканчиваетс . Блок пам ти 5 разделен условно на зоны (емкость зоны - 32 байт а, т. е. блок информации). Каждой зоне соответствует один из резтастров блока 10 регистров управл ющих слов. Количество зон блока 5 и соответственно регистров в блоке 10 практически не зависит от количества подключенных каналов ввода-вывода (например, четы рех зон достаточно при изменении количества подключенных каналов от 4

до 32),-так как прием вопросов занимает один машинный такт, что значи .тельно короче, чем цикл оперативной

пам ти.

Каждому из регистров блока 10 соответствует группа триггеров 42, 45-49 (фиг. 2) управл ющих признаков. По сигналу о присвоении приоритета, поступагацему по входу 36, если триггер 46 установлен в О (соответствующий регистр блока 10 свободен) устанавливаетс  в единицу триггер 42. Если в блоке 10 несколько регистров свободны , то разрешение приема управл ющего слова (установка в 1 триггера 46) формируетс  дл  регистра с меньшим номером. Состо ние триггера 42 переписываетс  на триггеры 45 и 46. Причем , триггер 42 в состо ние 1 находитс  один такт, обознача  начало приема запроса от кангша ввода-вывода , триггер 45 находитс  в состо нии 1 до окончани  записи данных в блок 5, триггер 46 находитс  в состо нии 1 до окончани  обслуживани  запроса .

После установлени  приоритета адрее запрошенной каналом ввода-вывода информации вместе с кодом операции и кодом защиты пам ти из регистра 4 через селектор 15 передаетс  в блок кодов защиты пам ти и матрицу адресов сверхоперативной буферной пам ти.

По входу 21 в блок 2 поступают сведени  о наличии данных в сверхоперативной буферной пам ти. Если данные имеютс , то триггер 47 устанавливаетс  в единицу. Состо ни  всех триггеров 45 блока 2 шифруютс  шифратором 52, выходы которого адресуют зону блока 5 и регистр блока 10 дл  приема управл ющего слова из регистра 4. Дл  операции чтени  запись в блок 5 пам ти не производитс , а прием запроса на обслуживание оканчиваетс  переписью управл ющего слова из регистра 4 на выбранный регистр блока 10. При операции записи канал ввода-вывода по входам 20 (тем же, что были использованы дл  Передачиуправл ющего слова) передает одно слово данных (дл  операции записи слова) и четыре слова последовательно (дл  операции записи блока). Эти данные через селектор 3 и регистр 4 поступают на вход блока 5. Адрес записи этих данных внутри выбранной зоны блока 5 вырабатываетс  формирователем 8 и через селектор 11 поступает в блок 5 пам ти.

Дл  операции записи после переписи управл ющего слова из регистра 4 на выбраншай регистр блока 10 прием запроса на обслуживание заканчиваетс  записью данных в блок 5.

Claims (3)

1. Если гфин т запрос на чтение блока информации и известно, что эта информаци  отсутствует в СБП, то по сигналам, поступающим от блоков 10, , 2, 1, блок 12 вырабатывает и направ л ет запрос в блок приоритета опер WiBHOfl пам ти по выходу 28 от каукдо го из регистров блока 10. При получ нии сигнала присвоении приоритета запросу какого-либо регистра в блоке 2 устанавливаетс  в соответст вующий триггер 48 и адрес и код one рации из блока 10 через селектор 13 по выходам 33 и 32 соответственно передаетс  в адаптер пам ти. Через врем , определ емое циклом оператив ной пам ти, .из адаптера пам ти поступают данные последовательно по 8 байт и сопровождающа  их информаци  Сопровождающа  информаци  принимаетс  в блок 2, который управл ет передачей кангшу ввода-вывода сопро вождающей информации через коммутатор 9 и данных через селектор 18. Селектор 18 управл ет коммутатором 14.. Обслуживание запроса кангша ввода-вывода на чтение слова ,(8 байт) отличаетс  от описанной процедуры только количеством слов, пердаваекы каналу. Если прин т запрос на запись бло ка или слова информации и известно, что эта информаци  отсутствует в СБ то по сигналам, поступанвдим от блоков 10, 2, 1, блок 12 вырабатывает и направл ет запрос в блок та оперативной пам ти по выходу 28 от каждого из регистров блока 10. При получении сигнала о присвоении приоритета в блоке 2 устанавливаетс  в 1, соответствующий триггер 48 адрес и код операции из блока 10 через селектор 13 по выходам 33 и 3 соответственно передаетс  в адаптер пам ти, а в блоке 7 формируетс  в соответствии с кодом операции адрес чтени  записываемых в оперативную пам ть данных. При этом зона блока 5 задаетс  установленным в 1 триггером 48. Считанные из блока 5 пам ти данные записываютс  на регистр б и последовательно по 8 байт передаютс  в адаптер пам ти, причем при записи слова передаетс  одно слово. После этого устанавливаетс  в 1 триггер 49 блока 2. В ближайший машинный такт, в котором нет передачи считанных из пам ти данных и сопровохздающей их информации, т.е. шина выход 30 свободна, сведени  об окончании обслуживани  запроса передаютс  Каналу ввода-вывода. При записи неполного блока или слова инфЬрмации маркеры записи из блока 10 через селектор 13 поступают на входы элементов И 16, с выходов которых признак неполной записи передаетс  по, шине(выходу ) 31 в адаптер пам ти. Маркеры записи передаютс  в адаптер пам ти через селектор 17 по выходу 34. Если адресуемые каналом ввода-вывода данные наход тс  в СБП, то во врем  приема запроса в блоке 2 устанавливаетс  в 1 триггер 47. Блок 2 JIO выходу 39 запрещает блоку 1 при-7 сваивать приоритеты слёдук дим запросам каналов ввода-вывода до тех пор, пока запрос, данные дл  которого наход тс  в СБП, не будет обслужен. Описангале дисциплины обслуживани  запросов, данные дл  которых наход тс  в СБП, и дисциплина передачи каналам информации об окончании обслуживани  запросов на запись позволили ликвидировать конфликты по выходным шинам устройства. Таким образ 7М, устройство позвол ет повысить пропускную способность за счет ликвидации конфликтов по выходным информационным шинам, обеспечени  возможности считывани  изаписи информации в сверхоперативную буферную пам ть, максимального использовани  расслоени  оперативной пам ти . Кроме того, реализаци  данного изобретени  по сравнению с известным позвол ет сократить оборудование устройства в два раза при тех же функциональных возможност х. Сокращение оборудовани  достигнуто, в основном , за счет уменьшени  емкости блока пам ти, котора  не зависит от количества подключенных каналов ввода-вывода , и исключени  из состава устройства; блока пам ти дл  считанных из оперативной пам ти данных. Формула изобретени  1. Устройство дл  сопр жени  каналов ввода-вывода с устройством управлени  оперативной пам тью многопроцессорной вычислительной мгцпины, содержащее блок приоритета, выход которого  вл етс  выходом приоритета устройства, информационные входы входами запросов устройства, а управл гаций вход, - управл ющим входом устройства, блок управлени , вход приоритета буферной пам ти которого подключен к управл ющему входу устройства , вход приоритета оперативной пам ти  вл етс  входом приоритета оперативной пам ти устройства,,селектор адреса пам ти, выход которого . подключен к адресному входу блока пам ти, информационный вход которого соединен с информационным выхоом регистра входной информации, а выход - со входом регистра считанной информации, выз4од которого  вл тс  информационным выходом устройтва , отличающеес  тем, то, с целью повышени  пропускной пособности, в него введены селекор маркеров, группа элементов И, електор запросной информации, коммута1-ор данных, селектор данных, блок формировани  запросов,-формирователь адреса записи, формирователь адреса чтени , кo лмyтaтop сопровождающей информации, селектор управл -ющИх слов, блок регистрор управл ю щих слов и селектор входной информации , причем информационшле вхсэды селектора входной информации  вл ют-с  соответствующими информационными входами устройства,, управл ющий вход соединен с выходом приоритета блока приоритет,а, а выход - со входом регистра входной,информации, управл ющий выход которого подключен ко входу кода операции формировател  адреса записи, к первому адресному входу селектора запросной информации и к информационному входу блока регистро управл гацих слов, выход номера канала которого соединен со входом HOMepa канала блока формировани  запросов и со входом номера канала коммутатора сопровождающей информации, выход адреса блока регистров управл гацих слов соединен с .адресным входом блока формировани  запросов, а группа выходов управл ющих слов - с соответствукщими информационными входами селектора управл ющих слов, выходы маркеров которого подключены к соответствующим входам селектора маркеров и элементов И группы, выход кода операции селектора управл ющих слов подключен ко входу кода операции формировател  адреса чтени , а адресный выход - ко второму адресному входу селектора запросной информации , выход которого  вл етс  выходом обращени  в буферную пам ть устройства , а управл ющий вход соединен с выходом приоритета блока приоритета , со входом приоритета блока формировани  запроса, с управл ющим входом формировател  адреса записи и со входом приоритета канала блока управлени , выход номера зоны которого подключен ко входу номера зоны блока пам ти и к управл квдему входу блока регистров управл ющих слов, выход зан тости - ко второму управл нхцему входу блока приоритета, выход наличи  данных - ко входу наличи  данных блока формировани  запросов, выход ожидани  обслуживани  - к управл ющему входу блока формировани  запросов, выход запросов обслуживани  - к управл ющему входу коммутатора сопровождающей информации.и ко входу коммутатора данных, выход ко торого соединен с первым входом селектора данных, второй и третий входы которого  вл ютс  информационными входами устройства, а выход - информационным выходом устройства, выход форг ировател  адреса записи подч ключен ко входу записи селектора адреса пам ти, вход чтени  которого соединен со входом адреса селектора

   маркеров и с выходом формировател  адреса чтени , управл юсдий вход которого подключен ко входу приоритета оперативной пам ти устройства, выходы запросов оперативной пам ти и выход запросов буферной пам ти блока формировани  запросов  вл ютсй соответственно выходом запросов оперативной пам ти и выходом запросов буферной пам ти устройства, выход кода операции селектора управл ющих слов, адресный выход селектора управ л ющих слов, выходы элементов И группы и селектора маркеров  вл ютс  соответствующими выходами обращени  в . оперативную пам ть устройства, выход коммутатора: сопровозедающей информации  вл етс  управл ющим выходом устройства .
2. 2. Устройство по п. 1 отличающеес  тем, что блок управлени  содержит триггер записи, вход которого соединен с . выходом первого элемента И, а выход - со входами триггеров приема запроса и признака зан тости , выходом подключенного к первым входам второго и третьего злементов И и через первый элемент НЕ к первому входу первого элемента И, второй вход которого  вл етс  входом приоритета канала блока, выход и второй вход третьего злемента И соединены соответственно с выходом наличи  данных блока и через второй элемент НЕ с выходом триггера наличи  данных в буферной пам ти, вход которого подключен ко входу приоритета буферной пам ти блока и первым входам первого и второго элементов ИЛИ, вторые входы которых соединены со входом-приоритета оперативной пам ти блока, а выходы - соответственно со входами триггеров признака обслуживани  и признака выдачи сопровождени  информации , выходы которых подключены соответственно через третий и четвертый элементы НЕ ко входам четвертого элемента И, выход которого  вл етс  выходом ожидани  обслуживани  блока, выход триггера приема запроса и входы второго и третьего элементов НЕ подключены к соответствующим входам третьего и четвертого элементов ИЛИ, выход которого через п тый элемент НЕ соединен с первым входом п того элемента ИЛИ, выходом соединенного с выходом зан тости блока, а входомчерез щестой элемент НЕ с выходом второго элемента И, вход четвертого элемента НЕ  вл етс  выходом запросов обслуживани  блока.
3. 3. Устройство по п. 1, отличающеес  тем,, что блок формировани  запросов содержит триггер запроса буферной пам ти, выход которого  вл етс  выходом запроса буфер:ной пам ти блока, а вход подключен к выходу первого элемента ИЛИ, входы которого подсоединены соответственно

   ко входам приоритета блока и выходу первого элемента И, первым входом соединенного с выходом второго элемента ИЛИ, а вторым входом - через элемент НЕ с выходом третьего элемента ИЛИ, регистры адреса и номера приоритета, информационные входы которых  вл ютс  соответственно адресным входом и входом номера приоритет-а блока, управл ющие входы соединены с выходом триггера запроса оперативной , а выходы  вл ютс  соответствующими шинами выхода запроса оперативной пам ти блока, вход триггера запроса оперативной

   пам ти подключен к ыыходу второго элемента И, входы котого соединены соответственно с упранл квдим входом блока и входом нгшичи  данных блока и соответствующими входами третьего элемента И и элементов И группы, выходы крторых подключены к соответствующим входам второго элемента ИЛИ.

   Источники информации, прин тые во внимание при экспертизе

   1.Патент США 3699530, кл. 340-172.5, опублик; 1972.

   2.Процессор ЕС-2060. Техническое описание Ц53.057.006ТОЗ, с, 27 (прототип).

   21

   22

   aJr-4

   Xf

   9

   Й/г.2