SU794630A1 - Устройство дл обмена информацией - Google Patents
Устройство дл обмена информацией Download PDFInfo
- Publication number
- SU794630A1 SU794630A1 SU782640165A SU2640165A SU794630A1 SU 794630 A1 SU794630 A1 SU 794630A1 SU 782640165 A SU782640165 A SU 782640165A SU 2640165 A SU2640165 A SU 2640165A SU 794630 A1 SU794630 A1 SU 794630A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- unit
- block
- inputs
- Prior art date
Links
Landscapes
- Exchange Systems With Centralized Control (AREA)
Description
(54) УСТРОЙСТВО ДЛЯ ОБМЕНА ИНФОРМАЦИЕЙ
1
Изобретение относитс к области вычислительной техники, в частности к системам обмена и может быть использовано при построении систем автоматического управлени .
Известны устройства 1 дл управлени передачей информации, содержащие регистры , блок приоритета, формирователь адреса , блок управлени , коммутатор, абоненты.
Эти устройства требуют, чтобы все абоненты системы производили обмен информацией одинаковым способом - параллельным кодом и имели одинаковый набор шин управлени . Применение подобных устройств при построении автоматизированных систем управлени ограничивает возможности систем, так как оно не позвол ет ВКЛЮЧИТЬ в систему разнотипные устройства ввода-вывода.
Наиболее близким по технической сущности к изобретению вл етс устройство 2 ДЛЯ обмена данными управл ющей вычислительной мащины с периферийнымт устройствами, содержащее процессор, регистр обмена, блок выбора приоритета, блок управлени , коммутатор, блок св зи с периферийным устройством и периферийные регистры, причем первые выходы блоков св зи с периферийным устройством соединены с соответствующими входами
блока выбора приоритета, первый вход которого подключен ко входу блока управлени и первому выходу процессора.
Недостатком этого устройства вл етс 5 ограниченные функциональные возможности , так как эта система не обеспечивает обмена между разнотипными по форматам сообщений , кодам и интерфейсам периферийными устройбтвами.
0 Цель изобретени состоит в расщирении функциональных возможностей устройства за счет обеспечени обмена между разнотипными по способу обмена устройствами ввода-вывода (абонентами).
Поставленна цель достигаетс тем, что Б устройство, содерл ащее блоки св зи с абонентами, блок коммутации информации, процессор, блок приоритета и блок управлени , причем первые выходы блоков св зи
0 с абонентом соединены соответственно с группой входов блока приоритета, первый вход которого подключен ко входу блока управлени и первому выходу процессора, введены блок прерываний и блок коммутации команд. Вторые выходы блоков св зи с абонентами соединены с первыми входами процессора и блока коммутации информации , выход которого соединен с первыми входами блоков св зи с абонентом, группа
О входов блока прерываний соединена с первьши выходами соответствующих олоков св зи с абонентом, второй вход б.тока коммутации информации и первый вход блока прерываний соединены с первым выходом процессора, первый и второй входы блока коммутации команд соединены с выходом блока приоритета первым выходом блока прерываний, второй выход которого соединен со вторым входом нроцессора и третьим входом блока коммутации команд, выход которого соединен с третьим входом процессора. Первый выход блока управлени соединен со вторым входом блека прерываний к со вторыми входами блока приоритета и блоков св зи с абонентом. Второй выход блока управлени соединен с третьими входами блоков св зи с абонентом, а третий выход - с третьими входами блока коммутации информации и блока приоритета и с третьим входом блока прерываний. Блок управлени содержит узел выделени команд, узел формировани адреса, узел выдачи команд и дешифратор. Первый выход узла выделени команд соединен с информационным входом узла формировани адреса, а второй выход - с информационными входами узла выдачи команд и дешифратора , первый выход которого соединен с управл ющими входами узла формировани адреса и узла выдачи команд. 13ход узла выделени команд вл етс входом блока, а выходы узла формировани адреса, узла выдачи команд и второй выход дешифратора вл ютс соответственно первым , вторым и третьим выходами блока. Блок св зи с абонентом содержит два регистра , узел формирователей, узел св зи с магистралью обмена, элемент И, дешифратор , узел управлени . Выход первого регистра соединен с информационным входом Ззла св зи и магистралью обмена. Выход элемента И соединен с управл ющим входом дешифратора, первый выход которого соединен с управл ющим входом второго регистра, второй выход - с управл ющим входом узла св зи с магистралью обмена, третий выход - с первыми входами узла управлени , выход которого и выход узла св зи с магистралью обмена вл ютс} соответственно первым и вторым выходами блока. Информационные входы второго регистра , вход дешифратора и вход эле мента И вл ютс соответственно первым, третьим и вторым входами блока.
На фиг. I приведена структурна схема устройства дл обмена информацией; на фиг. 2 - структурна схема блока управлени ; -на фиг. 3 - структурна схема блока св зи с абонентом.
Устройство содержит блоки J св зи с абонентом, блок 2 приоритета, блок 3 прерываний , блок 4 коммутации информации, блок 5 управлени , блок 6 коммутации команд, процессор 7, тины 8 магистрали запросов (цепи сигналов «За вка обслуживанн ), шины 9 адресной магистрали, шины 0 магистрали команд, щкны 1 п 12 информационных магистралей, входы 13-16 блоков.
Блок 5 управлени (фиг. 2) содержит узел 17 выделени команд, узел 18 формировани адреса, узел 19 выдачи команд и дешифратор 20.
Блок 1 св зи с абонентом (фиг. 3) содержит регистры 21, 22, узел 23 формирователей , узел 24 св зи с магистралью обмена , элемент И-25, дещнфратор 26 и узел 27 управлени .
Блоки I св зи с абонентом реализуют
интерфейс абонентов, т. е. осуществл ют логическое, электрическое и кабельное сопр жение с абонентами. Все блоки i имеют одинаковое конструктивное исполнение п со стороны системы обмена имеют одинаковый набор информационных и управл ющих сигналов.
Блок 2 приоритета реализует приоритетное обслулсивание за вок, поступающих от блоков 1. Блок 3 прерываний предназначен
дл выработки сигналов прерывани работы процессора 7 дл удовлетворени за вок от абонентов, имеющих ограниченное врем ожидани начала обслуживани . Блок 4 коммутации информации реализует
подключение к щинам 11 входной магистрали блоков 1 либо числовой магистрали от нроцессора 7, либо шин 12 выходной информационной магистрали от блоков 1. Блок 6 коммутации команд служит дл
подключени к командной магистрали процессора 7 кодов номеров за вок, поступающих от блока 2 приоритета или от блока 3 прерываний.
Устройство работает следующим образом .
За вки на обслуживание от блоков 1 поступают на входы блоков 2 и 3. Каждый блок 1 может выставить две за вки: за вку на прием информации и за вку на выдачу информации. За вки па входах блоков 2 и 3 могут маскироватьс по командам процессора 7. За вка от абонентов, допускающих большое врем ожидани начала обслуживани , маскируютс на входах блока 3, а за вки, требующие немедленного обслуживани , маскируютс на входах блока 2 и соответственно размаскированы на входах блока 3. В процессе работы устройства можно установить (или сн ть)
маску на за вку любого абонента как на входе блока 2, так и на входе блока 3, т. е. можно осуществл ть динамическое управление потоком за вок.
Если процессор 7 свободен, т. е. не зап т в данпый момент обслуживанием абоентов , и если на входах блока 3 отсутствуют за вки, требующие немедленного обслуживани , то в блоке 2 осуществл етс просмотр за вок па обслуживание. При нахождении первой за вки ее номер через
блок 6 передаетс в процессор 7, после чего начинаетс обслуживание этой за вки. Во врем обслуживани абонента просмотр за вок в блоке 2 прекращаетс и возобновл етс вновь после окончани обслуживани предыдущей за вки.
В блоке 3 посто нно осуществл етс просмотр за вок. При нахождении за вки блок 3 вырабатывает сигнал авторазрыва, который со второго выхода поступает на входы процессора 7 и блока 6. При получении этого сигнала процессор 7 прекращает выполнение программы и выполн ет за вку , номер которой поступает через блок б от блока 3. После выполнени программы авторазрыва процессор 7 возобновл ет выполнение прерванной программы. Таким образом, осуществл етс инициаци обмена по за вкам от абонентов.
Процесс обмена информацией осуществл етс по командам процессора 7. Всем абонентам системы и блокам 1 присвоены номера от 1 до М, где М число абонентов в системе. При начале обмена с первого выхода процессора 7 поступает код номера блока 1 (адрес абонента) и код команды . Блок 5 выдел ет команды, адресованные блокам 1, и выставл ет на щины 9 адресной магистрали адрес, а на щины 10 - код команды, подлежащий исполнению. Адрес и команда поступают на все блоки 1. Каждый блок 1 опознает адрес, присутствующий на щинах 9. Блок 1, опознавщий адрес, принимает команду к исполнению, подключаетс к щинам 11 или 12 и организует обмен информацией между абонентом и процессором 7. При передаче информации от абонента соответствующий блок 1 подключаетс к щинам 12, при передаче информации абоненту воспринимает информацию с шин 11 и доводит ее до абонента.
Имеетс возможность осуществить обмен информацией между парой абонементов без доведени ее до процессора. В этом случае от процессора 7 поступает абоненту-источнику команда «Передать информацию , абоненту-приемнику - «Прин ть информацию , блоку 5 - «Взаимный обмен. Блок 5 по этой команде переключает блок 4. Информаци от абонента-источника че .рез его блок 1 поступает на щины 12, через блок 4 на шины 11 и далее через соответствующий блок 1 абоненту-приемнику. Взаимный обмен информацией между абонентами без участи процессора 7 осуществл етс в том случае, если информаци абонента-источника не требует преобразовани (обработки), т. е. если «пон тна абоненту-приемнику.
Во врем обмена информацией между абонентами или абонентом и процессором 7 шины 11 и 12 информационной магистрали зан ты, т. е. в каждый момент обмен информации осуществл етс между двум абонентами или между одним абонентом и
процессором. После завершени обмена блок 5 с третьего выхода выдает команды управлени на блоки 2 и 3, разрещающие просмотр за вок. На блок 3 выдаетс разрешение после заверщени фазы обмена, на блок 2 - после завершени фазы обработки информации в процессоре 7 (обслуживание за вки абонентов включает фазу обмена плюс фазу обработки при приеме
от абонента или фазу подготовки плюс фазу обмена при выдаче информации абоненту ).
В зависимости от скорости, с которой абоненты осуществл ют обмен информацией , по командам процессора 7 реализуетс монопольный, мультиплексный или блокмультиплексный режимы обмена. В монопольном режиме за одно подключение блока 1 к щинам И или 12 передаетс вс информаци . В мультиплексном режиме за одно подключение передаетс только одно информационное слово. В этом случае каждый раз при готовности абонента прин ть (выдать) слово блок I выставл ет за вку
на обслуживание, котора через блок 2 или через блок 3 доводитс до процессора 7.
В блок-мультиплексном режиме за одно подключение осуществл етс обмен группой информационных слов. Взаимный обмен информацией осуществл етс только Б монопольном режиме и с высокой скоростью обмена.
От процессора 7 на вход блока 5 поступают информационные и управл ющие слова . Узел 17 выдел ет управл ющие слова (цепи признаков управл ющего и информационных слов не показаны). Управл ющее слово состоит из двух частей: двоичного кода команды и двоичного кода адреса узла,
которому команда предназначена. Код адреса с выхода узла 17 поступает на вход узла 18, а код команды - на входы узла 19 и дешифратора 20. Узел 18 преобразует двоичный код адреса в парафазный код,
т. е. в код, в котором каждому разр ду соответствуют две щины: дл пр мого и инверсного значений. Парафазный код адреса разводитс по всем позици м дл установки блоков 1, а также к блоку 2 и к блоку 3. Шины 9 подвод тс к перечисленным блокам строго фиксированным образом в соответствии с адресами абонентов, так что при выдаче на щины 9 кода адреса на адресных входах только одного из блоков 1
(входах элемента И 25) присутствуют все единицы. Така система построени адресной магистрали позвол ет упростить блоки 1 за счет организации узла опознани адреса на элементе И, и в то же врем обеспечивает гибкость при построении системы, так как имеетс возможность присвоени любому абоненту любого номера.
Команды, поступающие от процессора 7, могут быть адресованы как абонентам
(блокам 1), так и внутренним узлам. К
внутренним командам относ тс команды управлени блоком 2, блоком 3 (команды «Установить маску, «Продолжить поиск за вок и др.) и блоком 4 (например, «Взаимный обмен). Дешифратор 20 блока 5 выдел ет внутренние команды и с третьего выхода передает их блокам 2, 3 и 4. Если на первом выходе процессора присутствует команда, адресованна блоку 1, то по витс сигнал на первом выходе дешифратора 20, который разрешит прохоладение адреса и команды на шины 9, 10.
Узел 27 управлени осуш.ествл ет св зь с абонентом по управл ющим сигналам. Если абоненту требуетс обслуживание, узел 27 управлени выставл ет на шине 8 за вку на обслуживание в виде потенциального сигнала, присутствующего до момента окончани обслуживани .
Регистры 21, 22 осуществл ют информационную св зь с абонентом. При передаче информации аболенту осуществл етс прием с шин 11 в регистр 22 и передача ее через узел 23. При приеме от абонента осуществл етс запись информации в регистр 21, котора далее через узел 24 передаетс на шины 12. Подключение блока 1 к шинам II, 12 осуществл етс по командам процессора 7. Например, если при приеме информации от абонента на соответствующий блок 1 поступает команда «Читать № (№ - адрес блока 1), то на входах элемента И 25 выбранного блока 1 будут все «1. Сигнал с выхода элемента И 25 разрешает прохождение кода команды на дешифратор 26, сигнал с соответствующего команде «Читать выхода которого разрешает прохождение информации с регистра 21 через узел 24 на шины 12. Если обмен осуществл етс группой слов (блоком данных), сигнал разрешени подключени к шинам 12 на выходе дешифратора 26 присутствует в течение всего времени обмена и снимаетс после завершени обмена (например, по команде «Конец обмена).
Узел 24 обеспечивает подключение выходов регистров 21 всех блоков1 интерфейса к общим шинам. Узел 24 может быть выполнен, например, на микросхемах И-НЕ с открытым коллектором, позвол ющих реализовать схему «Монтажное ИЛИ.
При передаче информации абоненту на блоки 1 поступает команда «Записать № в выбранном блоке 1 интерфейса на соответствующем выходе дешифратора 26 по витс сигнал, разрешающий запись информации с щин И в регистр 22 (цепи сигналов , сопровождающих информацию на шинах II, 12, не показаны).
Помимо команд «Читать, «Записать возможна передача от процессора 7 любых других команд. Каждый блок 1 может оперировать любым набором команд в пределах общего количества команд, определ емых количеством разр дов кода команды.
Так как команда сопровождаетс всегда адресом блока 1, то каждый блок 1 может оперировать «своим набором команд. Каждый блок I имеет дешифратор 26 и узел 27
управлени , ориентированные на выполнение команд, обусловленных спецификой обслуживаемого абонента. Например, если абонент осуществл ет обмен информацией последовательным кодом, блок 1 содержит
регистры сдвига 21, 22. За вка на обслуживание (на выдачу информации) из узла 27 выставл етс после накоплени в регистре 21 одного слова. После выдачи слова в процессор 7 в регистре 21 накапливаетс следующее слово. При передаче информации абоненту за вка на прием слова от процессора 7 выставл етс узлом 27 после выдачи абоненту -последовательным кодом из регистра 22 предыдущего слова.
Таким образом, устройство учитывает специфику работы абонента путем соответствующего построени узлов блока 1, но при этом каждый блок 1 имеет одинаковое структуру и алгоритм, обеспечивающие работу его в системе обмена.
Claims (3)
1. Устройство дл обмена информацией,
содержащее блоки св зи с абонентом, блок коммутации информации, процессор, блок приоритета и блок управлени , причем первые выходы блоков св зи с абонентом соединены соответственно с группой входов
блока приоритета, первый вход которого подключен ко входу блока управлени и первому выходу процессора, отличающеес тем, что, с целью расширени функциональных возможностей устройства за
счет обеспечени обмена между разнотипными абонентами, в него введены блок прерываний и блок коммутации команд, причем вторые выходы блоков св зи с абонентами соединены с первыми входами процессора и блока коммутации информации, выход которого соединен с первыми входами блоков св зи с абонентом, группа входов блока прерываний соединена с первыми выходами соответствующих блоков св зи с
абонентом, второй вход блока коммутации информации и первый вход блока прерываний соединены с первым выходом процессора , первый и второй входы блока коммутации команд соединены соответственно с
выходом блока приоритета и первым выходом блока прерываний, второй выход которого соединен со вторым .входом процессора и третьим входом блока коммутации команд, выход которого соединен с третьим входом процессора, первый выход блока управлени соединен со вторым входом блока прерываний и со вторыми входами блока приоритета и блоков св зи с абоненто .м, второй выход блока управлени соединен с третьими входами блоков св зи с абонентом , а третий выход - с третьими входами блока коммутации информации и блока приоритета и с третьим входом блока прерываний.
2.Устройство по п. 1, отличающеес тем, что блок управлени содержит узел выделени команд, узел формировани адреса , узел выдачи команд, дешифратор, причем первый выход узла выделени команд соединен с информационным входом узла формировани адреса, а второй выход - с информационными входами узла выдачи команд и дешифратора, первый выход которого соединен с унравл юш;ими входами узла формировани адреса и узла выдачи команд, вход узла выделени команд вл етс входом блока, а выходы узла формировани адреса, узла выдачи команд и второй выход дешифратора вл ютс соответственно первым, вторым и третьим выходами блока.
3.Устройство по п. 1, отличающеес тем, что блок св зи с абонентом содержит два регистра, узел формирователей.
узел св зи с магистралью обмена, элемент И, дешифратор, узел управлени , причем выход первого регистра соединен с информационным входом узла св зи с магистралью обмена, выход элемента И соединен, с управл ющим входом дешифратора, первый выход которого соединен с управл ющим входом второго регистра, второй выход - с управл ющим входом узла св зи
с магистралью обмена, третий выход - с первым входом узла управлени , выход которого и выход узла св зи с магистралью обмена вл ютс соответственно первым и вторым выходами блока, информационные
входы второго регистра и дешифратора и вход элемента И вл ютс соответственно первым, третьим и вторым входами блока.
Источники информации, прин тые во внимание при экспертизе
1. Авторское свидетельство СССР № 444062, кл. G 06 F 9/00, 1972.
2. Авторское свидетельство СССР № 524176, кл. G 06 F 3/04, 1974 (прототип ) .
,
/
(Риг. 2
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782640165A SU794630A1 (ru) | 1978-07-01 | 1978-07-01 | Устройство дл обмена информацией |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782640165A SU794630A1 (ru) | 1978-07-01 | 1978-07-01 | Устройство дл обмена информацией |
Publications (1)
Publication Number | Publication Date |
---|---|
SU794630A1 true SU794630A1 (ru) | 1981-01-07 |
Family
ID=20775108
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU782640165A SU794630A1 (ru) | 1978-07-01 | 1978-07-01 | Устройство дл обмена информацией |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU794630A1 (ru) |
-
1978
- 1978-07-01 SU SU782640165A patent/SU794630A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5632016A (en) | System for reformatting a response packet with speed code from a source packet using DMA engine to retrieve count field and address from source packet | |
EP0233373B1 (en) | Programmable communication card | |
EP0068865A1 (en) | Processor facilities for integrated packet and voice switching | |
KR920006858A (ko) | 직접 메모리 억세스 테이타 전송중의 버스 중재 최적화 방법 및 장치 | |
JPH0644783B2 (ja) | アプリケーションプロセッサマイクロプロセッサ(apm)及び当該apmを有するネットワーク | |
JPH06209348A (ja) | 多重ステーション通信バス・システム | |
KR900000776A (ko) | 주변 제어기와 어댑터 인터페이스 | |
CN111581136B (zh) | 一种dma控制器及其实现方法 | |
SU794630A1 (ru) | Устройство дл обмена информацией | |
US7096177B2 (en) | Multiprocessor array | |
US5528768A (en) | Multiprocessor communication system having a paritioned main memory where individual processors write to exclusive portions of the main memory and read from the entire main memory | |
SU911499A1 (ru) | Устройство дл обмена | |
JPS6045864A (ja) | 中央処理制御ではないシステムにおけるマイクロコンピユ−タ間の情報の転送方法 | |
SU822168A1 (ru) | Устройство дл сопр жени каналовВВОдА-ВыВОдА C уСТРОйСТВОМ упРАВлЕНи ОпЕРАТиВНОй пАМ Тью МНОгОпРОцЕССОР-НОй ВычиСлиТЕльНОй МАшиНы | |
SU922713A1 (ru) | Мультиплексный канал | |
SU1130855A1 (ru) | Устройство дл сопр жени вычислительных машин | |
SU1481785A1 (ru) | Устройство дл св зи процессоров | |
SU760074A1 (ru) | Устройство для обмена информацией 1 | |
SU924693A1 (ru) | Мультиплексный канал | |
SU1702381A1 (ru) | Устройство дл межмашинного обмена информацией | |
SU934834A1 (ru) | Устройство дл управлени подключением к магистрали общего блока пам ти | |
SU1587524A1 (ru) | Устройство дл сопр жени ЭВМ с каналом св зи | |
SU1280645A1 (ru) | Устройство дл сопр жени многоблочной пам ти с процессором и вводно-выводными устройствами | |
SU1019427A1 (ru) | Устройство дл сопр жени цифровых вычислительных машин | |
SU1265787A1 (ru) | Устройство управлени дл мультиплексного канала |