SU1130855A1 - Устройство дл сопр жени вычислительных машин - Google Patents

Устройство дл сопр жени вычислительных машин Download PDF

Info

Publication number
SU1130855A1
SU1130855A1 SU833550272A SU3550272A SU1130855A1 SU 1130855 A1 SU1130855 A1 SU 1130855A1 SU 833550272 A SU833550272 A SU 833550272A SU 3550272 A SU3550272 A SU 3550272A SU 1130855 A1 SU1130855 A1 SU 1130855A1
Authority
SU
USSR - Soviet Union
Prior art keywords
priority
group
inputs
blocks
outputs
Prior art date
Application number
SU833550272A
Other languages
English (en)
Inventor
Виталий Иванович Вьюн
Владимир Васильевич Гроль
Алексей Филиппович Зубец
Евгений Антонович Козырь
Дмитрий Иванович Масол
Валерий Васильевич Растегаев
Сергей Николаевич Сахаров
Original Assignee
Ордена Ленина Институт Кибернетики Им.В.М.Глушкова
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ордена Ленина Институт Кибернетики Им.В.М.Глушкова filed Critical Ордена Ленина Институт Кибернетики Им.В.М.Глушкова
Priority to SU833550272A priority Critical patent/SU1130855A1/ru
Application granted granted Critical
Publication of SU1130855A1 publication Critical patent/SU1130855A1/ru

Links

Landscapes

  • Bus Control (AREA)

Abstract

УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ВЫЧИСЛИТЕЛЬНЫХ МАШИНi содержащее группу коммутаторов, группу блоков приоритета, группу интерфейсных , блоков, причем запросные входы блоков приоритета группы соединены с выходами интерфейсных блоков по принципу каждый с каждь1м, выходы блоков приоритета группы соединены с входами разрешени  передачи соответстВУЮ1Щ1Х коммутаторов группы, информационные входы каждого коммутатора группы соединены с выходными шинаь всех интерфейсных блоков грзгапы, выходы коммутаторов группы соединены с входными шинами приема соответствующих интерфейсных блоков группы, отличающеес  тем, что, с целью повышени  производительности системы за счет возможности динамичного переназначени  приоритета вычислительных машин системы , в него введены блок уп равлени  приоритетами, выходы которого соединены с входами кода приоритета блоков приоритета, входы разрешени  записи блока управлени  приоритетами соединены с выxoдa QI сигналов записи кодов приоритета инте фвйсных (Л блоков, а информационные входы соединены с шинами передачи интерфейсных блоков, блок управлени  приоритетами содержит коммутатор и itehtcTp приоритетов, причем информационные | входы коммутатора  вл ютс  информаЩ10ННЫМИ входами блока, а управл ющие входы коммутатлра соединены с :о входами разрешени  записи блока, выход коммзтатора соединен с входом X) регистра приоритета, выходы которо:л :л го  вл ютс  выходами блока.

Description

Изовретениё относитс  к вычислительной технике и предназначено дл  построени  многомашинных- вычислительных систем. Известно устройство дл  коммутации сообщений, содержащее входной и выходной накопители, входной блок опроса, блок дешифраци  заголовков сообщений,.центральный накопитель , блок сравнени  рангов, блок дешифрации, блок коммутации и выпол н ющее функции коммутации сообщений в соответствии с категорией их сроч ности 1j. Недостатком данного устройства  вл етс  отсутствие возможности динамически измен ть ранг крммутируемых сообщений. Известно устройство дл  сопр жени  вычислительных машин, содержащее первый регистр команд, первьй и второй буферный регистры данных, блок управлени  св зью с-основной машиной, блок управлени  лини ми св зи, регистр приоритетов и второй регистр команд. Регистр приоритетов предназначен дл  обеспечени  коммутации основной Машины с одной из линий св зи С- прин тыми в устройстве приоритетами C2J. Недостатком этого устройства  вл етс  отсутствие возможности автоматического управлени  приоритетами .. Наиболее близким к предлагаемому  вл етс  устройство дл  сопр жени  вычислительных машин, содержащее блок коммутации, группу интерфейсных блоков, при этом блок коммутации состоит из грзшпы коммутаторов и блоков приоритета, входы которых соединены с выходами запросов интер фейсных блоков, а выходы блоков приоритета группы соединены с соответствуницими входами коммутаторов группы ЗЛ« Недостатком известного устройства  вл етс  жесткость устано;влени  приоритетов. Вопрос о присвоении приоритетов решаетс  путем подключени  унифицированного направлени  данного интерфейсного блока к определенному полхюу блока коммутации, что не позвол ет в процессе работы вычислительной системы автоматически измен ть приоритетность ЭВМ. Цель изобретени  - повышение . производительности системы за счет 5 возможности динамичного переназначени  приоритета вычислительных машин системы. Поставленна  цель достигаетс  тем, что в устройство дл  сопр жени  вычислительных машин, содержа- . щее группу коммутаторов, группу блоков приоритета, группу интерфейсных блоков, причем запросные входы блоков приоритета группы соединены с выходами интерфейсных блоков по принципу кавдый с каждым, выходы блоков приоритета группы соединены с входами разрешени  передачи соответствующих коммутаторов группы, информационные входы каждого коммутатора группы соединены с выходными шинами всех интерфейсных блоков группы ,выходы коммутаторов группы соединены с входными шинами приема соответствующих интерфейсных блоков группы, введены блок управлени  приоритетами, выходы которого сое- / динены с входами кода приоритета блоков приоритета, входы разрешени  записи блока зправлени  приоритетами соединены с выходами сигналов записи кодов приоритета интерфейсных блоков, а информационные входы соединены с шинами передачи интерфейсных блоков, блок управлени  приоритетами содержит коммутатор и регистр приоритетов, причем информационные входы коммутатора  вл ютс  информационными входами блока, а управл ющие входы коммутатора соединены с входами разрешени  записи блока, выход коммутатора соединен с- входом регистра приоритета, выходы которого  вл ютс  выходами блока. На фиг. 1 представлена блок-схема предлагаемого устройства, на фиг. 2 - функциональна  схема блока управлени  приоритетами, на фиг. 3 функциональна  схема блока.коммутации дл  четьфех направлений коммутации, на фиг. 4 - функциональна  схема блока приоритетов. Устройство содержит блок 1 коммутации , группу интерфейсных блоков 2-5, блок-6 управлени  приоритетами, шины 7-10 передачи, шины 11-14 приема , шины 15-18 запросов, линии 19-22 управлени , выходы 23 блока управлени  приоритетами. Блок 6 управлени  приоритетами содержит коммутатор 24 и регистр 25 приоритетов.
3
Блок 1 коммутации содержит блоки 26-29 приоритетов, коммутаторы 30-33.
Блоки приоритетов содержат регистры 34 входа, элементы ИЛИ 35-46 и И 47-58.
Блок 1 коммутации св зан с группой интерфейсных блоков 2-5 (количество интерфейсных блоков зависит от числа направлений межмашинного обмена, в приведенном примере 4 направлени ) шинами 7-10 передачи, шинами 11-14 приема и шинаьш 15-18 запросов.
Техническа  реализаци  интерфейс ных блоков 2-5 может быть аналогиHk технической реализации интерфейсных блоков известного устройства и представл ет собой цифровой конечный автомат, содержащий блок формировани  функций возбуждений, блок пам ти, дешифратор. Сигналы по шинам 19-22 формируютс  на соответствующих выходах дешифратора.
В блок. 6 управлени  приоритетами заведены шины .7-10 передачи и линии 19-22 управлени  из интерфейсных блоков 2-5, а выходы 23 блока 6 подключены к вторым входам блоков 26-29 приоритетов блока 1 коммутации .
Коммутатор 24 предназначен дл  подключени  шин 7-10 передачи соответствующих интерфейсных блоков 2-5 к входу регистра 25 приоритетов
Регистр 25 приоритетов предназначен дл  хранени  кодов приоритетов , присваиваемых каждой из ЭВМ системы. Дл  каждой ЭВМ в регистре 25 выделена фиксированна  зона, в которой, например, позиционным ко .дом записан присвоенный данной ЭВМ приоритет (количество зон соответствует числу ЭВМ в системе, в данном случае 4 зоны).
Функцию присвоени  приоритетов может вз ть на себ  люба  из ЭВМ, вход ща  в комплекс, котора  в данный момент  вл етс  центральной. При этом блок 6 управлени  приоритетами рассматриваетс  как абонент дл  .ЭВМ, присваивающей приоритеты. ЭВМ вьщает код приоритета, который через соответствующий интерфейсный блок 2,3,4 или 5 поступает по шинам 7,8,9 или 10 передачи на вход коммутатора 24 блока 6 управлени  приоритетами по управл ющему
5
сигналу из блока 2. 3,4 или 5 и записываетс  в регистр 25 приоритетов блока 6 управлени  приоритетами .)
Межмашинный обмен начинаетс  с фазы установлени  св зи между ЭВМ комплекса. Установление св зи происходит в соответствии с присвоенными приоритетами. Предположим, что
текущее состо ние системы приоритетов следук цее: наименьшим приорите-том обладает ЭВМ, подключенна  к интерфейсному блоку 2, наивысшим к блоку 5, а остальные ЭВМ имеют ;
приоритет в соответствии с возрас- ; такием номера интерфейсного блока, i Такой системе приоритетов может. соответствовать следующее состо ние регистра 25 приоритетов: 0001 - содержимое зоны регистра, вьщеленной дл  хранени  приоритета ЭВМ, подключенной к блоку 2, 0010 - содержимое зоны регистра дл  блока 3, 0100 - содержимое зоны регистра ;
дл  блока 4, 1000 - содержимое зоны регистра дл  блока 5. Например, от абонентов (ЭВМ) через интерфейсные блоки 2, 4 и 5 поступили запросы к ЭВМ, подключен-:
ной к интерфейсному блоку 3 устройства . Эти запросы по шинам 15, 17 : и 18 записываютс  в регистр 34 бло-i ка 27 приоритетов, пример реализации которого приведен на фиг. 4.
Регистр 34 хранит запросы, поступившие в данное направление от ЭВМ системы, что дает .возможность исключить разрыв установленной св зи с меньшим приоритетом при поступлеНИИ запросов, обладающих более высоким приоритетом.
Комбинационна  схема (фиг. 4) объедин ет сигналы запросов с кодами приоритетов, присвоенным данным
запросам. Сигнал запроса от ЭВМ, имеющей наивысший приоритет, по шине 18 с выхода регистра 34 проходит через открытый элемент И 55 на выход элемента ИЛИ 46 и далее - к блоку 31. Единичный сигнал с выхода элемента И 55, пройд через элементы ИЛИ 38 и 35, ИЛИ 36, блокирует запросы по шинам 15 и 17.
Сигнал с выхода элемента ИЛИ 46 блока 27 подключает шины 10 передачи ЭВМ, имеющей наивысший приоритет, че1)ез коммутатор 31, шины 12 и ин5 .
терфейсный блок 3 к ЭВМ, подключенной к блоку 3 устройства.
После окончани  обмена запрос по шине 18 снимаетс , что вызьюает обнуление соответствующего разр да регистра 34 блока 27. При этом сигнал с шины 17 пройдёт через элемент И 53, Который открыт низким сигналом с выхода элемента ИЛИ 39, Сигнал с вьпсода элемента И 53 , через элемент ИЛИ 45 и через коммутатор 31 подключит шины 9 передачи к шинам 12 приема. Этот же сигнал (с выхода элемента И 53) блокирует отработку запроса по шине 15.
Остальные ЭВМ обслуживаютс  аналогично в соответствии с присвоенными приоритетами.
Существует р д систем управлени  несколькими процессами, в которых важность информации, отражающей ход каждого процесса, может измен тьс  со временем. Это приводит к необходимости динамического распределени  приоритетов и возможности , их перестройки в соответствии с конкретными требовани ми к оперативности обработки информации, поступак цей от каждой ЭВМ комплекса.
308556
В известном устройстве отсутствует возможность автоматического изменени  приоритетов в ходе решени  задач. Следовательно, информа5 ци , фактически обладак ца  в данньй момент наивысшим приоритетом, в известном устройстве будет по-прежнему обслуживатьс  с ранее присвоенным этому направлению низким приоритетом , что приводит к задержке пер- , воочередной в данный момент времени информации.
Предлагаемое устройство благодар  возможности оперативного согласовани  системы приоритетов с текущми требовани ми, определ емыми задачей, решаемой в данный момент времени многомашинным комплексом, позвол ет производить перестройку направлени  многомашинного обмена в соответствии с требовани ми к оперативности обработки информации, что повьш1ает пропускную способность устройства и многомашинной системы.
ркономический эффект от внедрени  устройства составл ет 140 тыс. рублей.
8 3 10
фиг. 2
1516 1718
/J
фигЗ
78 9 W

Claims (1)

  1. УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ВЫЧИСЛИТЕЛЬНЫХ МАШИН; содержащее группу коммутаторов, группу блоков приоритета, группу интерфейсных , блоков, причем запросные входы блоков приоритета группы соединены с выходами интерфейсных блоков по принципу каждый с каждым, выходы блоков приоритета группы соединены с входами разрешения передачи соответствующих коммутаторов группы, информационные входы каждого коммутатора группы соединены с выходными шинамй всех интерфейсных блоков группы, выходы коммутаторов группы соединены с входными шинами приема соответствующих интерфейсных блоков группы, отличающееся тем, что, с целью повышения производительности системы за счет возмож ности динамичного переназначения приоритета вычислительных машин системы, в него введены блок управления приоритетами, выходы которого сое динены с входами кода приоритета блоков приоритета, входы разрешения записи блока управления приоритетами соединены с выходами сигналов записи кодов приоритета интерфейсных блоков, а информационные входы соединены с шинами передачи интерфейсных блоков, блок управления приори- ' тетами содержит коммутатор и регистр приоритетов, причем информационные входы коммутатора являются информационными входами блока, а управляющие входы коммутатора соединены с входами разрешения записи блока, выход коммутатора соединен с входом регистра приоритета, выходы которого являются выходами блока.
    1 1130855 2
SU833550272A 1983-02-14 1983-02-14 Устройство дл сопр жени вычислительных машин SU1130855A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU833550272A SU1130855A1 (ru) 1983-02-14 1983-02-14 Устройство дл сопр жени вычислительных машин

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU833550272A SU1130855A1 (ru) 1983-02-14 1983-02-14 Устройство дл сопр жени вычислительных машин

Publications (1)

Publication Number Publication Date
SU1130855A1 true SU1130855A1 (ru) 1984-12-23

Family

ID=21048903

Family Applications (1)

Application Number Title Priority Date Filing Date
SU833550272A SU1130855A1 (ru) 1983-02-14 1983-02-14 Устройство дл сопр жени вычислительных машин

Country Status (1)

Country Link
SU (1) SU1130855A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Авторское свидетельство СССР 732846, кн. G 06 F 3/04, 1980. 2.Авторское свидетельство СССР №.732845, кп. G 06 F 3/04, 1980. 3.Авторское сввдетельство СССР № 840867, кл. G 06 F 3/04, 1981 (прототип). *

Similar Documents

Publication Publication Date Title
AU637428B2 (en) Apparatus for conditioning priority arbitration
CA1191641A (en) Processor facilities for integrated packet and voice switching
US4933846A (en) Network communications adapter with dual interleaved memory banks servicing multiple processors
US4149238A (en) Computer interface
CA1278387C (en) Processor access control arrangement in a multiprocessor system
US4692862A (en) Rapid message transmission system between computers and method
JPH02263260A (ja) メモリアクセススイッチネットワーク
EP0097028A2 (en) Multiple-microcomputer communications system
JPS63280365A (ja) ダイレクトメモリアクセスオ−ダ競合制御方式
JPS61143865A (ja) 直接データ転送のためのインターフエース
US4719562A (en) Multiprocessor system for intercommunication of processors
SU1130855A1 (ru) Устройство дл сопр жени вычислительных машин
KR20010053612A (ko) 기억 장치 및 상기 기억 장치를 동작시키기 위한 방법
US3293618A (en) Communications accumulation and distribution
JPH10262272A (ja) 時分割多重化通信媒体の簡単なインターフェース
US6356938B1 (en) System and method for transmission of information packets between provider and consumer processors
US6256696B1 (en) Information processing system comprising at least two processors
US5796672A (en) Method and circuit for routing data to registers in an integrated circuit
WO1991010958A1 (en) Computer bus system
JP3178474B2 (ja) 通信制御装置
SU1481785A1 (ru) Устройство дл св зи процессоров
US6640261B1 (en) Method and apparatus for scheduler coupled to memory array wherein scheduler addresses array with at least a portion of an identification number
JPH064401A (ja) メモリアクセス回路
SU1541623A1 (ru) Устройство дл сопр жени ЭВМ с периферийным устройством
SU1249524A1 (ru) Модульна многоуровнева система коммутации процессоров