CN111581136B - 一种dma控制器及其实现方法 - Google Patents

Abstract

本发明提供一种DMA控制器及其实现方法，应用于MCU控制器中，MCU控制器包括CPU处理器，DMA控制器包括：缓存模块；多个DMA传输通道，每个DMA传输通道中没有设置对应的缓存单元，每个DMA传输通道通过AHB总线均连接缓存模块；调度模块，与每个DMA传输通道连接，用于接收CPU处理器发送的数据搬移命令，并将数据搬移命令分配至对应的DMA传输通道，使得DMA传输通道根据数据搬移命令进行数据传输；AHB总线中设置有：读取模块，接收调度模块分配的数据搬移命令，将第一存储单元中的数据读取到缓存模块中；写入模块将读取的数据写入到第二存储单元中。本发明的有益效果为：提升系统总线利用率和多通道效率。

Description

一种DMA控制器及其实现方法

技术领域

本发明涉及通信技术领域，尤其涉及一种DMA控制器及其实现方法。

背景技术

MCU(Microcontroller Unit)也称单片微型计算机，需要在单一芯片中集成不同的功能模块，并且上述功能模块之间需要进行数据交换，因此可以采用AMBA(AdvancedMicrocontroller Bus Architecture，高级微控制器总线结构)总线结构将这些功能模块(例如CPU、DMA)连接起来。其中，当CPU通过总线进行数据搬移的时候，需要先将数据先存储到内部寄存器，然后再将内部寄存器中的数据写到其他地方，因此CPU将要花费大量的时间，以及占用CPU的处理时间，从而使得CPU性能被大大降低。

而DMA技术可以在需要进行大量数据搬移的时候，DMA可以根据CPU下发的搬移命令进行数据搬移，此时CPU可以进行其他工作，即不需要占用CPU的处理时间，当数据搬移完毕，DMA向CPU下发一个搬移完成的响应，此次搬移就结束。DMA技术不仅提升了搬移速度，也提升了CPU的性能。

然而现有技术中的DMA技术大多采用将传输总长度拆分为多个能够通过硬件电路传输的小组，将每个小组通过一个AMBA总线结构中AHB总线主机接口(master interface)进行数据搬移，数据搬移的步骤为：先从源地址读到数据并缓存，数据读取完成之后，再将数据从缓存写入目的地址。

上述现有技术存在下述缺点：

1、架构设计扩展性与复用性很低，无法适应不同的应用场景；

2、DMA传输中，只有一个AHB总线主机接口，数据从源地址读取过程中，是不能写入目的地址的，必须等这一次读传输完成，数据全部进入缓存，才能进行写入目的地址传输，读操作与写操作互斥，总线利用率大大降低。

3、DMA为多通道传输，由于读写互斥，一次传输会阻塞下一次传输，即一次读写传输不完成，下一次传输无法进行。

4、由于通道阻塞，现有技术DMA通道越多，通道阻塞现象越严重，通道利用率越低。

发明内容

针对现有技术中存在的上述问题，现提供一种旨在提升多通道效率的DMA控制器及其实现方法。

具体技术方案如下：

一种DMA控制器，其中，应用于MCU控制器中，MCU控制器包括CPU处理器；

DMA控制器包括：

一个缓存模块；

多个DMA传输通道，每个DMA传输通道中没有设置对应的缓存单元，每个DMA传输通道通过AHB总线均连接缓存模块；

调度模块，与每个DMA传输通道连接，用于接收CPU处理器发送的数据搬移命令，并将数据搬移命令分配至对应的DMA传输通道，使得DMA传输通道根据数据搬移命令进行数据传输；

AHB总线中设置有：

读取模块，分别与缓存模块和调度模块连接，并连接一用于读取的第一存储单元，用于接收调度模块分配的数据搬移命令，以根据数据搬移命令调用对应的DMA传输通道，使得DMA传输通道将第一存储单元中的数据读取到缓存模块中，数据设置有对应于数据搬移命令的唯一标识；

写入模块，与缓存模块连接，并连接一第二存储单元，用于读取缓存模块中的数据，并根据读取的数据中的唯一标识查到对应的数据搬移命令，根据数据搬移命令调用对应的DMA传输通道，将缓存模块中的数据写入到第二存储单元中。

优选的，DMA控制器，其中，唯一标识对应于一个DMA传输通道。

优选的，DMA控制器，其中，于DMA控制器的每次数据传输时，只使用一个DMA传输通道。

优选的，DMA控制器，其中，调度信息中设置有每个DMA传输通道需分配的总传输数据、传输次数和每次传输的数据长度。

优选的，DMA控制器，其中，调度模块采用一预设优先级策略分配数据搬移命令。

优选的，DMA控制器，其中，预设优先级策略为最近最低优先级算法。

优选的，DMA控制器，其中，DMA控制器具有总线矩阵，DMA传输通道通过总线矩阵连接AHB总线。

还包括一种DMA控制器的实现方法，其中，实现方法包括：

步骤S1，提供如权利要求1-7的DMA控制器；

步骤S2，读取模块接收调度模块分配的数据搬移命令，以根据数据搬移命令调用对应的DMA传输通道，使得DMA传输通道将第一存储单元中的数据读取到缓存模块中，数据设置有对应于数据搬移命令的唯一标识；

写入模块读取缓存模块中的数据，并根据读取的数据中的唯一标识查到对应的数据搬移命令，根据数据搬移命令调用对应的DMA传输通道，将缓存模块中的数据写入到第二存储单元中。

优选的，DMA控制器的实现方法，其中，步骤S2包括当缓存模块中没有数据时的初始步骤：

步骤S21，调度模块根据预设优先级策略将数据搬移命令分配至DMA传输通道；

步骤S22，读取模块接收数据搬移命令，以根据数据搬移命令调用对应的DMA传输通道，使得DMA传输通道将第一存储单元中的数据读取到缓存模块中，数据设置有对应于数据搬移命令的唯一标识；

步骤S23，写入模块读取初始的缓存模块中的数据，并根据读取的数据中的唯一标识查到对应的数据搬移命令，根据数据搬移命令调用对应的DMA传输通道，将缓存模块中的数据写入到第二存储单元中。

优选的，DMA控制器的实现方法，其中，步骤S2包括当缓存模块中存储有数据时的后续步骤：

步骤S24，读取模块和写入模块并行工作。

上述技术方案具有如下优点或有益效果：提升DMA控制器对于AHB总线的利用率，降低DMA的电路面积与生产成本，提升多通道效率。

附图说明

参考所附附图，以更加充分的描述本发明的实施例。然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。

图1为本发明DMA控制器的实施例的原理框图一；

图2为本发明DMA控制器的实施例的原理框图二；

图3为本发明DMA控制器的实现方法的实施例的流程图；

图4为本发明DMA控制器的实现方法的实施例的步骤S2的流程图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。

下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。

本发明包括一种DMA控制器1，如图1-2所示，应用于MCU控制器中，MCU控制器包括CPU处理器2；

DMA控制器1包括：

一个缓存模块3；

多个DMA传输通道4，每个DMA传输通道4中没有设置对应的缓存单元，每个DMA传输通道4通过AHB总线5均连接缓存模块3；

调度模块6，与每个DMA传输通道4连接，用于接收CPU处理器2发送的数据搬移命令，并将根据数据搬移命令分配至对应的DMA传输通道4，使得DMA传输通道4根据数据搬移命令进行数据传输；

AHB总线5中设置有：

读取模块7，分别与缓存模块3和调度模块6连接，并连接一第一存储单元9，用于接收调度模块6分配的数据搬移命令，以根据数据搬移命令调用对应的DMA传输通道4，使得DMA传输通道4将第一存储单元9中的数据读取到缓存模块3中，数据设置有对应于数据搬移命令的唯一标识；

写入模块8，与缓存模块3连接，并连接一第二存储单元10，用于读取缓存模块3中的数据，并根据读取的数据中的唯一标识查到对应的数据搬移命令，根据数据搬移命令对应的DMA传输通道4，使得DMA传输通道4将缓存模块中的数据写入到第二存储单元10中。

在上述实施例中，上述DMA控制器1与CPU处理器2相互独立，从而使得DMA控制器1成为一个独立个体，进而使得DMA控制器1的设计具有很强的兼容性与扩展性。

其中，AHB总线5中设置有读取模块7和写入模块8，并且读取模块7中设置有第一AHB接口和AMBA协议，而写入模块8中设置有第二AHB接口和AMBA协议，从而实现DMA控制器1采用双系统总线主机接口，从而实现DMA控制器1从第一存储单元9读取数据与向第二存储单元10的写入数据并行运行，进而提高AHB总线5的利用效率，并且由于读写并行，可以避免DMA传输通道4之间的阻塞；

其中，AMBA协议可以用于对数据搬移命令进行解析，从而根据数据搬移命令调用对应的DMA传输通道4；

以及，AHB总线5中的每个DMA传输通道4没有设置有对应的缓存单元，即每个DMA传输通道4均连接一个缓存模块3，以实现多DMA传输通道4共享一个缓存，从而降低芯片电路面积以及生产成本；

并且，通过调度模块6根据调度信息中的预设优先级策略调用AHB总线5中的所有DMA传输通道4进行数据传输，从而均衡DMA传输通道4调度，并且在DMA传输通道4数较多时根据预设优先级策略来提高DMA传输通道4效率。

在上述实施例中，可以提升DMA控制器1对于AHB总线5的利用率，降低DMA的电路面积与生产成本，提升多DMA传输通道4效率。

作为优选的实施方式，AHB总线5中的第一AHB接口可以为AMBA接口，AMBA接口符合AMBA总线规范，即CPU处理器2和DMA控制器1之间通过AMBA总线进行连接，并且CPU处理器2可以向DMA控制器1下发数据搬移命令。

需要说明的是，第一存储单元9用于读取源地址中的数据，第二存储单元10用于将数据写入目的地址中；

其中，第一存储单元9和第二存储单元10可以设置在同一个硬件存储设备中，也可以分别设置在不同的硬件存储设备中。

进一步地，在上述实施例中，唯一标识对应于一个DMA传输通道4。

在上述实施例中，每个DMA传输通道4对经过DMA传输通道4的数据设置一唯一标志，例如AHB总线5可以包括个DMA传输通道4，分别为DMA传输通道4、DMA传输通道4、DMA传输通道4……DMA传输通道4，DMA传输通道4对经过DMA传输通道4的数据设置唯一标识R，即带有R的数据是经过DMA传输通道4的数据；

DMA传输通道4对经过DMA传输通道4的数据设置唯一标识R，即带有R的数据是经过DMA传输通道4的数据；以此类推，因此将上述数据缓存到一个缓存模块3中时，可以根据每个数据的唯一标识记录数据对应的DMA传输通道4来源，因此每个DMA传输通道4中不需要设置对应的缓存单元，即多DMA传输通道4共享一个缓存，提高了内存利用率，也降低了电路面积与生产成本。

进一步地，在上述实施例中，其中，于DMA控制器1的每次数据传输时，只使用一个DMA传输通道4，即只有一个DMA传输通道4进行数据传输。

在上述实施例中，当DMA控制器1将第一存储单元9中的数据读取到缓存模块3中时，在每一次数据读取中，只有一个当前DMA传输通道4进行数据读取，当当前DMA传输通道4完成对应的读取任务后，将下一个DMA传输通道4设置为当前DMA传输通道4进行数据读取；

当DMA控制器1将缓存模块3中的数据写入到第二存储单元10对应的地址上时，在每一次数据写入中，只有一个当前DMA传输通道4进行数据写入，当当前DMA传输通道4完成对应的写入任务后，将下一个DMA传输通道4设置为当前DMA传输通道4进行数据写入；

其中，数据读取和数据写入可以并行进行。

在上述实施例中，缓存模块3用于缓存数据，数据从第一存储单元9到缓存模块3，再从缓存模块3到第二存储单元10中。

进一步地，在上述实施例中，调度信息中设置有每个DMA传输通道4需分配的总传输数据、传输次数和每次传输的数据长度。

作为优选的实施方式，调度信息中设置当前的DMA传输通道4需分配的总传输数据为个字节，现有技术中，通常需要让当前的DMA传输通道4将个字节全部传输网才能进行下一个DMA传输通道4的数据传输；然而本申请中，调度信息中还设置当前的DMA传输通道4的传输次数和每次传输的数据长度，例如传输次数为次，每次传输的数据长度为个字节，因此，可以在当前的DMA传输通道4传输完个字节后进行下一个DMA传输通道4的数据传输，以此类推，从而可以提高DMA传输通道4的传输效率。

进一步地，在上述实施例中，调度模块采用一预设优先级策略分配数据搬移命令，预设优先级策略为最近最低优先级算法。

在上述实施例中，最近最低优先级算法为：当前DMA传输通道4完成一次数据传输后，将当前DMA传输通道4的优先级设置为最低优先级，并将AHB总线5中的空闲的一个DMA传输通道4或优先级顺序中的下一个DMA传输通道4设置为当前DMA传输通道4，直到完成调度信息。

作为优选的实施方式，可以包括个DMA传输通道4，分别为DMA传输通道4、DMA传输通道4、DMA传输通道4……DMA传输通道4，初始状态下的DMA传输通道4的优先级顺序可以为：DMA传输通道4>DMA传输通道4>DMA传输通道4>……>DMA传输通道4，此时的DMA传输通道4为当前DMA传输通道4，在当前DMA传输通道4完成一次数据传输后，将当前DMA传输通道4的优先级设置为最低优先级，即此时DMA传输通道4的优先级顺序可以为：DMA传输通道4>DMA传输通道4>……>DMA传输通道4>DMA传输通道4，即此时的DMA传输通道4为当前的DMA传输通道4，以此类推，直到完成调度信息。

进一步地，在上述实施例中，DMA控制器1具有总线矩阵，DMA传输通道4通过总线矩阵连接AHB总线5，使得读取模块7和写入模块8并行工作。

进一步地，在上述实施例中，DMA控制器1中的命令与数据的传输采用两级流水线操作提示效率。

进一步地，在上述实施例中，每个DMA传输通道4包括一空闲提示单元，用于向调度模块6发送空闲提示单元，以提示DMA传输通道4处于空闲状态。

进一步地，在上述实施例中，DMA控制器1具有总线矩阵，使得第一AHB接口和第二AHB接口并行工作。

在上述实施例中，在一次数据传输过程中，读取模块7用于对第一存储单元9进行读数据，写入模块8用于对第二存储单元10进行写数据；并且当缓存模块3中存储有数据时，写入模块8就可以从缓存模块3中读取数据并写入到第二存储单元10中，从而大大提高总线的利用率。

还包括一种DMA控制器1的实现方法，如图3所示，实现方法包括：

步骤S1，提供如权利要求1-7的DMA控制器；

步骤S2，读取模块7接收调度模块6分配的数据搬移命令，以根据数据搬移命令调用对应的DMA传输通道4，使得DMA传输通道4将第一存储单元9中的数据读取到缓存模块3中，数据设置有对应于数据搬移命令的唯一标识；

写入模块8读取缓存模块3中的数据，并根据读取的数据中的唯一标识查到对应的数据搬移命令，根据数据搬移命令调用对应的DMA传输通道4，使得DMA传输通道4将缓存模块3中的数据写入到第二存储单元10中。

进一步地，在上述实施例中，如图4所示，步骤S2包括当缓存模块3中没有数据时的初始步骤：

步骤S21，调度模块6根据预设优先级策略将数据搬移命令分配至DMA传输通道4；

步骤S22，读取模块7接收数据搬移命令，以根据数据搬移命令调用对应的DMA传输通道4，使得DMA传输通道4将第一存储单元9中的数据读取到缓存模块3中，数据设置有对应于数据搬移命令的唯一标识；

步骤S23，写入模块8读取初始的缓存模块3中的数据，并根据读取的数据中的唯一标识查到对应的数据搬移命令，根据数据搬移命令调用对应的DMA传输通道4，使得DMA传输通道4将读取的数据写入到第二存储单元10中。

进一步地，在上述实施例中，步骤S2包括当缓存模块3中存储有数据时的后续步骤：

步骤S24，读取模块和写入模块8并行工作。

以上仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。

Claims (10)

1.一种DMA控制器，其特征在于，应用于MCU控制器中，所述MCU控制器包括CPU处理器；

所述DMA控制器包括：

一个缓存模块；

多个DMA传输通道，每个所述DMA传输通道中没有设置对应的缓存单元，每个所述DMA传输通道通过AHB总线均连接所述缓存模块；

调度模块，与每个所述DMA传输通道连接，用于接收所述CPU处理器发送的数据搬移命令，并将所述数据搬移命令分配至对应的所述DMA传输通道，使得所述DMA传输通道根据所述数据搬移命令进行数据传输；

AHB总线中设置有：

读取模块，分别与所述缓存模块和所述调度模块连接，并连接一第一存储单元，用于接收所述调度模块分配的所述数据搬移命令，以根据所述数据搬移命令调用对应的所述DMA传输通道，使得所述DMA传输通道将所述第一存储单元中的数据读取到所述缓存模块中，所述数据设置有对应于所述数据搬移命令的唯一标识；

写入模块，与所述缓存模块连接，并连接一第二存储单元，用于读取所述缓存模块中的数据，并根据读取的所述数据中的所述唯一标识查到对应的所述数据搬移命令，根据所述数据搬移命令调用对应的所述DMA传输通道，将所述缓存模块中的所述数据写入到所述第二存储单元中。

2.如权利要求1所述的DMA控制器，其特征在于，所述唯一标识对应于一个所述DMA传输通道。

3.如权利要求1所述的DMA控制器，其特征在于，于所述DMA控制器的每次数据传输时，只使用一个所述DMA传输通道。

4.如权利要求1所述的DMA控制器，其特征在于，所述调度信息中设置有每个所述DMA传输通道需分配的总传输数据、传输次数和每次传输的数据长度。

5.如权利要求1所述的DMA控制器，其特征在于，所述调度模块采用一预设优先级策略分配所述数据搬移命令。

6.如权利要求5所述的DMA控制器，其特征在于，所述预设优先级策略为最近最低优先级算法。

7.如权利要求1所述的DMA控制器，其特征在于，所述DMA控制器具有总线矩阵，所述DMA传输通道通过所述总线矩阵连接AHB总线。

8.一种DMA控制器的实现方法，其特征在于，所述实现方法包括：

步骤S1，提供如权利要求1-7所述的DMA控制器；

步骤S2，所述读取模块接收所述调度模块分配的所述数据搬移命令，以根据所述数据搬移命令调用对应的所述DMA传输通道，使得所述DMA传输通道将所述第一存储单元中的数据读取到所述缓存模块中，所述数据设置有对应于所述数据搬移命令的唯一标识；

所述写入模块读取所述缓存模块中的数据，并根据读取的所述数据中的所述唯一标识查到对应的所述数据搬移命令，根据所述数据搬移命令调用对应的所述DMA传输通道，将所述缓存模块中的所述数据写入到所述第二存储单元中。

9.如权利要求8所述的DMA控制器的实现方法，其特征在于，所述步骤S2包括当所述缓存模块中没有数据时的初始步骤：

步骤S21，所述调度模块根据预设优先级策略将所述数据搬移命令分配至所述DMA传输通道；

步骤S22，所述读取模块接收所述数据搬移命令，以根据所述数据搬移命令调用对应的所述DMA传输通道，使得所述DMA传输通道将所述第一存储单元中的数据读取到所述缓存模块中，所述数据设置有对应于所述数据搬移命令的唯一标识；

步骤S23，所述写入模块读取初始的所述缓存模块中的数据，并根据读取的所述数据中的所述唯一标识查到对应的所述数据搬移命令，根据所述数据搬移命令调用对应的所述DMA传输通道，将所述缓存模块中的所述数据写入到所述第二存储单元中。

10.如权利要求8所述的DMA控制器的实现方法，其特征在于，所述步骤S2包括当所述缓存模块中存储有数据时的后续步骤：

步骤S24，所述读取模块和所述写入模块并行工作。

Images