CN113064709B - 一种适用于mcu芯片的任务调度方法及系统 - Google Patents
一种适用于mcu芯片的任务调度方法及系统 Download PDFInfo
- Publication number
- CN113064709B CN113064709B CN202110380440.4A CN202110380440A CN113064709B CN 113064709 B CN113064709 B CN 113064709B CN 202110380440 A CN202110380440 A CN 202110380440A CN 113064709 B CN113064709 B CN 113064709B
- Authority
- CN
- China
- Prior art keywords
- task
- channel
- task scheduling
- trigger
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 40
- 230000001960 triggered effect Effects 0.000 claims abstract description 13
- 230000008569 process Effects 0.000 claims description 8
- 230000005540 biological transmission Effects 0.000 claims description 7
- 230000004044 response Effects 0.000 abstract description 3
- 230000006870 function Effects 0.000 description 12
- 238000005070 sampling Methods 0.000 description 6
- 238000004590 computer program Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000007306 turnover Effects 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
- G06F9/4881—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
- G06F15/7814—Specially adapted for real time processing, e.g. comprising hardware timers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computing Systems (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Bus Control (AREA)
Abstract
本发明涉及集成电路技术领域，具体涉及一种适用于MCU芯片的任务调度方法及系统，任务调度方法包括通道触发管理模块接收触发信号；任务仲裁器确定任务的处理顺序并启动通道任务；总线控制器根据通道的配置项对总线地址进行访问、完成相应操作；数据运算器对从总线读出的数据以及配置的数据操作数进行特定运算并将运算结果反馈给总线控制器，总线控制器完成预定操作后该通道当次任务结束；总线控制器产生任务完成触发信号反馈给通道触发管理模块，任务仲裁器继续选择下一个任务，当所有任务都完成后，任务仲裁器进入空闲状态，等待通道被新的触发条件触发。本发明显著降低了处理器与存储器的功耗，避免处理器响应中断带来的延迟和时间不确定性。
Description
技术领域
本发明涉及集成电路技术领域，具体涉及一种适用于MCU芯片的任务调度方法及系统。
背景技术
MCU芯片通常基于总线架构，处理器通过总线访问存储器，并控制芯片内部各种模块。各个模块的任务调度通常由处理器或DMA(直接内存访问)模块完成。处理器通过总线对各个模块的寄存器进行配置开启任务，通过查询寄存器或获取中断的方法得到各个模块工作任务的反馈，并根据情况启动新的任务。支持链表的DMA也可以进行非常简单的任务调度，在完成链表内的一项数据搬运任务后自动开启下一项数据搬运任务。
处理器运行的软件一般位于芯片内部或外部的存储器中。在执行处理器代码时，存储器会频繁被读写，功耗较高，处理器本身也会产生比较高的功耗。当模块完成任务发出中断时，处理器还需要依次执行栈管理函数以及中断处理函数，任务调度的响应速度较慢；如果处理器正在处理更高优先级的中断，任务调度的时间还会存在不确定性。支持链表的DMA只能完成数据的顺序搬运任务，适用面窄。
发明内容
为了解决上述处理器功耗高、任务调度速度慢以及任务调度时间的不确定性问题，本发明提供一种适用于MCU芯片的任务调度方法及系统，该方法能够有效减轻处理器工作负载，降低功耗，并且更加快速的完成较为复杂的任务调度。
本发明的技术方案包括：
一种适用于MCU芯片的任务调度方法，包括以下步骤：
S1、通道触发管理模块的输入端与触发源连接，接收由触发源发送的触发信号；
S2、通道触发管理模块的输出端与任务仲裁器相连接，任务仲裁器根据各通道的优先级以及各通道编号确定任务的处理顺序，并按顺序启动通道任务；
S3、任务仲裁器与总线控制器相连接，当任务仲裁器启动某一通道的任务后，总线控制器根据该通道的配置项对总线地址进行访问，并根据通道配置的数据操作类型对该总线地址进行单次读、单次写、或读后运算再写操作；
S4、数据运算器分别与任务仲裁器和总线控制器相连接，从任务仲裁器访问通道的配置项，从总线控制器读取数据，数据运算器对从总线读出的数据以及配置的数据操作数进行特定运算，并将运算结果反馈给总线控制器，由总线控制器将运算结果写回到通道所对应的总线地址，总线控制器完成预定操作后，该通道当次任务结束；
S5、当次任务完成后，由总线控制器产生任务完成触发信号反馈给通道触发管理模块的对应通道，任务仲裁器再根据当前被成功触发的通道的优先级继续选择下一个通道任务，当所有被成功触发通道的任务都完成后，任务仲裁器进入空闲状态，等待通道被新的触发条件触发。
进一步的，所述通道触发管理模块包括若干个通道，每个通道均由处理器独立配置，负责处理一项独立任务，每个通道的配置项主要包括触发源序号、触发源类型、优先级、总线地址、数据操作类型、数据操作数。
进一步的，每个通道配置有一个总线地址，总线控制器根据通道配置项中的数据操作类型对该总线地址进行单次读操作、单次写操作、或读后运算再写操作。
进一步的，所述触发源为MCU芯片内的各个模块，包括通用异步收发传输器UART、模数转换器ADC、DMA等，也包括任务调度模块本身。
进一步的，步骤S4中，数据运算器中执行的特定运算包括按位与操作、按位或操作、按位异或操作或加减法操作中的任意一种或多种。
进一步的，在任务调度模块等待触发的过程中，只有通道触发管理模块处于工作状态，任务仲裁器、总线控制器、数据运算器均处于空闲状态。
一种应用任一上述任务调度方法的任务调度系统，该系统适用于MCU芯片，系统包含任务调度模块、处理器、总线阵列、DMA以及其它功能模块，处理器通过总线阵列访问各个模块，配置各个模块的参数；所述DMA接受处理器或任务调度模块的配置，通过总线阵列访问各个模块，进行模块之间的数据搬运；DMA根据需要产生中断信号输出至处理器，并产生触发信号输出至任务调度模块；所述任务调度模块由处理器配置，执行所述任务调度方法进行任务调度。
进一步的，所述任务调度模块包括：通道触发管理模块、任务仲裁器、总线控制器以及数据运算器，其中通道触发管理模块、任务仲裁器、总线控制器三者相互连接；任务仲裁器、总线控制器、数据运算器三者相互连接；所述通道触发管理模块连接有触发源，用于接收触发信号。
本发明方法的有益效果：本发明提供的任务调度方法能够完成链表DMA无法实现的复杂任务调度。应用本发明提供的任务调度系统与方法，处理器在预先配置完成后就不需再介入任务调度工作，可以进入低功耗模式等待所有任务全部完成后再醒来，从而显著降低了处理器与存储器的功耗。在任务调度过程中，避免了处理器响应中断带来的延迟和时间不确定性，能够进行更加快速的任务衔接和处理，满足MCU实时性控制的需求。同时本发明提供的任务调度方法通过增加触发信号的方式，丰富了MCU内其它模块的工作状态输出，使得更加灵活的模块间组合调度方式成为可能。
附图说明
下面结合附图和具体实施方式对本发明做进一步详细的说明。
图1是本发明实施例提供的一种任务调度模块的结构框图；
图2是本发明实施例提供的一种任务调度方法的工作流程图；
图3是本发明实施例提供的一种任务调度系统结构框图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本实施例提供一种适用于MCU芯片的任务调度模块，请参照图1和图2，在一种优选实施方式中，该任务调度模块包括通道触发管理模块、任务仲裁器、总线控制器以及数据运算器。其中通道触发管理模块、任务仲裁器、总线控制器三者相互连接；任务仲裁器、总线控制器、数据运算器三者相互连接。
在一种优选实施方式中，通道触发管理模块包括若干个通道，每个通道均由外部的处理器独立配置，负责处理一项独立任务。每个通道的配置项主要包括触发源序号、触发源类型(触发源类型包括高电平，低电平，上升沿或下降沿等)、优先级、总线地址、数据操作类型、数据操作数等。
通道触发管理模块的输入端与外部其他模块连接，每个通道连接一个或多个外部模块，用于接收外部其他模块发出的触发信号，任务调度模块的触发源来自于MCU芯片内各个模块，包括UART(通用异步收发传输器)、ADC(模数转换器)、DMA等，也包括任务调度模块本身。每个通道根据配置的触发源序号在接入的触发信号源中选择一个作为该通道的触发源，并根据配置的触发源类型监控触发源的电平状态，当监控的触发源的电平状态满足要求时，通道被成功触发。
通道触发管理模块的另一端与任务仲裁器相连接，当通道触发管理模块的某一通道被成功触发时，向任务仲裁器发起请求，任务仲裁器根据各通道的优先级以及各通道编号确定各个任务的处理顺序，并按顺序启动通道任务。由于各通道均独立配置，同一时刻可能出现多个通道被成功触发，此时任务仲裁器根据各通道的优先级由高至低安排任务、依次进行。仲裁时可综合考虑各通道配置的优先级以及各通道编号确定当前启动任务的通道。
所述任务仲裁器与总线控制器相连接，当任务仲裁器启动某一通道的任务后，总线控制器根据该通道的配置项对总线地址进行访问。任务调度模块作为总线的主控模块，可以主动发起读写请求访问总线上的其它模块。通常每个通道配置一个总线地址，总线控制器可根据通道配置的数据操作类型对该总线地址进行单次读、单次写、或读后运算再写操作。单次读操作可用于某些模块提供的读清除或读使能的寄存器。单次写操作可对某些模块的寄存器直接赋值，例如直接修改计时器的计数比较值，或者配置DMA的传输次数等。读后运算再写操作是先将该总线地址上的数据读出，送入数据运算器进行特定运算后，将运算结果写回到该总线地址的操作。
所述任务仲裁器和数据运算器相连接，数据运算器可以访问通道的配置项。所述数据运算器与总线控制器相连接，数据运算器对从总线读出的数据以及通道配置的数据操作数进行特定运算，并将运算结果反馈给总线控制器，由总线控制器将运算结果写回到通道对应的总线地址。所述特定运算主要包括按位与、按位或、按位异或以及加减法操作。其中，按位与操作和按位或操作可以实现模块寄存器某些位域的赋值，实现诸如开启ADC采样、启动UART传输等功能。按位异或操作可以实现模块寄存器某些位域的翻转，实现诸如GPIO(通用输入输出)外接LED(发光二级管)的明暗交替等功能。加减法操作可以实现模块寄存器值的累加和递减，实现诸如PWM(脉冲宽度调制)占空比渐进变化等功能；也可以用于对模块触发信号进行计数，实现诸如统计GPIO翻转次数等功能。
本实施例提供一种适用于MCU芯片的任务调度方法，该任务调度方法基于上述任务调度模块实现，包括但不限于如下步骤：
S1、通道触发管理模块接收由触发源发送的触发信号；
S2、任务仲裁器根据各通道的优先级以及各通道编号确定任务的处理顺序，并按顺序启动通道任务；
S3、当任务仲裁器启动某一通道的任务后，总线控制器根据该通道的配置项对总线地址进行访问，并根据通道配置的数据操作类型对该总线地址进行单次读、单次写、或读后运算再写操作；
S4、数据运算器对从总线读出的数据以及配置的数据操作数进行特定运算，并将运算结果反馈给总线控制器，由总线控制器将运算结果写回到通道所对应的总线地址，总线控制器完成预定操作后，该通道当次任务结束；
S5、当次任务完成后，总线控制器产生任务完成触发信号反馈给通道触发管理模块的对应通道。该任务完成触发信号可作为触发信号源的一个选择，再次触发通道，由任务仲裁器确定处理顺序。任务仲裁器再根据当前被成功触发的通道的优先级继续选择下一个通道任务。当所有被成功触发通道的任务都完成后，任务仲裁器进入空闲状态，等待通道被新的触发条件触发。
在等待触发的过程中，只有被使能通道的通道触发管理模块处于工作状态，任务仲裁器、总线控制器、数据运算器等其它子模块均处于空闲状态，整个任务调度模块处于较低的能耗水平。
需要说明的是，对于任务调度方法实施例而言，由于其处理流程基本相似于任务调度模块实施例，所以描述得比较简单，相关之处参见任务调度模块实施例的部分说明即可。
实施例提供一种应用上述任务调度方法的任务调度系统，该任务调度系统适用于MCU芯片，如图3所示，该任务调度系统包含上述任务调度模块，还包括处理器、总线阵列、DMA以及其它功能模块。
在一种优选实施方式中，所述总线阵列可以是符合AHB、AXI、APB等总线协议中的一种或多种组合。总线上的master(主控模块)包括处理器、DMA、任务调度模块等，总线上的slave(从模块)包括存储器、UART、PWM、ADC、GPIO等，也包括DMA和任务调度模块。由于总线上存在多个主控模块，由总线阵列来处理主控模块交叉访问从模块的复杂情况。
处理器通过总线阵列访问各个从模块，例如配置任务调度模块的寄存器，从存储器中读写数据等。处理器监控各模块产生的中断，在中断有效时执行栈管理函数以及中断处理函数。
DMA一方面作为从模块，可以接受处理器或任务调度模块的配置，另一方面作为主控模块，DMA可以通过总线阵列访问各个从模块，进行从模块之间的数据搬运。DMA根据需要产生中断信号输出至处理器，并产生触发信号输出至任务调度模块。触发信号可以代表DMA进入某种特定工作状态，或者完成某项特定工作，例如DMA内部缓存即将溢出，或者DMA完成一次数据搬运等。
任务调度模块一方面作为从模块，可以接受处理器的配置，另一方面作为主控模块，可以通过总线阵列访问各个从模块，对各个从模块的寄存器进行配置。任务调度模块汇总所有其它模块输入的触发信号，也可产生触发信号反馈给自身，并根据前述流程进行任务调度。任务调度模块可以根据需要产生中断信号输出至处理器。
UART，PWM，ADC，GPIO等模块作为从模块，可以接受处理器，DMA或任务调度模块的配置完成各自的功能，根据需要产生中断信号输出至处理器，并根据需要产生触发信号输出至任务调度模块。触发信号可以代表这些模块进入了某种特定工作状态，或者完成了某项特定工作，例如UART开始发送数据，ADC完成一次采样，GPIO产生了一次电平翻转等。这些模块输出的触发信号可以在中断的基础上进行扩展，从而更加灵活的表示模块的工作状态。
下面列举一项在MCU芯片中应用本发明提供的任务调度方法及系统进行任务调度工作的具体实施例。该任务调度工作实现的功能是：用MCU外接的两个LED表示UART的工作状态，其中第一个LED连接到MCU的GPIO，在UART接收时闪烁，第二个LED连接到MCU的PWM，随着UART接收到的数据量增加逐渐变亮。
任务调度过程：在任务调度工作开始前，处理器首先配置任务仲裁器的参数。该实施例用到了任务仲裁器的两个通道。通道一触发条件配置为UART每接收到一个比特数据就触发一次，总线地址配置为GPIO的输出电平极性寄存器，数据操作类型为读后按位异或再写回。通道二触发条件配置为UART每接收到一个字节数据就触发一次，总线地址配置为PWM的占空比寄存器，数据操作类型为读后加上数据操作数再写回。
处理器配置完成后，启动任务仲裁器的通道一和通道二，随后处理器即可进入低功耗模式。任务仲裁器启动后即可不依赖处理器自动进行上述任务调度，即当UART工作时，每接收到一个比特数据第一个LED就会明暗翻转一次，每接收到一个字节数据第二个LED的亮度就会增加。
下面列举另一项在MCU芯片中应用本发明提供的任务调度方法及系统进行任务调度工作的具体实施例。该任务调度工作实现的功能是：每当GPIO的输入电平由低变高时，启动ADC采样若干次并将采样的数据通过UART发送出去，其中ADC采样和UART发送的数据传输任务是通过DMA完成。
任务调度过程：在任务调度工作开始前，处理器首先配置任务仲裁器的参数。该实施例用到了任务仲裁器的两个通道。通道一触发条件配置为GPIO输入信号的每个上升沿触发一次，总线地址配置为DMA进行ADC采样的工作使能寄存器，数据操作类型为读后按位或再写回。通道二触发条件配置为DMA完成ADC采样的数据传输就触发一次，总线地址配置为DMA进行UART发送的工作使能寄存器，数据操作类型为读后按位或再写回。处理器配置完成后，启动任务仲裁器的通道一和通道二，随后处理器即可进入低功耗模式。任务仲裁器启动后配合DMA，即可不依赖处理器自动进行上述任务调度。
应用本发明提供的任务调度模块与任务调度方法可以在MCU芯片内实现丰富与灵活的任务调度。MCU芯片内模块众多，功能也各不相同，难以列举，上述实施例仅代表应用本发明提供的任务调度模块与方法能够完成的部分工作。基于本发明的精神和原则之内进行的任何修改，等同替换和改进等，均应包含在本发明的保护范围之内。
需要说明的是，本领域普通技术人员可以理解实现上述方法实施例中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法实施例的流程。其中，所述存储介质可为磁碟、光盘、只读存储记忆体(Read-0nly Memory，ROM)或随机存储记忆体(RandomAccess Memory，RAM)等。
本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于方法实施例而言，由于其基本相似于装置实施例，所以描述得比较简单，相关之处参见装置实施例的部分说明即可。以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元及模块可以是或者也可以不是物理上分开的。另外，还可以根据实际的需要选择其中的部分或者全部单元和模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性劳动的情况下，即可以理解并实施。
Claims (6)
1.一种适用于MCU芯片的任务调度方法，其特征在于，包括以下步骤：
S1、通道触发管理模块接收来自触发源发送的任务触发信号；
S2、通道触发管理模块的输出端与任务仲裁器连接，任务仲裁器根据各通道的优先级以及各通道编号确定任务的处理顺序，并按顺序启动通道任务；
S3、任务仲裁器与总线控制器相连接，当任务仲裁器启动某一通道的任务后，总线控制器根据该通道的配置项对总线地址进行访问，并根据通道配置项中的数据操作类型对该总线地址进行单次读、单次写、或读后运算再写操作；
S4、数据运算器分别与任务仲裁器和总线控制器相连接，从任务仲裁器访问通道的配置项，从总线控制器读取数据，数据运算器对从总线读出的数据以及通道配置项中的数据操作数进行特定运算，并将运算结果反馈给总线控制器，由总线控制器将运算结果写回到通道所对应的总线地址，总线控制器完成预定操作后，该通道当次任务结束；
数据运算器中执行的特定运算包括按位与操作、按位或操作、按位异或操作或加减法操作中的任意一种或多种；
S5、当次任务完成后，由总线控制器产生任务完成触发信号反馈给通道触发管理模块的对应通道，任务仲裁器再根据当前被成功触发的通道的优先级继续选择下一个通道任务，当所有被成功触发通道的任务都完成后，任务仲裁器进入空闲状态，等待通道被新的触发条件触发，任务调度模块包括：通道触发管理模块、任务仲裁器、总线控制器以及数据运算器，其中通道触发管理模块、任务仲裁器、总线控制器三者相互连接；任务仲裁器、总线控制器、数据运算器三者相互连接；
在任务调度模块等待触发的过程中，只有通道触发管理模块处于工作状态，任务仲裁器、总线控制器、数据运算器均处于空闲状态。
2.根据权利要求1所述的一种适用于MCU芯片的任务调度方法，其特征在于，所述通道触发管理模块包括若干个通道，每个通道均由处理器独立配置，负责处理一项独立任务，每个通道的配置项主要包括触发源序号、触发源类型、优先级、总线地址、数据操作类型、数据操作数。
3.根据权利要求2所述的一种适用于MCU芯片的任务调度方法，其特征在于，每个通道配置有一个总线地址，总线控制器根据通道配置项中的数据操作类型对该总线地址进行单次读操作、单次写操作、或读后运算再写操作。
4.根据权利要求1所述的一种适用于MCU芯片的任务调度方法，其特征在于，所述触发源为MCU芯片内的各个模块，包括通用异步收发传输器UART、模数转换器ADC、DMA，也包括任务调度模块本身。
5.一种应用如权利要求1~4任一所述任务调度方法的适用于MCU芯片的任务调度系统，其特征在于，系统包含任务调度模块、处理器、总线阵列、DMA以及其它功能模块，处理器通过总线阵列访问各个模块，配置各个模块的参数；所述DMA接受处理器或任务调度模块的配置，通过总线阵列访问各个模块，进行模块之间的数据搬运；DMA根据需要产生中断信号输出至处理器，并产生触发信号输出至任务调度模块；所述任务调度模块由处理器配置，执行所述任务调度方法进行任务调度。
6.根据权利要求5所述的一种任务调度系统，其特征在于，所述通道触发管理模块连接有触发源，用于接收触发信号。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110380440.4A CN113064709B (zh) | 2021-04-09 | 2021-04-09 | 一种适用于mcu芯片的任务调度方法及系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110380440.4A CN113064709B (zh) | 2021-04-09 | 2021-04-09 | 一种适用于mcu芯片的任务调度方法及系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113064709A CN113064709A (zh) | 2021-07-02 |
| CN113064709B true CN113064709B (zh) | 2023-04-07 |
Family
ID=76566267
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110380440.4A Active CN113064709B (zh) | 2021-04-09 | 2021-04-09 | 一种适用于mcu芯片的任务调度方法及系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113064709B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114461162B (zh) * | 2022-01-21 | 2024-10-08 | 思澈科技(南京)有限公司 | 一种基于mcu芯片的lcd控制方法 |
| CN114443532B (zh) * | 2022-02-08 | 2024-09-03 | 广州小鹏汽车科技有限公司 | 一种总线控制方法、装置、车辆、存储介质 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101013407A (zh) * | 2007-02-05 | 2007-08-08 | 北京中星微电子有限公司 | 支持多总线多类型存储器的内存仲裁实现系统和方法 |
| CN104182304A (zh) * | 2014-08-12 | 2014-12-03 | 西北工业大学 | 通用多模冗余皮/纳卫星星载计算机系统 |
| CN111581136A (zh) * | 2020-05-08 | 2020-08-25 | 上海琪埔维半导体有限公司 | 一种dma控制器及其实现方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101901200B (zh) * | 2010-08-11 | 2012-01-11 | 烽火通信科技股份有限公司 | 一种基于双AHB Master接口的片上DMA控制器实现方法 |
| CN102231142B (zh) * | 2011-07-21 | 2013-12-11 | 浙江大学 | 一种带有仲裁器的多通道dma控制器 |
| EP3637253B1 (en) * | 2018-08-10 | 2021-09-29 | Shenzhen Goodix Technology Co., Ltd. | Soc chip and bus access control method |
| US10996981B2 (en) * | 2019-03-15 | 2021-05-04 | Toshiba Memory Corporation | Processor zero overhead task scheduling |
-
2021
- 2021-04-09 CN CN202110380440.4A patent/CN113064709B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101013407A (zh) * | 2007-02-05 | 2007-08-08 | 北京中星微电子有限公司 | 支持多总线多类型存储器的内存仲裁实现系统和方法 |
| CN104182304A (zh) * | 2014-08-12 | 2014-12-03 | 西北工业大学 | 通用多模冗余皮/纳卫星星载计算机系统 |
| CN111581136A (zh) * | 2020-05-08 | 2020-08-25 | 上海琪埔维半导体有限公司 | 一种dma控制器及其实现方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113064709A (zh) | 2021-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113064709B (zh) | 一种适用于mcu芯片的任务调度方法及系统 | |
| KR101486025B1 (ko) | 프로세서에서의 쓰레드 스케쥴링 | |
| US8375197B2 (en) | Performing an allreduce operation on a plurality of compute nodes of a parallel computer | |
| US9459917B2 (en) | Thread selection according to power characteristics during context switching on compute nodes | |
| CN113220108B (zh) | 计算机可读取存储介质、操作频率调整方法及装置 | |
| KR20180017035A (ko) | 50 나노초 스파이크 필터를 위한 테스트 | |
| US11386025B2 (en) | Daisy chain complex commands | |
| JPH11282568A (ja) | セルフタイムドシステムの電力消耗の低減装置及びその方法 | |
| CN101221541A (zh) | 用于soc的可编程通信控制器及其编程模型 | |
| US20210149433A1 (en) | Event controlled clock switching | |
| EP3036647B1 (en) | Method to minimize the number of irq lines from peripherals to one wire | |
| CN109062604A (zh) | 一种面向标量和向量指令混合执行的发射方法及装置 | |
| WO2009024437A1 (en) | Managing power in a parallel computer | |
| CN111158875B (zh) | 基于多模块的多任务处理方法、装置及系统 | |
| US10261927B2 (en) | DMA controller with trigger sequence generator | |
| WO2022104991A1 (zh) | 控制装置及类脑计算系统 | |
| US7945718B2 (en) | Microcontroller waveform generation | |
| KR102360214B1 (ko) | 실시간 공유 인터페이스를 포함하는 시스템 온 칩의 스케쥴링 방법 | |
| US5247621A (en) | System and method for processor bus use | |
| KR20090016645A (ko) | 컴퓨터의 입력을 모니터링하는 방법과 장치 | |
| TWI770516B (zh) | 操作頻率調整方法及電腦程式產品及裝置 | |
| TW202009698A (zh) | 操作頻率調整方法及電腦程式產品及裝置 | |
| CN116980362B (zh) | 用于spi架构的多任务处理方法及装置 | |
| CN116841939B (zh) | Spi从机接口电路和芯片 | |
| CN118171711B (zh) | 一种指令调度方法、系统、存储介质和电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: 211899, Building B, Science and Technology Innovation Headquarters Building, No. 320 Pubin Road, Nanjing Area, Pukou Free Trade Zone, Nanjing City, Jiangsu Province, 419-13 Patentee after: Siche Technology (Nanjing) Co.,Ltd. Country or region after: China Address before: 201210 3rd floor, building 1, No.400, Fangchun Road, China (Shanghai) pilot Free Trade Zone, Shanghai Patentee before: Siche Technology (Shanghai) Co.,Ltd. Country or region before: China |