CN101334763B - 主机与设备之间的数据传送方法 - Google Patents

主机与设备之间的数据传送方法 Download PDF

Info

Publication number
CN101334763B
CN101334763B CN2008101274145A CN200810127414A CN101334763B CN 101334763 B CN101334763 B CN 101334763B CN 2008101274145 A CN2008101274145 A CN 2008101274145A CN 200810127414 A CN200810127414 A CN 200810127414A CN 101334763 B CN101334763 B CN 101334763B
Authority
CN
China
Prior art keywords
internal memory
pipeline
memory segmentation
hmb3
hmb4
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008101274145A
Other languages
English (en)
Other versions
CN101334763A (zh
Inventor
郭唐禾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
InterDigital CE Patent Holdings SAS
Original Assignee
Thomson Licensing SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson Licensing SAS filed Critical Thomson Licensing SAS
Publication of CN101334763A publication Critical patent/CN101334763A/zh
Application granted granted Critical
Publication of CN101334763B publication Critical patent/CN101334763B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/102—Program control for peripheral devices where the programme performs an interfacing function, e.g. device driver
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0042—Universal serial bus [USB]

Abstract

本发明涉及主机与设备之间的数据传送方法以及相应装置。主机被看作组织数据业务的通信装置。设备被看作为倚赖于主机。在分层星状拓扑结构中，通常有多个设备连接到一个主机。提供了一种在主机(H)与设备(D1，D2)之间通过管道(CTRL1，CTRL2，B_I1，B_I2，B_I3，B_O1，B_O2，B_O3)传送数据的方法。将主机(H)中的可用内存划分为多个分段(HMC1，HMC2，HMB1，HMB2，HMB3，HMB4)。根据管道业务，在管道(CTRL1，CTRL2，B_I1，B_I2，B_I3，B_O1，B_O2，B_O3)之间改变对分段(HMC1，HMC2，HMB1，HMB2，HMB3，HMB4)的分配。

Description

主机与设备之间的数据传送方法
技术领域
本发明涉及主机与设备之间的数据传送方法以及相应装置。主机被看作组织数据业务(data traffic)的通信装置。设备被看作为倚赖于主机。在分层星状拓扑结构中，通常有多个设备连接到一个主机。
背景技术
一般地，在利用例如通用串行总线协议(通常被称为USB协议)的数据通信期间，主机中的可用内存可以被划分为多个分段。每个内存分段被分配特定功能，例如为用于双向控制业务的缓冲器，为用于向内的数据业务的缓冲器，或者为用于向外的数据业务的缓冲器。内存需求十分倚赖于所使用的USB设备。USB设备的需求可以完全由设备销售商定制，或者设备可以属于特定USB类别。USB类别可以为例如人类接口设备类别(也称为HID类别)、海量存储设备类别、视频设备类别、集线器、无线控制器等等。USB类别定义了属于该类别的设备的特定行为。
属于海量存储类别的设备例如特征为大量突发数据。因此，其使用批量传送作为USB终点类型。批量传送不保证任何延迟或者最小带宽，并且使用未分配的总线带宽。一般海量存储设备特征为具有主要是从设备到主机(所谓的“读取”)或者从主机到设备(所谓的“写入”)的数据流。就从设备到主机以及反之的相同数据速率而言，没有双向数据传送。
USB通信通过管道进行，每个管道连接到主机侧以及设备侧的终点。每个终点上的数据传送可以相互独立。两个终点之间的数据传送总是单向的。对于双向数据传送，在主机中必须要有至少两个终点，在设备中必须要有两个对应的终点。唯一的例外是控制管道，其双向工作。在每个主机与每个设备之间，只建立一个控制管道。
每个终点分配一定量的内存以确保功能。该内存的大小在一定程度上决定了连接的速度。
JP2006252334专利摘要公开了一种数据传送控制方法与数据传送控制器，用来向管道分配共享内存上固定尺寸的缓冲区域。另外，向每个端口分配固定尺寸的内存。
如果向每个管道分配固定尺寸的内存，并且如上所述数据传送主要在一个方向上，则很大部分的分配内存利用效率不高。另外，如果向每个端口、并且由此向每个连接的设备分配固定尺寸的内存，则如果设备要求小量内存，会浪费许多内存。
发明内容
本发明的目的在于改进已知的解决方案。
根据本发明，将主机设备中的可用缓冲内存划分为多个分段。如果设备连接到端口，则在控制管道上进行了某些控制传送之后，设备与主机将打开其他设备专用管道，每个设备专用管道终结于设备中的终点。在建立双向通信链路时，需要在主机中有IN(输入)管道与OUT(输出)管道，并且在设备中有对应的终点。根据本发明，内存分段被分配给IN-OUT管道对。根据通信方向，将该内存分配给IN管道或者OUT管道。
遵照本发明的基本思路，会产生单向传送，这是因为用于特定设备的内存在特定时间只会被分配给IN管道或者OUT管道。在随着时间在IN管道与OUT管道之间切换内存的期间，达到双向传送。因此，可以依次改变数据传送的方向。由此，只将内存分配给当前正在使用的终点，而不会分配却不使用内存。所提出的解决方案具有以下优点：几乎避免了内存浪费，并且高效地使用总体的可用内存。IN-OUT管道对不限于只向其分配一个内存区域。向单个IN-OUT管道对分配多个内存分段也在本发明的范围之内，并且提供了更快的传送。如下所述，在属于一个端口的相同类型的多个管道(指多个IN管道或者多个OUT管道)的情况下，可以在不同类型的管道之间、或者在相同类型的管道之间切换多个内存分段。
以有利的方式，一个或多个标志用来指示内存分段被分配给IN管道或者OUT管道。该内存分段可以较低的复杂度切换，并且可以使用该标志来识别当前活动的管道。这允许快速重新分配特定内存分段，并且使系统保持灵活。
以有利的方式，两个标志指示内存分段的归属。通过该内存分段连接的设备由第一标志识别。第二标志指示有多少管道以及由此在设备中有多少终点访问该内存分段。
有利的是，本发明用于批量传送模式。该终点类型特征在于在许多情况下主要单向传送的突发数据。通常，IN管道或OUT管道大部分未使用。另外，分组尺寸可能相对较大，其需要较大的缓冲器尺寸。如上所述的通过智能内存分配系统对可用内存的有效利用导致显著的性能改进。
根据本发明，在不同类型的管道之间进行切换，从而在通过端口将数据送往主机的情况下，将内存分配给该端口的IN管道，并且主机将数据送往对应设备的情况下，将内存分配给端口的OUT管道。通过这种分配，最高效率地使用内存。
根据本发明，在主机中有对应于一个设备的多个IN管道与多个OUT管道的情况下，分配给这些管道的内存分段的数目可能超过特定类型的管道的数目。换言之，可能分配比可用IN管道或者OUT管道更多的内存分段。这意味着可以向一种类型的不同管道分配不同数目的内存分段。例如，特定管道类型可以为IN管道。将OUT管道当作另一管道类型。分配给特定管道的内存分段的数目可能会根据数据业务随时间变化。
例如，在有两个IN管道与两个OUT管道的情况下，主机正在接收数据，这就意味着两个IN管道被激活。如果向所述两个管道分配三个内存分段，则必须将三个内存分段分布给两个管道。可以向第一IN管道分配两个内存分段，并且向第二IN管道分配一个内存分段。如果两个管道上的内存需求变化，则可以重新分配三个内存分段，并且之后向第一IN管道分配一个内存分段，并且可以向第二IN管道分配两个内存分段。对于OUT管道也一样。每当在一个端口中打开相同方向的多个管道、并且向该端口分配的内存分段(不管为控制业务保留的内存分段)的数目超过一个方向的管道数目时，可能就是这种情况。例如，在传送其中将通过不同管道传送音频数据与视频数据的电影的期间，通常情况下，视频数据会超过音频数据。因此，分配给视频管道的内存分段会有比给音频管道的多。如果在电影内存在具有非常简单的视频数据的序列(例如黑屏)并且同时有非常大的音频数据(例如具有低压缩的音乐)，则音频数据与视频数据的比例可能会临时改变。某些分配给视频管道的内存分段将会临时重新分配给音频管道。
根据本发明的一种有利的实施例，共享可用于数据传送的整个内存。换言之，将整个可用缓冲内存划分为分段，并且可以根据终点的需要分配所有分段。这保证了更高效地使用所有可用内存，而使用现有技术中的已知方法无法作到这一点。根据本发明，使之可能共享所有内存。即使分配了整个可用内存，仍然可以将新设备连接到另一端口，这是因为内存分配系统是灵活的，并且可以向新包含的设备分配内存，而不会使系统崩溃。在至少向现有管道中的一个分配多个内存分段的假设下，这是成立的，因此不会有内存短缺。
在有利的实施例中，分配给控制管道的内存分段不会被切换。控制管道的内存需求一般有限，这是因为控制管道上的数据速率不高。控制管道上传送为双向的，并且控制业务可以用来实现重要的功能，例如清理其他终点所发生的停滞(stall)状况。因此，向控制终点分配固定内存不会浪费多少内存，并且还与本发明的对向内与向外业务使用共同内存的基本思路没有什么区别。另外，向控制管道分配固定内存减少了系统的故障风险。
优选地，对于根据USB协议的数据传送实现本发明。但是，本发明也可以有利地用于支持通过管道或者其他虚拟路径的顺序数据传送的其他协议。
附图说明
现在利用附图所示的示范性实施例，更详细地描述本发明。
本发明的范围不限于所描述的例子。
图1显示在连接有多个设备的主机中共享用于数据管道的分配内存；
图2显示分配内存与启动内存共享的方法；
图3显示向新建立的管道分配可用内存。
具体实施方式
图1显示在示范性实施例中两个设备D1与D2连接到主机装置H。该说明适用于连接了多个或者只连接了一个设备的类似实施例。在所述实施例中，只有主机H使用内存共享算法。设备D1与D2向每个终点分配独立的内存。但是，可以在设备中类似地实现内存共享。另外，在设备中可以向一个终点分配多于一个的内存分段。
通过一个IN管道B_I1与一个OUT管道B_O1，进行主机H与第一设备D1之间的数据传送。另外，存在双向控制管道CTRL1。在示范性实施例中，内存HMC1被独立地分配给控制管道CTRL1。但是，向控制管道施加共享内存分段也在本发明的范围内，。
共享内存HMB1被分配给IN管道B_I1与OUT管道B_O1。该共享内存可能包含一个内存分段或者多个内存分段。在向内数据的情况下，向IN管道B_I1分配内存。在向外业务的情况下，向OUT管道B_O1分配内存。这通过箭头指示。一或多个标志或者其他区分手段为每个内存分段标记其当前属于哪个管道。向对应管道分配以及重新分配内存分段可以例如如下所述地进行。
通过两个IN管道B_I2、B_I3与两个OUT管道B_O2、B_O3，进行主机H与第二设备D2之间的数据传送。另外，存在双向控制管道CTRL2。在示范性实施例中，内存HMC2被独立地分配给控制管道CTRL2。但是，向控制管道施加共享内存分段也在本发明的范围内。
将共享内存HMB2、HMB3、HMB4分配给IN管道B_I2、B_I3与OUT管道B_O2、B_O3。该共享内存可能包括多个内存分段。内存分段的数目对应于IN管道或者OUT管道的数目，或者内存分段的数目大于IN管道或者OUT管道的数目。在向内数据的情况下，向IN管道B_I2、B_I3分配内存分段。在向外业务的情况下，向OUT管道B_O2、B_O3分配内存。这由箭头指示。标志或者其他区分手段为每个内存分段标记其当前属于哪个管道。向对应管道分配以及重新分配内存分段可以例如如下所述地进行。
图2详细地示意显示根据本发明的在主机中的内存共享方法。
S1                 连接设备
S2                 向控制管道分配内存
S3                 设置通信
S4                 批量/ISO传送？
S10                顺序模式
S11                多个IN管道或者OUT管道？
S20                分别向每个管道分配内存分段
S30/S40            向管道对分配内存分段
S31/S70/S71        接收或发送？
S50/S72/S76向IN    管道分配内存
S51/S73/S77        接收数据
S60/S74/S78向OUT   管道分配内存
S61/S75/S79        发送数据
如果设备连接到主机的任何USB端口S1，则建立控制管道用于对应端口，并且向该控制管道分配内存S2。另外，进行设置S3，并且根据设备请求识别通信模式S4。在依赖于时间的设备的情况下N4，例如建立中断传送。分别向IN管道与OUT管道分配内存S20，并且建立现有技术中已知的USB连接。在使用高数据速率传送的情况下Y4，例如建立批量传送，这没有太严格的延迟要求。另外，某些类型的异步传送落入该类别的范围之内。如果判定顺序工作、并且根据本发明共享内存Y4，则建立顺序模式S10。根据设备需求以及根据主机资源，判定S11是建立单个IN管道与单个OUT管道N11还是建立多个IN管道和/或多个OUT管道Y11。在单个IN管道与单个OUT管道N11的情况下，向该管道对分配内存S30。这可以为唯一的内存分段或者多个内存分段以提高缓冲器容量。根据协议，判定S31是建立接收模式R31还是发送模式T31。在第一种情况R31下，向IN管道分配内存S50，并且接收数据S51。在后一种情况T31下，向OUT管道分配内存S60，并且发送数据S61。利用判定S31，可以进行从接收模式R31到发送模式T31的切换，反之亦然。如果完成传送模式F31，则可以为相同设备选择新的传送模式S4，或者可替换地，可以停止设备，这在图中未显示。在多个管道Y11的情况下，向管道对分配内存分段S40。例如如上所述，可以多种方式向多个管道分配多个内存分段。
对于每个管道对，判定是接收数据R70、R71还是发送数据T70、T71。在数据接收的情况下，根据以上描述分配内存S72、S76，并且接收数据S73、S77。在数据发送的情况下，根据以上描述分配内存S74、S78，并且发送数据S75、S79。通过M70、M71，可以进行不同终点对之间的内存重新分配。如果完成传送F70、F71，则可以为相同设备选择新的传送模式S4，或者可替换地，可以停止设备，这在图中未显示。
图3示意显示如何通过共享已经被分配给设备的内存，建立设备中的新终点。
S100    已经被分配的内存可用？
S110    新管道访问已经可用的内存分段
S120    分配新内存分段，并且新管道可访问该新内存分段
如上所述上，以顺序模式建立通信S10，并且分配内存S30、S40。如果建立了新管道以及设备中的相应终点，则检查已经被分配的内存是否可用S100。如果内存可用Y100，则将该内存分段也用于新管道，并且将该内存分段的标志(即关于有多少管道访问该分段的指示)增加一S110。多个IN管道或者OUT管道可以使用相同的内存分段，只要其顺序工作即可。如果没有内存可用，则为该设备分配新内存分段，设置指示分段属于哪个设备的标志，并且将指示关于有多少管道访问该分段的标志设置为一S120。

Claims (9)

1.一种在主机(H)与设备(D1，D2)之间通过管道(CTRL1，CTRL2，B_I1，B_I2，B_I3，B_O1，B_O2，B_O3)传送数据的方法，其中将主机(H)中的可用内存划分为多个内存分段(HMC1，HMC2，HMB1，HMB2，HMB3，HMB4)，特征在于：
在主机(H)中有对应于所述设备(D1)的一个输入管道(B_I1)和一个输出管道(B_O1)的情况下，该输入管道(B_I1)和输出管道(B_O1)构成一个管道对，向该管道对分配至少一个内存分段(HMB1)，在对于主机(H)存在向内数据的情况下，向该输入管道(B_I1)分配所述至少一个内存分段(HMB1)，而在对于主机(H)存在向外数据的情况下，向该输出管道(B_O1)分配所述至少一个内存分段(HMB1)，其中，在一个时间，所述至少一个内存分段(HMB1)仅仅可用于该输入管道(B_I1)和输出管道(B_O1)之一；
在主机(H)中有对应于所述设备(D2)的第一数目的输入管道(B_I1，B_I2)和第一数目的输出管道(B_O1，B_O2)的情况下，所述第一数目的输入管道(B_I1，B_I2)每一个与所述第一数目的输出管道(B_O1，B_O2)中的相应的输出管道构成一个管道对(B_I1，B_O1；B_I2，B_O2)，由此构成第一数目的管道对(B_I1，B_O1；B_I2，B_O2)，向所述第一数目的管道对(B_I1，B_O1；B_I2，B_O2)分配第二数目的内存分段(HMB2，HMB3，HMB4)，其中，所述第二数目大于等于第一数目，在所述第一数目的管道对之间对所述第二数目的内存分段(HMB2，HMB3，HMB4)进行重新分配，其中，在对于主机(H)存在向内数据的情况下，第二数目的内存分段(HMB2，HMB3，HMB4)每一个被分配给第一数目的输入管道(B_I1，B_I2)之一，而在对于主机(H)存在向外数据的情况下，第二数目的内存分段(HMB2，HMB3，HMB4)每一个被分配给第一数目的输出管道(B_O1，B_O2)之一。
2.如权利要求1所述的方法，特征在于：将一个或多个标志添加给每个内存分段(HMC1，HMC2，HMB1，HMB2，HMB3，HMB4)，以指示该内存分段(HMC1，HMC2，HMB1，HMB2，HMB3，HMB4)当前分配给哪个管道(CTRL1，CTRL2，B_I1，B_I2，B_I3，B_O1，B_O2，B_O3)。
3.如权利要求2所述的方法，特征在于：使用独立的标志来指示内存分段(HMC1，HMC2，HMB1，HMB2，HMB3，HMB4)被分配给哪个设备(D1，D2)，并且使用另一标志来指示有多少管道(CTRL1，CTRL2，B_I1，B_I2，B_I3，B_O1，B_O2，B_O3)访问所述内存分段。
4.如以上权利要求中任一项所述的方法，特征在于：使用批量传送模式。
5.如以上权利要求1-3之一所述的方法，特征在于：在多个输入管道(B_I2，B_I3)或者多个输出管道(B_O2，B_O3)的情况下，根据特定管道(B_I2，B_I3，B_O2，B_O3)内的业务，将主机(H)中的内存(HMB2，HMB3，HMB4)分配给特定输入管道(B_I2，B_I3)或者特定输出管道(B_O2，B_O3)。
6.如以上权利要求1-3之一所述的方法，特征在于：将整个内存分段，并且分配所有内存分段。
7.如以上权利要求1-3之一所述的方法，特征在于：使用一或多个内存分段作为专用于控制传送(CTRL1，CTRL2)的缓冲器(HMC1，HMC2)。
8.如以上权利要求1-3之一所述的方法，特征在于：所述数据传送为USB传送。
9.一种具有数据传送部件(H)的、用来通过管道(CTRL1，CTRL2，B_I1，B_I2，B_I3，B_O1，B_O2，B_O3)建立与其他设备(D1，D2)的通信的装置，其中将可用内存划分为多个内存分段(HMC1，HMC2，HMB1，HMB2，HMB3，HMB4)，特征在于该装置还配备有管道业务确定部件与切换部件，用来分配至少一个内存分段(HMC1，HMC2，HMB1，HMB2，HMB3，HMB4)，
在数据传送部件(H)中有对应于所述设备(D1)的一个输入管道(B_I1)和一个输出管道(B_O1)的情况下，该输入管道(B_I1)和输出管道(B_O1)构成一个管道对，向该管道对分配至少一个内存分段(HMB1)，在管道业务确定部件确定对于数据传送部件(H)存在向内数据的情况下，所述切换部件向该输入管道(B_I1)分配所述至少一个内存分段(HMB1)，而在管道业务确定部件确定对于数据传送部件(H)存在向外数据的情况下，所述切换部件向该输出管道(B_O1)分配所述至少一个内存分段(HMB1)，其中，在一个时间，所述至少一个内存分段(HMB1)仅仅被分配给该输入管道(B_I1)和输出管道(B_O1)之一；
在数据传送部件(H)中有对应于所述设备(D2)的第一数目的输入管道(B_I1，B_I2)和第一数目的输出管道(B_O1，B_O2)的情况下，所述第一数目的输入管道(B_I1，B_I2)每一个与所述第一数目的输出管道(B_O1，B_O2)中的相应的输出管道构成一个管道对(B_I1，B_O1；B_I2，B_O2)，由此构成第一数目的管道对(B_I1，B_O1；B_I2，B_O2)，向所述第一数目的管道对(B_I1，B_O1；B_I2，B_O2)分配第二数目的内存分段(HMB2，HMB3，HMB4)，其中，所述第二数目大于等于第一数目，所述切换部件在所述第一数目的管道对之间对所述第二数目的内存分段(HMB2，HMB3，HMB4)进行重新分配，其中，在管道业务确定部件确定对于数据传送部件(H)存在向内数据的情况下，所述切换部件将第二数目的内存分段(HMB2，HMB3，HMB4)每一个分配给第一数目的输入管道(B_I1，B_I2)之一，而在管道业务确定部件确定对于数据传送部件(H)存在向外数据的情况下，所述切换部件将第二数目的内存分段(HMB2，HMB3，HMB4)每一个分配给第一数目的输出管道(B_O1，B_O2)之一。
CN2008101274145A 2007-06-29 2008-06-30 主机与设备之间的数据传送方法 Expired - Fee Related CN101334763B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP07301188A EP2015194A1 (en) 2007-06-29 2007-06-29 Method for data transfer between host and device
EP07301188.4 2007-06-29

Publications (2)

Publication Number Publication Date
CN101334763A CN101334763A (zh) 2008-12-31
CN101334763B true CN101334763B (zh) 2013-04-17

Family

ID=38739509

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101274145A Expired - Fee Related CN101334763B (zh) 2007-06-29 2008-06-30 主机与设备之间的数据传送方法

Country Status (5)

Country Link
US (1) US8219726B2 (zh)
EP (2) EP2015194A1 (zh)
JP (1) JP5367310B2 (zh)
CN (1) CN101334763B (zh)
TW (1) TWI446182B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI497414B (zh) * 2009-06-23 2015-08-21 Phison Electronics Corp 檔案執行方法及系統
CN114461536A (zh) * 2020-11-10 2022-05-10 瑞昱半导体股份有限公司 查找表建立及内存地址查询方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020199053A1 (en) * 2001-04-10 2002-12-26 Kunihiro Kondoh USB interface device of peripheral device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3415567B2 (ja) * 2000-06-21 2003-06-09 エヌイーシーマイクロシステム株式会社 Ｕｓｂ転送制御方法およびｕｓｂコントローラ
US7069373B2 (en) * 2002-11-07 2006-06-27 Nec Electronics America, Inc. USB endpoint controller flexible memory management
US7222201B2 (en) * 2003-01-06 2007-05-22 Plx Technology, Inc. Virtual endpoint for USB devices
JP3649226B2 (ja) * 2003-05-20 2005-05-18 セイコーエプソン株式会社 データ転送制御装置、電子機器及びデータ転送制御方法
EP1698976A1 (en) * 2005-03-03 2006-09-06 Siemens Aktiengesellschaft Priority-sensitive reallocation of buffer space
JP2006252334A (ja) 2005-03-11 2006-09-21 Seiko Epson Corp データ転送制御方法、データ転送制御装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020199053A1 (en) * 2001-04-10 2002-12-26 Kunihiro Kondoh USB interface device of peripheral device

Also Published As

Publication number Publication date
EP2017740A2 (en) 2009-01-21
JP5367310B2 (ja) 2013-12-11
EP2015194A1 (en) 2009-01-14
TWI446182B (zh) 2014-07-21
US8219726B2 (en) 2012-07-10
CN101334763A (zh) 2008-12-31
US20090043923A1 (en) 2009-02-12
EP2017740B1 (en) 2020-04-08
EP2017740A3 (en) 2015-06-17
JP2009015837A (ja) 2009-01-22
TW200900947A (en) 2009-01-01

Similar Documents

Publication Publication Date Title
US8718065B2 (en) Transmission using multiple physical interface
CN110083461B (zh) 一种基于fpga的多任务处理系统及方法
US5528584A (en) High performance path allocation system and method with fairness insurance mechanism for a fiber optic switch
CN101493805B (zh) 可伸缩总线结构
US20040233924A1 (en) Dynamic memory allocation between inbound and outbound buffers in a protocol handler
US20040037313A1 (en) Packet data service over hyper transport link(s)
KR102427550B1 (ko) 재구성 가능한 멀티 포트들을 구비한 PCIe 스토리지 시스템을 위한 서비스 품질을 인식하는 입출력 관리
CN106648896B (zh) 一种Zynq芯片在异构称多处理模式下双核共享输出外设的方法
CN102263698B (zh) 虚拟通道的建立方法、数据传输的方法及线卡
CN102185833B (zh) 一种基于fpga的fc i/o并行处理方法
US20100057953A1 (en) Data processing system
US20040030712A1 (en) Efficient routing of packet data in a scalable processing resource
US10007625B2 (en) Resource allocation by virtual channel management and bus multiplexing
CN107852423B (zh) 用于usb 2.0带宽保留的方法及系统
CN101452430A (zh) 多处理器之间的通信方法与包括多处理器的通信装置
CN101334763B (zh) 主机与设备之间的数据传送方法
CN102523265B (zh) 一种过程数据动态分配mvb控制器和处理数据方法
CN114385534A (zh) 一种数据处理的方法及装置
CN101184022B (zh) 信用处理装置和流控制传输装置及其方法
CN101044727B (zh) 使用直插式信用扩充器与主机总线适配器的方法及系统
CN105245576B (zh) 一种基于全共享交换的存储架构系统
CN114445260A (zh) 基于fpga的分布式gpu通信的方法及装置
US7054958B2 (en) Apparatus and method for responding to a interruption of a packet flow to a high level data link controller in a signal processing system
CN104049915B (zh) 一种存储系统及通信方法
US20030093594A1 (en) Apparatus and method for controlling block signal flow in a multi digital signal processor configuration from a shared peripheral direct memory controller to high level data link controller

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP02 Change in the address of a patent holder

Address after: I Si Eli Murli Nor, France

Patentee after: THOMSON LICENSING

Address before: French Boulogne

Patentee before: THOMSON LICENSING

CP02 Change in the address of a patent holder
TR01 Transfer of patent right

Effective date of registration: 20190517

Address after: Paris France

Patentee after: Interactive digital CE patent holding Co.

Address before: I Si Eli Murli Nor, France

Patentee before: THOMSON LICENSING

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130417

Termination date: 20210630

CF01 Termination of patent right due to non-payment of annual fee